JP3906693B2

JP3906693B2 - 光受信差動回路および光受信装置

Info

Publication number: JP3906693B2
Application number: JP2002010401A
Authority: JP
Inventors: 貴記岩脇
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-01-18
Filing date: 2002-01-18
Publication date: 2007-04-18
Anticipated expiration: 2022-01-18
Also published as: JP2003218644A

Description

【０００１】
【発明の属する技術分野】
本発明は、光信号を所定の電気信号に変換するための光受信差動回路および光受信装置に関する。
【０００２】
【従来の技術】
近年、光通信が広く利用されるようになり、それに伴い、受信回路の高速性が要求されるようになっている。即ち、光通信の伝送レートは、数ＧＨｚ程度と言ったように、非常に高速であることから、光受信回路等においては、光信号を所定の電気信号に変換する処理を高速かつ安定して行う必要がある。
【０００３】
ここで、光受信装置の出力信号を高速化・無調整化するための技術として、特開平３−２３２３４２号公報に記載された技術が挙げられる。
本公報に記載された技術によれば、電流−電圧変換された入力信号に対して振幅制限を行うための振幅制限器を設け、振幅制限器の動作点を負帰還によって設定することにより、受信レベルの変動を吸収し、出力信号を高速かつ安定的に２値化できるものである。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述の公報に記載された技術によれば、振幅制限器の振幅の中心は、後続する回路の閾値とは無関係であり、２値信号の振幅も、後続する回路の動作入力電圧と無関係である。
また、差動増幅器の出力部に帰還回路が接続されており、この帰還回路は、積分器を含んでいる。したがって、振幅制限器の周波数応答が低下する要因となる。
【０００５】
さらに、負帰還回路の出力信号は、電流−電圧変換器の出力である電圧信号の振幅の中心に整合させるか、あるいは、電圧信号とレベルを同一かつ逆相である関係を満足させなければならない。さもなければ、振幅制限器の差動増幅回路の出力が得られない、もしくは、出力波形が歪むといった事態を招く。
また、電流−電圧変換器と、振幅制限器と、帰還回路とを含む光受信装置は、プロセス流動時（製造工程）において、ＭＯＳトランジスタの閾値に変動（ばらつき）が生じた場合、２値信号の出力波形のデューティー比が劣化する可能性がある。
【０００６】
本発明の課題は、光信号を所定の電気信号に変換する処理を高速かつ安定的に行うことである。
【０００７】
【課題を解決するための手段】
そこで、本発明は、
光信号を電流信号に変換する光電変換回路（例えば、図１のフォトダイオード１０）と、該光電変換回路の出力である電流信号を電圧信号に変換する電流−電圧変換回路（例えば、図１のＴＩＡ２０）と、該電流−電圧変換回路によって出力された電圧信号の振幅の中心を示す基準入力信号を生成する基準生成回路（例えば、図１のフィルタ回路３０）と、前記電流−電圧変換回路によって出力された電圧信号と、前記基準入力信号とを入力とし、前記電圧信号の前記基準入力信号に対する差分を増幅する増幅回路（例えば、図１の主増幅回路）と、前記増幅回路の後段に接続され、入力信号に対する所定の閾値を有するインバータ回路（例えば、図１のインバータ５０ａ）とを含む光受信差動回路であって、
前記増幅回路と同一の特性を有する補正用増幅回路（例えば、図１の差動増幅回路６２，６３からなる部分）と、
前記補正用増幅回路に前記基準入力信号あるいはそれに相当する信号を入力する基準入力信号供給手段（例えば、図１のＴＩＡ６１）と、
前記インバータ回路の閾値となる閾値信号を生成する閾値信号生成手段（例えば、図１のインバータ６４および抵抗６５からなる部分）と、
前記補正用増幅回路の出力信号と、前記閾値信号とを比較し、比較結果に応じて、前記増幅回路および前記補正用増幅回路の利得を調整するための利得調整信号を出力する電圧比較部（例えば、図１の電圧比較回路６６，６７からなる部分）と、
を備え、
前記補正用増幅回路の２つの入力信号として前記基準入力信号あるいはそれに相当する信号を入力し、前記電圧比較部は、前記比較結果に応じて、前記補正用増幅回路の出力信号を前記閾値信号と整合させるように前記利得調整信号を出力することを特徴としている。
【０００８】
また、前記増幅回路は、前記電流−電圧変換回路によって出力された電圧信号と、該電圧信号の振幅の中心を示す基準入力信号とを入力とし、前記入力信号の前記基準入力信号に対する差分を増幅する第１の差動増幅回路（例えば、図１の差動増幅回路４１）と、該第１の差動増幅回路による前記差分の増幅結果である増幅信号と、該増幅信号を反転した反転増幅信号とを入力とし、前記増幅信号の前記反転増幅信号に対する差分を増幅する第２の差動増幅回路（例えば、図１の差動増幅回路４２）とを含み、
前記補正用増幅回路は、前記第１の差動増幅回路と同一の特性を有する第１の補正用差動増幅回路（例えば、図１の差動増幅回路６２）と、前記第２の差動増幅回路と同一の特性を有する第２の補正用差動増幅回路（例えば、図１の差動増幅回路６３）とを含み、
前記電圧比較部は、前記第１の補正用差動増幅回路の出力信号と、前記閾値信号とを比較する第１の電圧比較回路（例えば、図１の電圧比較回路６６）と、前記第２の差動増幅回路の出力信号と、前記閾値信号とを比較する第２の電圧比較回路（例えば、図１の電圧比較回路６７）とを含み、
前記第１の電圧比較回路は、比較結果に応じて、前記第１の補正用差動増幅回路の出力信号を前記閾値信号と整合させるように、前記第１の差動増幅回路に対する利得調整信号を出力し、前記第２の電圧比較回路は、比較結果に応じて、前記第２の補正用差動増幅回路の出力信号を前記閾値と整合させるように、前記第２の差動増幅回路に対する利得調整信号を出力することを特徴としている。
【０００９】
また、前記第１の補正用差動増幅回路および前記第２の補正用差動増幅回路は、前記第１の差動増幅回路および前記第２の差動増幅回路とそれぞれ同一の回路構成を有することを特徴としている。
また、前記第１の補正用差動増幅回路および前記第２の補正用差動増幅回路は、前記第１の差動増幅回路および前記第２の差動増幅回路とそれぞれ同一のプロセスによって製造されることを特徴としている。
【００１０】
また、前記基準入力信号供給手段は、前記電流−電圧変換回路と同一の特性を有する補正用電流−電圧変換回路によって構成されることを特徴としている。
また、前記補正用電流−電圧変換回路は、前記電流−電圧変換回路と同一のプロセスによって製造されることを特徴としている。
また、前記基準入力信号供給手段は、前記基準生成回路によって出力された前記基準入力信号を前記増幅回路の２つの入力とすることを特徴としている。
【００１１】
また、前記補正用インバータ回路には、前記インバータ回路と共通のバイアス電圧が加えられ、出力信号を所定の抵抗を介して入力に帰還することにより、入力信号を前記閾値と一致させることを特徴としている。
また、本発明に係る光受信差動回路を備え、入力された光信号を所定の電気信号に変換可能であることを特徴とする光受信装置である。
【００１２】
本発明によれば、増幅回路と同様の特性を有する補正用増幅回路の出力信号の基準を、インバータ回路の閾値を生成する閾値信号生成手段による出力信号（閾値）と一致させることによって、増幅回路の出力信号レベルが、インバータ回路の閾値と一致するように調整される。
したがって、増幅回路の出力信号の変化に対し、インバータ回路が高速に応答し、適切な出力信号を得ることができる。
【００１３】
また、増幅回路の出力側には、インバータ回路以外の負荷が加えられないことから、増幅回路の出力信号の利得の低下および高速な応答の阻害（立ち上がり時間あるいは立ち下がり時間の遅延）を招くことがない。
また、増幅回路と補正用増幅回路およびインバータ回路と閾値信号生成手段とをそれぞれ同一のプロセス（例えば、同一の生産ライン等）で製造することで、これらの特性をより同一性の高いものとすることができる。
【００１４】
【発明の実施の形態】
以下、図を参照して本発明に係る光受信差動回路の実施の形態を詳細に説明する。
まず、構成を説明する。
図１は、本発明を適用した光受信差動回路１の構成を示すブロック図である。図１において、光受信差動回路１は、フォトダイオード１０と、トランスインピーダンスアンプ（ＴＩＡ）２０と、フィルタ回路３０と、主増幅器４０と、インバータ５０ａ〜５０ｄと、自動出力調整回路６０とを含んで構成され、各回路部分は信号線Ｌ１〜Ｌ１１等によって接続されている。
【００１５】
フォトダイオード１０は、受信した光信号を光電変換し、電流信号として出力する。
ＴＩＡ２０は、フォトダイオード１０によって出力された電流信号を電圧信号に変換する。
フィルタ回路３０は、ＴＩＡ２０によって出力された電圧信号の波形を平坦化し、振幅の中心を示す信号（以下、「中心信号」と言う。）をに出力する。
【００１６】
主増幅器４０は、さらに、差動増幅回路４１，４２と含んで構成される。
差動増幅回路４１は、ＴＩＡ２０が出力する電圧信号と、フィルタ回路３０が出力する中心信号とが入力され、これらの差分を増幅して信号線Ｌ３に出力する。また、差動増幅回路４１は、信号線Ｌ３に出力する信号を反転した信号を信号線Ｌ４に出力する。さらに、差動増幅回路４１には、信号線Ｌ７が接続されており、信号線Ｌ７によって入力される信号電圧に応じて、差動増幅回路４１の利得が変化する。
【００１７】
差動増幅回路４２は、差動増幅回路４１の信号線Ｌ３への出力信号と、信号線Ｌ４への出力信号をそれぞれ入力とし、これらの差分を増幅して信号線Ｌ５に出力する。また、差動増幅回路４２は、信号線Ｌ５に出力する信号を反転した信号を信号線Ｌ１１に出力する。さらに、差動増幅回路４２には、信号線Ｌ１０が接続されており、信号線Ｌ１０によって入力される信号電圧に応じて、差動増幅回路４２の利得が変化する。
【００１８】
インバータ５０ａ〜５０ｄは、それぞれ所定の閾値を有し、入力信号がその閾値以上である場合、所定レベルの信号を出力し、入力信号がその閾値未満である場合、Ｖａと極性が逆で同振幅の信号を出力する。例えば、インバータ５０ａは、入力信号が閾値以上である場合、“０”を表す信号Ｖａを出力し、入力信号が閾値未満である場合、“１”を表す信号Ｖｂを出力する。
【００１９】
自動出力調整回路６０は、さらに、ＴＩＡ６１と、差動増幅回路６２，６３と、インバータ６４と、抵抗６５と、電圧比較回路６６，６７とを含んで構成される。
ＴＩＡ６１は、ＴＩＡ２０と同一の特性を有するものであり、ＴＩＡ２０に入力される信号の振幅の中心に相当する定電流が入力されると、ＴＩＡ６１は、フィルタ回路３０によって出力される中心信号に相当する信号を常に差動増幅回路６２に入力する。
【００２０】
差動増幅回路６２は、差動増幅回路４１と同一の特性を有し、２つの入力として、ＴＩＡ６１によって、中心信号に相当する信号が入力されている。即ち、差動増幅回路６２は、差動増幅回路４１において、入力信号の差が零の場合の出力信号（以下、「基準出力信号Ｓ１」と言う。）を常に信号線Ｌ８に出力することとなる。また、差動増幅回路６２には、差動増幅回路４１と同様に、信号線Ｌ７が接続され、信号線Ｌ７の信号電圧によって、その利得が変化する。
【００２１】
差動増幅回路６３は、差動増幅回路４２と同一の特性を有し、２つの入力として、差動増幅回路６２の出力信号（基準出力信号Ｓ１）が入力されている。即ち、差動増幅回路６３は、差動増幅回路４２において、基準出力信号Ｓ１を２つの入力信号とする場合の出力信号（以下、「基準出力信号Ｓ２」と言う。）を常に信号線Ｌ９に出力することとなる。また、差動増幅回路６３には、差動増幅回路４２と同様に、信号線Ｌ１０が接続され、信号線Ｌ１０の信号電圧によって、その利得が変化する。
【００２２】
インバータ６４は、インバータ５０ａ，５０ｃと同様の特性を有している。また、インバータ６４は、出力信号が抵抗６５を介して入力に帰還されており、これによって、入力電圧が、インバータ５０ａ，５０ｃと共通するバイアス電圧Ｖｄｄのほぼ１／２に保たれている。即ち、インバータ６４の入力電圧は、インバータ６４（およびインバータ５０ａ，５０ｃ）の閾値電圧に保たれている。
【００２３】
電圧比較回路６６は、差動増幅回路６２によって出力される基準出力信号Ｓ１と、インバータ６４の入力電圧を入力とし、これらを比較した結果に応じて、信号線Ｌ７に所定レベルの信号（以下、「利得調整信号Ｐ１」と言う。）を出力する。信号線Ｌ７は、差動増幅回路４１，６２に共通して接続されていることから、利得調整信号Ｐ１のレベルに応じて、差動増幅回路４１，６２は、同一の利得に調整されることとなる。
【００２４】
同様に、電圧比較回路６７は、差動増幅回路６３によって出力される基準出力信号Ｓ２と、インバータ６４の入力電圧を入力とし、これらを比較した結果に応じて、信号線Ｌ１０に所定レベルの信号（以下、「利得調整信号Ｐ２」と言う。）を出力する。信号線Ｌ１０は、差動増幅回路４２，６３に共通して接続されていることから、利得調整信号Ｐ２のレベルに応じて、差動増幅回路４２，６３は、同一の利得に調整されることとなる。
【００２５】
次に、動作を説明する。
図２は、図１に示す差動入力回路１の具体的構成を示す図である。図２において、差動増幅回路４１と差動増幅回路６２、差動増幅回路４２と差動増幅回路６３あるいはインバータ５０ａ，５０ｃとインバータ６４とは、それぞれ同一の素子構成であり、それらの構成において対応する各素子は、ほぼ同一の特性を有する。
【００２６】
以下、図２を参照して光受信差動回路１の動作を説明する。
光受信差動回路１には、光信号が入力され、フォトダイオード１０およびＴＩＡ２０を介して、入力電圧信号Ｖ１と中心信号Ｖ２とに分離される。
そして、主増幅回路４０に、入力電圧信号Ｖ１と中心信号Ｖ２とが入力される。即ち、主増幅回路４０において、差動増幅回路４１の正負２つの入力端子には、入力電圧信号Ｖ１と中心信号Ｖ２とが入力される。
【００２７】
次いで、差動増幅回路４１は、信号線Ｌ７を介して入力される利得調整信号Ｐ１により定められる利得に基づいて、中心信号Ｖ２と入力電圧信号Ｖ１との差を増幅し、その結果を信号線Ｌ３に、また、その反転信号を信号線Ｌ４に出力する。
ここで、差動増幅回路４１の出力信号の中心レベル（ＤＣレベル）は、中心信号Ｖ２と入力電圧信号Ｖ１との差が零の場合の出力信号レベル（基準出力信号Ｓ１のレベル）を基準とするものである。
【００２８】
そして、基準出力信号Ｓ１のレベルが、インバータ５０ａの閾値と一致している場合には、差動増幅回路４１の出力信号レベルにおける微小な変化に対しても、差動増幅回路４２を介してインバータ２０が高速に応答し、いずれかの出力信号（ＶａもしくはＶｂ）を適切に出力できることとなる。
したがって、図２において、電圧比較回路６６は、差動増幅回路６２の出力信号（基準出力信号Ｓ１）をインバータ６４の入力信号と比較し、両者が一致していない場合、信号線Ｌ７の信号レベルを変化させることにより、両者を一致させるように動作する。
【００２９】
具体的には、図２において、電圧比較回路６６には、信号線Ｌ６からの信号（インバータ４０の入力信号）と、信号線Ｌ８からの信号（基準出力信号Ｓ１）とが入力され、これらの比較結果によって、電圧比較回路６６の出力となる信号線Ｌ７では、以下のように信号レベルが変化する。
信号線Ｌ６の信号レベルが信号線Ｌ８の信号レベルより高い場合、電圧比較回路６６の出力信号レベルは低下し、信号線Ｌ８の信号レベル（即ち、信号線Ｌ３の信号レベル）を上昇させるように動作する。
【００３０】
一方、信号線Ｌ６の信号レベルが信号線Ｌ８の信号レベルより低い場合、電圧比較回路６６の出力信号レベルは上昇し、信号線Ｌ８の信号レベル（即ち、信号線Ｌ３の信号レベル）を低下させるように動作する。
図３は、入力電圧信号Ｖ１、中心信号Ｖ２、差動増幅回路４１の反転出力である信号線Ｌ４の信号Ｖ４およびインバータ６４の入力電圧Ｖ６の信号波形を示す図である。図３に示すように、中心信号Ｖ２およびインバータ６４の入力電圧Ｖ６は、ほぼ一定レベルの信号であり、入力電圧信号Ｖ１は、中心信号のレベルを中心に、正負方向に一定の振幅を有する方形波信号、差動増幅回路４１の反転出力信号Ｖ４は、インバータ６４の入力電圧（即ち、インバータ５０ａの閾値電圧）を中心に、正負方向に一定の振幅を有する方形波信号である。
【００３１】
即ち、差動増幅回路４１の反転出力信号Ｖ４は、インバータ５０ａの閾値電圧を中心とすることから、このとき、差動増幅回路４１の出力信号レベルが適切なものとなっている。
図２に戻り、差動増幅回路４２の正負２つの入力端子には、差動増幅回路４１の出力信号Ｖ３およびその反転信号Ｖ４とが入力される。
【００３２】
そして、差動増幅回路４２は、信号線Ｌ１０を介して入力される利得調整信号Ｐ２により定められる利得に基づいて、入力信号Ｖ３，Ｖ４の差を増幅し、その結果を信号線Ｌ５に、また、その反転信号を信号線Ｌ１１に出力する。
ここで、差動増幅回路４２の出力信号レベルは、入力信号Ｖ３，Ｖ４の差が零の場合の出力信号レベル（基準出力信号Ｓ２のレベル）を基準とするものである。
【００３３】
そして、基準出力信号Ｓ２のレベルが、インバータ５０ａの閾値と一致している場合には、差動増幅回路４２の出力信号レベルにおける微小な変化に対しても、インバータ２０が高速に応答し、いずれかの出力信号（ＶａもしくはＶｂ）を適切に出力できることとなる。
したがって、前段の差動増幅回路４１の利得の調整と同様に、電圧比較回路６７は、差動増幅回路６３の出力信号（基準出力信号Ｓ２）をインバータ６４の入力信号と比較し、両者が一致していない場合、信号線Ｌ１０の信号レベルを変化させることにより、両者を一致させるように動作する。
【００３４】
即ち、信号線Ｌ６の信号レベルが信号線Ｌ９の信号レベルより高い場合、電圧比較回路６７の出力信号レベルは低下し、信号線Ｌ９の信号レベル（即ち、信号線Ｌ５の信号レベル）を上昇させるように動作する。
一方、信号線Ｌ６の信号レベルが信号線Ｌ９の信号レベルより低い場合、電圧比較回路６７の出力信号レベルは上昇し、信号線Ｌ９の信号レベル（即ち、信号線Ｌ５の信号レベル）を低下させるように動作する。
【００３５】
図４は、差動増幅回路４２の出力信号レベルＶ５，Ｖ１１と、インバータ５０ａおよびインバータ６４の閾値電圧Ｖ６とを示す図である。
図４において、差動増幅回路４２の出力信号レベルＶ５，Ｖ１１は、インバータ５０ａ（インバータ６４）の閾値電圧Ｖ６を中心とするものである。そして、Ｖ５，Ｖ１１がインバータ５０ａ，６４の閾値を中心としている場合、信号線Ｌ１０の信号レベルによって定められる差動増幅回路４２の利得は適切な値であると言える。
【００３６】
このように動作する結果、主増幅器４０の出力信号のレベルは、インバータ５０ａの閾値を中心とするレベルで平衡状態となり、光受信差動回路１の出力信号が適切な値（“０”あるいは“１”を示す信号）に調整される。
図５は、差動増幅回路４１，４２の出力信号レベルが適切な電圧に調整されている場合のインバータ５０ａの出力信号波形の一例を示す図である。図５によれば、“０”を表すローレベルの信号の幅（ｔ１）と、“１”を表すハイレベルの信号の幅（ｔ２）とが同一となっており、歪を生じていない。
【００３７】
一方、差動増幅回路４１，４２の出力信号レベルが適切な電圧に調整されていない場合、図４に示す差動増幅回路４２の出力信号レベルＶ５，Ｖ１１の中心は、インバータ５０ａの閾値電圧Ｖ６とずれることとなる。
すると、インバータ５０ａの出力信号波形は、図５における“０”を表すローレベルの信号の幅（ｔ１）と、“１”を表すハイレベルの信号の幅（ｔ２）とが同一とならず、歪を生じることとなる。
【００３８】
以上のように、本実施の形態に係る光受信差動回路１は、差動増幅回路４１と同様の特性を有する差動増幅回路６２の基準出力信号Ｓ１を、インバータ５０ａと同様の特性を有するインバータ６４の閾値と一致させることが可能な自動出力調整回路６０によって差動増幅回路４１の出力信号レベルが、インバータ５０ａの閾値と一致するように調整される。
【００３９】
また、同様に、自動出力調整回路６０によって、差動増幅回路４２の出力信号レベルが、インバータ５０ａの閾値と一致するように調整される。
したがって、差動増幅回路４１，４２の出力信号の変化に対し、インバータ５０ａが高速に応答し、適切な出力信号を得ることができる。
また、差動増幅回路４２の出力側には、インバータ５０ａ〜５０ｄ以外の負荷が加えられないことから、差動増幅回路１０の出力信号の利得の低下および高速な応答の阻害（立ち上がり時間あるいは立ち下がり時間の遅延）を招くことがない。
【００４０】
また、差動増幅回路４１，６２、差動増幅回路４２，６３およびインバータ５０ａ，６４をそれぞれ同一のプロセス（例えば、同一の生産ライン等）で製造することで、これらの特性をより同一性の高いものとすることができる。
なお、本実施の形態においては、自動出力調整回路６０の入力信号をＴＩＡ６１によって生成することとしたが、フィルタ回路３０の出力信号を差動増幅回路６２に入力することとしてもよい。
【００４１】
また、光受信差動回路１の具体例として、図２に示す回路構成を示したが、他の回路構成によっても、同様の機能を実現可能であり、例えば、図６あるいは図７に示す回路構成としてもよい。
【００４２】
【発明の効果】
本発明によれば、増幅回路と同様の特性を有する補正用増幅回路の出力信号の基準を、インバータ回路の閾値を生成する閾値信号生成手段による出力信号（閾値）と一致させることによって、増幅回路の出力信号レベルが、インバータ回路の閾値と一致するように調整される。
【００４３】
したがって、増幅回路の出力信号の変化に対し、インバータ回路が高速に応答し、適切な出力信号を得ることができる。
また、増幅回路の出力側には、インバータ回路以外の負荷が加えられないことから、増幅回路の出力信号の利得の低下および高速な応答の阻害（立ち上がり時間あるいは立ち下がり時間の遅延）を招くことがない。
【００４４】
また、増幅回路と補正用増幅回路およびインバータ回路と閾値信号生成手段とをそれぞれ同一のプロセス（例えば、同一の生産ライン等）で製造することで、これらの特性をより同一性の高いものとすることができる。
【図面の簡単な説明】
【図１】本発明を適用した光受信差動回路１の構成を示すブロック図である。
【図２】図１に示す差動入力回路１の具体的構成を示す図である。
【図３】入力電圧信号Ｖ１、中心信号Ｖ２、差動増幅回路４１の反転出力である信号線Ｌ４の信号Ｖ４およびインバータ６４の入力電圧Ｖ６の信号波形を示す図である。
【図４】差動増幅回路４２の出力信号レベルＶ５，Ｖ１１と、インバータ５０ａおよびインバータ６４の閾値電圧Ｖ６とを示す図である。
【図５】差動増幅回路４１，４２の出力信号レベルが適切な電圧に調整されている場合のインバータ５０ａの出力信号波形の一例を示す図である。
【図６】差動入力回路１の具体的構成の他の例を示す図である。
【図７】差動入力回路１の具体的構成の他の例を示す図である。
【符号の説明】
１差動入力回路
１ａ自動出力調整回路
１０，３０差動増幅回路
２０，４０インバータ
５０抵抗
６０電圧比較回路

Claims

光信号を電流信号に変換する光電変換回路と、該光電変換回路の出力である電流信号を電圧信号に変換する電流−電圧変換回路と、該電流−電圧変換回路によって出力された電圧信号の振幅の中心を示す基準入力信号を生成する基準生成回路と、前記電流−電圧変換回路によって出力された電圧信号と、前記基準入力信号とを入力とし、前記電圧信号の前記基準入力信号に対する差分を増幅する増幅回路と、前記増幅回路の後段に接続され、入力信号に対する所定の閾値を有するインバータ回路とを含む光受信差動回路であって、
前記増幅回路と同一の特性を有する補正用増幅回路と、
前記補正用増幅回路に前記基準入力信号あるいはそれに相当する信号を入力する基準入力信号供給手段と、
前記インバータ回路の閾値となる閾値信号を生成する閾値信号生成手段と、
前記補正用増幅回路の出力信号と、前記閾値信号とを比較し、比較結果に応じて、前記増幅回路および前記補正用増幅回路の利得を調整するための利得調整信号を出力する電圧比較部と、
を備え、
前記補正用増幅回路の２つの入力信号として前記基準入力信号あるいはそれに相当する信号を入力し、前記電圧比較部は、前記比較結果に応じて、前記補正用増幅回路の出力信号を前記閾値信号と整合させるように前記利得調整信号を出力することを特徴とする光受信差動回路。
前記増幅回路は、前記電流−電圧変換回路によって出力された電圧信号と、該電圧信号の振幅の中心を示す基準入力信号とを入力とし、前記入力信号の前記基準入力信号に対する差分を増幅する第１の差動増幅回路と、該第１の差動増幅回路による前記差分の増幅結果である増幅信号と、該増幅信号を反転した反転増幅信号とを入力とし、前記増幅信号の前記反転増幅信号に対する差分を増幅する第２の差動増幅回路とを含み、
前記補正用増幅回路は、前記第１の差動増幅回路と同一の特性を有する第１の補正用差動増幅回路と、前記第２の差動増幅回路と同一の特性を有する第２の補正用差動増幅回路とを含み、
前記電圧比較部は、前記第１の補正用差動増幅回路の出力信号と、前記閾値信号とを比較する第１の電圧比較回路と、前記第２の差動増幅回路の出力信号と、前記閾値信号とを比較する第２の電圧比較回路とを含み、
前記第１の電圧比較回路は、比較結果に応じて、前記第１の補正用差動増幅回路の出力信号を前記閾値信号と整合させるように、前記第１の差動増幅回路に対する利得調整信号を出力し、前記第２の電圧比較回路は、比較結果に応じて、前記第２の補正用差動増幅回路の出力信号を前記閾値と整合させるように、前記第２の差動増幅回路に対する利得調整信号を出力することを特徴とする請求項１記載の光受信差動回路。
前記第１の補正用差動増幅回路および前記第２の補正用差動増幅回路は、前記第１の差動増幅回路および前記第２の差動増幅回路とそれぞれ同一の回路構成を有することを特徴とする請求項１または２記載の光受信差動回路。
前記第１の補正用差動増幅回路および前記第２の補正用差動増幅回路は、前記第１の差動増幅回路および前記第２の差動増幅回路とそれぞれ同一のプロセスによって製造されることを特徴とする請求項２または３記載の光受信差動回路。
前記基準入力信号供給手段は、前記電流−電圧変換回路と同一の特性を有する補正用電流−電圧変換回路によって構成されることを特徴とする請求項１〜４のいずれかに記載の光受信差動回路。
前記補正用電流−電圧変換回路は、前記電流−電圧変換回路と同一のプロセスによって製造されることを特徴とする請求項５記載の光受信差動回路。
前記基準入力信号供給手段は、前記基準生成回路によって出力された前記基準入力信号を前記増幅回路の２つの入力とすることを特徴とする請求項１〜４のいずれかに記載の光受信差動回路。
前記補正用インバータ回路には、前記インバータ回路と共通のバイアス電圧が加えられ、出力信号を所定の抵抗を介して入力に帰還することにより、入力信号を前記閾値と一致させることを特徴とする請求項１〜７のいずれかに記載の光受信差動回路。
請求項１〜８のいずれかに記載の光受信差動回路を備え、入力された光信号を所定の電気信号に変換可能であることを特徴とする光受信装置。