JP5630325B2

JP5630325B2 - 利得可変差動増幅回路

Info

Publication number: JP5630325B2
Application number: JP2011040098A
Authority: JP
Inventors: 泰三巽
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2011-02-25
Filing date: 2011-02-25
Publication date: 2014-11-26
Anticipated expiration: 2031-02-25
Also published as: US8729452B2; JP2012178683A; US20120217381A1

Description

本発明は、利得可変差動増幅回路に関するものである。

光通信において使用される光受信モジュールは、通常、PIN-PD、APD等のフォトダイオードとフォトダイオードで発生する光電流を出力電圧信号に変換するトランスインピーダンスアンプを含んで構成されている。特に、長距離伝送やDWDM（Dense Wavelength Division Multiplexing）システムなどに使用される光受信モジュールでは、後段の装置での閾値制御や電気的分散補償（EDC）のために広い入力パワー範囲が要求される。そのため、従来のトランスインピーダンスアンプでは、利得可変増幅器を出力振幅を基にフィードバック制御することによって高い入力パワーでも出力波形がひずまないようにする自動利得制御（AGC）の構成が採用される場合が多い。また、広帯域化を実現するために、増幅器にチェリーホッパ（cherry hopper）型増幅回路を用いる場合が多い。

図４は、下記特許文献１に開示された従来のチェリーホッパ回路１０８を示している。このチェリーホッパ回路１０８は、広帯域増幅器の一形態として一般的なものであり、しばしば40Gbps帯やそれ以上の伝送帯域の電流−電圧変換回路として用いられる。チェリーホッパ回路１０８において、トランジスタQ₆₀,Q₆₂からなる差動対が初段増幅回路を構成し、エミッタ抵抗R_LEE60,R_LEE62は、初段増幅回路の線形性を向上させる役割を有する。負荷抵抗R_L64,R_L66は、電流源I_CS60と協働して初段増幅回路の出力振幅を決定する。初段増幅回路の出力が次段増幅回路を構成する差動対トランジスタQ₇₀,Q₇₂に直結され、次段増幅回路の負荷抵抗における電圧が抵抗分割されてエミッタフォロアを構成するトランジスタQ₆₄,Q₆₆に入力される。この負荷抵抗の抵抗分割により次段増幅回路から初段増幅回路への帰還量が決定される。詳細には、抵抗比R_L80/R_L70、R_L82/R_L72を大きくすると帰還量が増加し広帯域となる。ただし、帰還量を大きくすると、トランジスタQ₆₀,Q₆₂のコレクタからの初段増幅回路の出力に現れる帰還歪が、初段増幅回路の入力レベルを増加させるにつれて大きくなる。

また、図５には、従来のチェリーホッパ回路の他の構成例を示している。トランジスタQ₉₁,Q₉₂は、電流スイッチング用トランジスタであり、トランジスタQ₉₃,Q₉₄は、トランスインピーダンス回路91を構成するスイッチング用トランジスタであり、トランジスタQ₉₅,Q₉₆は、トランスインピーダンス回路91を構成するエミッタフォロアのトランジスタであり、抵抗R₉₁,R₉₂は、トランスインピーダンス回路91を構成する帰還抵抗である。これに対して、図６には、図５のチェリーホッパ回路に対して利得可変機能を持たせた回路の構成例を示している。回路A₉₁,A₉₂は電流分流回路であり、電流分流比を回路A₉₁,A₉₂に入力される制御電圧Vgcによって制御することによって、増幅器の利得を制御する。

米国特許第７，６０５，６６０号公報

図６に示す従来のチェリーホッパ回路の場合、利得を低減するためには回路A₉₁,A₉₂によってトランスインピーダンス回路側に流れる電流を低下させる。その場合、トランジスタQ₉₅,Q₉₆に流れる電流が低下することになる。トランジスタQ₉₅,Q₉₆はトランスインピーダンス回路のエミッタフォロアを構成するトランジスタであり、これらのエミッタ電流の低下はトランジスタQ₉₅,Q₉₆のトランスコンダクタンスgmの低下を招き、エミッタフォロアの帯域低下による増幅器の帯域低下を招く場合があった。その結果、利得低減時の帯域低下によりダイナミックレンジが制限される傾向にあった。

そこで、本発明は、かかる課題に鑑みて為されたものであり、広いダイナミックレンジを確保しつつ利得を変化させることが可能な利得可変差動増幅回路を提供することを目的とする。

上記課題を解決するため、本発明の利得可変差動増幅回路は、差動対トランジスタと差動対トランジスタのそれぞれの一方の電流端子に接続された負荷抵抗と差動対トランジスタの他方の電流端子に共通に接続された電流源とをそれぞれ含む初段差動増幅回路及び次段差動増幅回路を有し、次段差動増幅回路の出力を、初段差動増幅回路の負荷抵抗に直列に接続された帰還トランジスタを介して、初段差動増幅回路に帰還させる利得可変差動増幅回路において、初段差動増幅回路における差動対トランジスタと負荷抵抗との間に接続され、該初段差動対トランジスタを流れるべき電流を分岐させる電流分岐回路と、初段差動増幅回路における差動対トランジスタと負荷抵抗との間に接続され、差動対トランジスタに電流を供給する電流供給回路と、を備える。

このような利得可変差動増幅回路によれば、初段差動増幅回路の差動対トランジスタの制御端子に入力信号が入力されると、初段差動増幅回路の負荷抵抗と電流源によって決定される出力振幅の信号が次段差動増幅回路の差動対トランジスタの制御端子に入力され、次段差動増幅回路から初段差動増幅回路に、初段差動増幅回路の負荷抵抗に直列に接続された帰還トランジスタを介して出力信号が帰還される。ここで、電流供給回路によって初段の差動対トランジスタに電流を供給して初段差動増幅回路の帰還トランジスタ及び負荷抵抗に流れる電流を低下させることにより、利得が可変にされるとともに、電流分岐回路によって初段差動増幅回路の差動対トランジスタに流れるべき電流が分岐されることにより、帰還トランジスタ及び負荷抵抗での低下した電流の直流成分を補完することが可能になる。その結果、エミッタフォロアを構成する帰還トランジスタのエミッタ電流の低下による増幅回路の帯域低下を防止することができ、広いダイナミックレンジを確保しつつ利得を変化させることが可能になる。

ここで、電流分岐回路は、定バイアスで駆動されるトランジスタと可変の制御バイアスで駆動されるトランジスタとの差動回路を含んでおり、電流供給回路は、該定バイアスで駆動されるトランジスタと該制御バイアスで駆動されるトランジスタとの差動回路を含んでおり、制御バイアスによって該利得可変差動増幅回路の利得が決定される、ことが好ましい。この場合、電流供給回路によって、初段差動増幅回路の帰還トランジスタ及び負荷抵抗に流れる電流を調整することができると同時に、電流分岐回路によって、その調整に応じて帰還トランジスタに供給する電流を決定することができる。その結果、回路の帯域低下を効率的に防止することができる。

さらに、電流分岐回路によって初段差動増幅回路から分岐される電流は、電流供給回路によって初段差動対トランジスタに供給される電流と実質的に等しい、ことも好ましい。そうすれば、帰還トランジスタを流れる電流の直流成分をほぼ一定にすることができるので、広いダイナミックレンジを安定して確保することができる。

またさらに、帰還トランジスタの制御端子は、次段差動増幅回路の出力に直接接続されていてもよい。

本発明の利得可変差動増幅回路によれば、広いダイナミックレンジを確保しつつ利得を変化させることができる。

図１は、本発明の一実施形態に係る利得可変差動増幅回路を備える光受信装置の構成を示すブロック図である。図２は、利得可変差動増幅回路の回路構成を示す図である。本実施形態の利得可変差動増幅回路と図６に示した従来のチェリーホッパ回路とにおける電圧利得と帯域との関係を示すグラフである。従来のチェリーホッパ回路の回路構成を示す図である。従来のチェリーホッパ回路の別の回路構成を示す図である。従来の利得可変機能を有するチェリーホッパ回路の回路構成を示す図である。

以下、添付図面を参照しながら本発明による利得可変差動増幅回路の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、トランジスタとはバイポーラトランジスタ及び電界効果トランジスタ（ＦＥＴ）の双方を含む。以下の説明ではトランジスタがバイポーラトランジスタである場合を例示するが、トランジスタがＦＥＴである場合、ベース、エミッタ及びコレクタはそれぞれゲート、ソース及びドレインと置き換えられる。

図１は、本発明の一実施形態に係る利得可変差動増幅回路を備える光受信装置の構成を示すブロック図である。この光受信装置１０は、フォトダイオードＰＤからの光電流Ｉｐｄを電圧信号に変換し、増幅して出力するための装置である。図１に示されるように、光受信装置１０は、トランスインピーダンスアンプ（ＴＩＡ）１１、２つの利得可変差動増幅回路１２及び１３、振幅検出回路２６、及び利得制御回路２７を備える。加えて、光受信装置１０は、差動増幅器２８及びオフセット補償回路２９を備える。

フォトダイオードＰＤに高周波の信号光が入射すると、フォトダイオードＰＤは該信号光に対応する光電流Ｉｐｄを生成する。光電流Ｉｐｄは、光受信装置１０の入力端子１０ａを経てＴＩＡ１１に入力される。ＴＩＡ１１は、光電流Ｉｐｄに応じた電圧信号Ｖｉｎを生成する。電圧信号Ｖｉｎは、利得可変差動増幅回路１２及び１３に順次入力され、増幅される。利得可変差動増幅回路１３から出力された電圧信号は、差動増幅器２８によって更に増幅され、光受信装置１０の出力端子１０ｂを経て外部へ出力される。

振幅検出回路２６は、利得可変差動増幅回路１３から出力された電圧信号の振幅を検出する。電圧信号の振幅に関する情報は、利得制御回路２７へ提供される。利得制御回路２７は、利得可変差動増幅回路１２及び１３へ利得制御信号Ｖｇｃを提供する。利得制御信号Ｖｇｃは、電圧信号の振幅が所定の大きさとなるように、利得可変差動増幅回路１２及び１３から出力される電圧信号の振幅を調整する為の信号である。また、オフセット補償回路２９は、利得可変差動増幅回路１２のオフセットを調整するためのフィードバック回路であり、差動増幅器２８から出力された電圧信号を入力し、この電圧信号に基づいて利得可変差動増幅回路１２のオフセットを調整する。

図２は、利得可変差動増幅回路１２の回路構成を示す図である。なお、利得可変差動増幅回路１３は、この利得可変差動増幅回路１２と同様の回路構成を有することができる。図２に示されるように、本実施形態の利得可変差動増幅回路１２は、差動増幅回路部１２Ａと電流供給回路部１２Ｂと電流分岐回路部１２Ｃとを備える。

差動増幅回路部１２Ａは、差動対トランジスタＱ_１，Ｑ_２、一対の帰還トランジスタＱ_５，Ｑ_６、一対の負荷抵抗１４，１５、及び電流源１６を有する初段差動増幅回路１７と、差動対トランジスタＱ_３，Ｑ_４、一対の負荷抵抗１８，１９、及び電流源２０を有する次段差動増幅回路２１とを含んで構成されている。

初段差動増幅回路１７においては、差動対トランジスタＱ_１，Ｑ_２の各エミッタ（電流端子）に、定電流Ｉ_１を生成する電流源１６が共通に接続されている。また、差動対トランジスタＱ_１，Ｑ_２のベース（制御端子）には、それぞれ、図１に示されたＴＩＡ１１から相補的な高周波の交流信号Ｖ_ＩＮ＋，Ｖ_ＩＮ−が入力される。これらの差動対トランジスタＱ_１，Ｑ_２の各コレクタ（電流端子）は、それぞれ、電流供給回路部１２ＢのトランジスタＱ_７，Ｑ_８を介して負荷抵抗１４，１５の一方の端子に接続されており、負荷抵抗１４，１５の他方の端子は、それぞれ、帰還トランジスタＱ_５，Ｑ_６のエミッタに接続されている。すなわち、これらの負荷抵抗１４，１５は、それぞれ、トランジスタＱ_１，Ｑ_５、及びトランジスタＱ_２，Ｑ_６に対して直列に接続されている。さらに、帰還トランジスタＱ_５，Ｑ_６のコレクタは、電源線２２に直接接続されている。

次段差動増幅回路２１においては、差動対トランジスタＱ_３，Ｑ_４の各エミッタには、定電流Ｉ_２を生成する電流源２０が共通に接続されている。また、差動対トランジスタＱ_３，Ｑ_４のベースには、それぞれ、初段差動増幅回路１７の負荷抵抗１４，１５の一方の端子が接続されることにより、初段差動増幅回路１７によって生成された出力信号が与えられる。これらの差動対トランジスタＱ_３，Ｑ_４の各コレクタは、それぞれ、負荷抵抗１８，１９の一方の端子に接続されており、負荷抵抗１８，１９の他方の端子は、それぞれ、電源線２２に直接接続されている。すなわち、これらの負荷抵抗１８，１９は、それぞれ、トランジスタＱ_３及びトランジスタＱ_４に対して直列に接続されている。そして、差動対トランジスタＱ_３，Ｑ_４の各コレクタは、それぞれ、初段差動増幅回路１７の帰還トランジスタＱ_５，Ｑ_６の各ベースにも接続されている。これにより、差動対トランジスタＱ_３，Ｑ_４の各コレクタの出力電圧が、それぞれ、エミッタフォロアとして動作する帰還トランジスタＱ_５，Ｑ_６に帰還されるとともに、相補的な高周波の出力電圧信号Ｖ_ＯＵＴ＋，Ｖ_ＯＵＴ−として取り出される。

上記のような構成を有する差動増幅回路部１２Ａにおいては、次段差動増幅回路２１の出力が帰還トランジスタＱ_５，Ｑ_６を介して、初段差動増幅回路１７に帰還されることにより、広帯域の回路特性が得られる。

電流供給回路部１２Ｂは、初段差動増幅回路１７の差動対トランジスタＱ_１，Ｑ_２と負荷抵抗１４，１５との間に接続されており、２対のトランジスタＱ_７，Ｑ_８及びＱ_９，Ｑ_１０によって構成されている。トランジスタＱ_７，Ｑ_８のベースには、定バイアス電圧Ｖｃａｓが印加され、トランジスタＱ_９，Ｑ_１０のベースには、利得制御回路２７（図１参照）から利得制御信号Ｖｇｃが与えられる。これらのトランジスタＱ_７，Ｑ_８のエミッタは、それぞれ、差動対トランジスタＱ_１，Ｑ_２の各コレクタに接続され、トランジスタＱ_７，Ｑ_８のコレクタは、それぞれ、差動対トランジスタＱ_３，Ｑ_４の各ベース及び負荷抵抗１４，１５の一方の端子に接続されている。また、トランジスタＱ_９，Ｑ_１０のエミッタは、それぞれ、差動対トランジスタＱ_１，Ｑ_２の各コレクタに接続され、トランジスタＱ_９，Ｑ_１０のコレクタは、電源線２２に直接接続されている。すなわち、これらの差動対トランジスタＱ_７，Ｑ_９及びＱ_８，Ｑ_１０は、電流源１６に対して互いに並列に接続された差動回路を構成し、トランジスタＱ_７，Ｑ_８は定バイアス電圧Ｖｃａｓによって駆動され、トランジスタＱ_９，Ｑ_１０は、可変のバイアス電圧である利得制御信号Ｖｇｃによって駆動される。

電流分岐回路部１２Ｃは、初段差動増幅回路１７の差動対トランジスタＱ_１，Ｑ_２と負荷抵抗１４，１５との間に接続されており、２対のトランジスタＱ_１１，Ｑ_１４及びＱ_１２，Ｑ_１３と、２つの電流源２３，２４とによって構成されている。トランジスタＱ_１２，Ｑ_１３のベースには、定バイアス電圧Ｖｃａｓが印加され、トランジスタＱ_１１，Ｑ_１４のベースには、利得制御回路２７（図１参照）から利得制御信号Ｖｇｃが与えられる。これらのトランジスタＱ_１１，Ｑ_１２のエミッタは、定電流Ｉ_３を生成する電流源２３に共通に接続され、トランジスタＱ_１３，Ｑ_１４のエミッタは、定電流Ｉ_４を生成する電流源２４に共通に接続されている。また、トランジスタＱ_１４，Ｑ_１１のコレクタは、それぞれ、差動対トランジスタＱ_３，Ｑ_４の各ベース及び負荷抵抗１４，１５の一方の端子に接続されている。また、トランジスタＱ_１２，Ｑ_１３のコレクタは、電源線２２に直接接続されている。すなわち、差動対トランジスタＱ_１１，Ｑ_１２は、電流源２３に対して互いに並列に接続された差動回路を構成し、差動対トランジスタＱ_１３，Ｑ_１４は、電流源２４に対して互いに並列に接続された差動回路を構成し、トランジスタＱ_１２，Ｑ_１３は定バイアス電圧Ｖｃａｓによって駆動され、トランジスタＱ_１１，Ｑ_１４は、可変のバイアス電圧である利得制御信号Ｖｇｃによって駆動される。ここで、電流源２３，２４の生成する電流のそれぞれの電流値Ｉ_３，Ｉ_４は、電流源１６の生成する電流の電流値Ｉ_１と実質的に等しい値に設定されることにより、電流分岐回路部１２Ｃによって初段差動増幅回路１７から分岐される電流が、電流供給回路部１２Ｂによって初段差動増幅回路１７の差動対トランジスタＱ_１，Ｑ_２に供給される電流と実質的に等しくなるようにされている。

上記構成の電流供給回路部１２Ｂは、利得制御回路２７によって与えられる利得制御信号Ｖｇｃに応じて、定バイアス電圧Ｖｃａｓと利得制御信号Ｖｇｃの電位差に応じて、トランジスタＱ_９，Ｑ_１０から差動対トランジスタＱ_１，Ｑ_２に向けて電流を供給する。これにより、差動増幅回路部１２Ａの利得が決定され、利得可変差動増幅回路１２の利得の可変が実現される。また、上記構成の電流分岐回路部１２Ｃは、利得制御信号Ｖｇｃに応じてトランジスタＱ_９，Ｑ_１０から電流が供給された分だけ、電流源２３，２４の生成する電流を、トランジスタＱ_１１，Ｑ_１４の働きにより負荷抵抗１４，１５及び帰還トランジスタＱ_５，Ｑ_６から構成されるトランスインピーダンス回路側から分岐させる。これにより、差動対トランジスタＱ_１，Ｑ_２に流れるべき電流をトランジスタＱ_１１，Ｑ_１４に向けて分岐させる。

以上説明した利得可変差動増幅回路１２によれば、初段差動増幅回路１７の差動対トランジスタＱ_１，Ｑ_２のベースに交流信号Ｖ_ＩＮ＋，Ｖ_ＩＮ−が入力されると、初段差動増幅回路１７の負荷抵抗１４，１５と電流源１６によって決定される出力振幅の信号が次段差動増幅回路２１の差動対トランジスタＱ_３，Ｑ_４のベースに入力され、次段差動増幅回路２１から初段差動増幅回路１７に、初段差動増幅回路１７の負荷抵抗１４，１５に直列に接続された帰還トランジスタＱ_５，Ｑ_６を介して出力信号が帰還される。ここで、電流供給回路部１２Ｂによって初段の差動対トランジスタＱ_１，Ｑ_２を流れる電流を増加させて初段差動増幅回路１７の帰還トランジスタＱ_５，Ｑ_６及び負荷抵抗１４，１５に流れる電流を低下させることにより、利得が可変にされるとともに、電流分岐回路部１２Ｃによって初段差動増幅回路１７の差動対トランジスタＱ_１，Ｑ_２に流れるべき電流が分岐されることにより、帰還トランジスタＱ_５，Ｑ_６で低下した電流の直流成分を補完することが可能になる。具体的には、帰還トランジスタＱ_５及び帰還トランジスタＱ_６を流れる電流は、それぞれ、トランジスタＱ_７とトランジスタＱ_１４とに流れる電流の合計、及びトランジスタＱ_８とトランジスタＱ_１１とに流れる電流の合計であり、トランジスタＱ_７，Ｑ_８の電流が減ったとしても、トランジスタＱ_１１，Ｑ_１４に流れる電流が増えるため、帰還トランジスタＱ_５，Ｑ_６を流れる電流の直流成分は一定となる。その結果、エミッタフォロアを構成する帰還トランジスタＱ_５，Ｑ_６のエミッタ電流の低下による増幅回路の帯域低下を防止することができ、広いダイナミックレンジを確保しつつ利得を変化させることが可能になる。

さらに、電流源２３，２４の生成する電流の電流値Ｉ_３，Ｉ_４は、電流源１６の生成する電流の電流値Ｉ_１と実質的に等しい値に設定されているので、帰還トランジスタＱ_５，Ｑ_６を流れる電流の直流成分をほぼ一定にすることができ、広いダイナミックレンジを安定して確保することができる。

図３は、図２に示した本実施形態の利得可変差動増幅回路１２と図６に示した従来のチェリーホッパ回路とにおける電圧利得と帯域との関係を示している。同図において、横軸には利得制御信号Ｖｇｃによって制御される電圧利得［ｄＢ］、縦軸には３ｄＢ低下帯域［ＧＨｚ］を表している。この結果により、従来のチェリーホッパ回路では利得低下とともに帯域の低下が起こっているが、本実施形態の利得可変差動増幅回路１２では帯域の低下は発生しないことが分かる。

１２，１３…利得可変差動増幅回路、１２Ａ…差動増幅回路部、１２Ｂ…電流供給回路部、１２Ｃ…電流分岐回路部、１４，１５，１８，１９…負荷抵抗、１６，２０…電流源、１７…初段差動増幅回路、２１…次段差動増幅回路、２３，２４…電流源、Ｑ_１，Ｑ_２，Ｑ_３，Ｑ_４…差動対トランジスタ、Ｑ_５，Ｑ_６…帰還トランジスタ、Ｑ_７，Ｑ_８，Ｑ_９，Ｑ_１０，Ｑ_１１，Ｑ_１２，Ｑ_１３，Ｑ_１４…トランジスタ。

Claims

差動対トランジスタと前記差動対トランジスタのそれぞれの一方の電流端子に接続された負荷抵抗と前記差動対トランジスタの他方の電流端子に共通に接続された電流源とをそれぞれ含む初段差動増幅回路及び次段差動増幅回路を有し、前記次段差動増幅回路の出力を、前記初段差動増幅回路の前記負荷抵抗に直列に接続された帰還トランジスタを介して、前記初段差動増幅回路に帰還させる利得可変差動増幅回路において、
前記初段差動増幅回路における前記差動対トランジスタと前記負荷抵抗との間に接続され、該初段差動対トランジスタを流れるべき電流を分岐させる電流分岐回路と、
前記初段差動増幅回路における前記差動対トランジスタと前記負荷抵抗との間に接続され、前記差動対トランジスタに電流を供給する電流供給回路と、
を備えることを特徴とする利得可変差動増幅回路。
前記電流分岐回路は、定バイアスで駆動されるトランジスタと可変の制御バイアスで駆動されるトランジスタとの差動回路を含んでおり、
前記電流供給回路は、該定バイアスで駆動されるトランジスタと該制御バイアスで駆動されるトランジスタとの差動回路を含んでおり、
前記制御バイアスによって該利得可変差動増幅回路の利得が決定される、
ことを特徴とする請求項１記載の利得可変差動増幅回路。
前記電流分岐回路によって前記初段差動増幅回路から分岐される電流は、前記電流供給回路によって前記初段差動対トランジスタに供給される電流と実質的に等しい、
ことを特徴とする請求項１又は２に記載の利得可変差動増幅回路。
前記帰還トランジスタの制御端子は、前記次段差動増幅回路の出力に直接接続されている、
ことを特徴とする請求項１〜３のいずれか１項に記載の利得可変差動増幅回路。