JP2015053607A - 電流電圧変換回路、光受信装置、および、光伝送システム - Google Patents

電流電圧変換回路、光受信装置、および、光伝送システム Download PDF

Info

Publication number
JP2015053607A
JP2015053607A JP2013185449A JP2013185449A JP2015053607A JP 2015053607 A JP2015053607 A JP 2015053607A JP 2013185449 A JP2013185449 A JP 2013185449A JP 2013185449 A JP2013185449 A JP 2013185449A JP 2015053607 A JP2015053607 A JP 2015053607A
Authority
JP
Japan
Prior art keywords
signal
terminal
amplifier
current
signal amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013185449A
Other languages
English (en)
Other versions
JP2015053607A5 (ja
JP6217258B2 (ja
Inventor
寛 森田
Hiroshi Morita
寛 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013185449A priority Critical patent/JP6217258B2/ja
Priority to TW103125601A priority patent/TWI643450B/zh
Priority to US14/460,874 priority patent/US9590738B2/en
Priority to CN201410438461.7A priority patent/CN104426614B/zh
Publication of JP2015053607A publication Critical patent/JP2015053607A/ja
Publication of JP2015053607A5 publication Critical patent/JP2015053607A5/ja
Application granted granted Critical
Publication of JP6217258B2 publication Critical patent/JP6217258B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/501—Structural aspects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/085—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light using opto-couplers between stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45251—Complementary Pl types having parallel inputs and being supplied in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/67—Optical arrangements in the receiver
    • H04B10/671—Optical arrangements in the receiver for controlling the input optical signal
    • H04B10/672—Optical arrangements in the receiver for controlling the input optical signal for controlling the power of the input optical signal
    • H04B10/673—Optical arrangements in the receiver for controlling the input optical signal for controlling the power of the input optical signal using an optical preamplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/528—Indexing scheme relating to amplifiers the temperature dependence being controlled by referencing to the band gap
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45694—Indexing scheme relating to differential amplifiers the LC comprising more than one shunting resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Abstract

【課題】より小面積の回路で高データレートの信号伝送をする。【解決手段】第１のアンプの入力端子は、電流信号を入力する端子に接続され、第１の抵抗の一方の端子は、第１のアンプの出力端子に接続されるとともに、第１の抵抗の他方の端子は、第１のアンプの入力端子に接続される。第２のアンプの入力端子は、第１のアンプの出力端子と第１の抵抗の一方の端子とが接続される第１の接続点に接続され、第３のアンプの入力端子は、第２のアンプの出力端子に接続されるとともに、第３のアンプの出力端子は、第１の接続点に接続される。第４のアンプの入力端子は、第２のアンプの出力端子と第３のアンプの一方の端子とが接続される第２の接続点に接続され、第２の抵抗の一方の端子は、第４のアンプの出力端子に接続されるとともに、第２の抵抗の他方の端子は、第２の接続点に接続される。本技術は、例えば、光受信装置に適用できる。【選択図】図６

Description

本開示は、電流電圧変換回路、光受信装置、および、光伝送システムに関し、特に、より小面積の回路で高データレートの信号伝送をすることができるようにした電流電圧変換回路、光受信装置、および、光伝送システムに関する。
従来、電気信号を光変換したデータを光送信装置から送信し、光受信装置で受信した光データを電気変換する光伝送システムでは、光受信装置において光データを電気変換する電流電圧変換回路として、トランスインピーダンスアンプ（Transimpedance Amplifier：ＴＩＡ）が使用されている。
光送信装置のドライバから出力された電気信号は、電気光変換素子（例えば、Laser DiodeやVCSEL（Vertical Cavity Surface Emitting LASER）など）により光変換され、光ファイバを介して伝送される。そして、受光素子（例えば、Photo Diode）により光電気変換された電流信号が、トランスインピーダンスアンプにより電圧変換される。また、光伝送は10Gbps以上の比較的高い伝送データレートを要求されることが多いため、トランスインピーダンスアンプには高帯域化が求められている。
例えば、特許文献１には、利得周波数特性の広帯域化と群遅延平坦特性とを両立させることを目的としたトランスインピーダンスアンプが開示されている。
特開２０１２−２５７０７０号公報
ところで、光送信装置から光受信装置へ通信する際、光ファイバの接続部や、電気から光への変換時または光から電気への変換時などにおけるパワーロスが大きいため、信号が減衰してしまい、受光素子が出力する電流信号の振幅が微小なものとなることがあった。このため、トランスインピーダンスアンプは、高い信号対雑音比(SNR：Signal Noise Ratio)が要求され、従来、雑音成分を除去するために大容量のフィルタが必要となることより、回路面積が増大することになる。
本開示は、このような状況に鑑みてなされたものであり、より小面積の回路で高データレートの信号伝送をすることができるようにするものである。
本開示の一側面の電流電圧変換回路は、入力された信号を所定の増幅率で増幅する第１乃至第４の信号増幅器と、所定の電気抵抗値を得るための第１および第２の抵抗受動素子とを備え、前記第１の信号増幅器の入力端子は、電流信号を入力する端子に接続され、前記第１の抵抗受動素子の一方の端子は、前記第１の信号増幅器の出力端子に接続されるとともに、前記第１の抵抗受動素子の他方の端子は、前記第１の信号増幅器の入力端子に接続され、前記第２の信号増幅器の入力端子は、前記第１の信号増幅器の出力端子と前記第１の抵抗受動素子の一方の端子とが接続される第１の接続点に接続され、前記第３の信号増幅器の入力端子は、前記第２の信号増幅器の出力端子に接続されるとともに、前記第３の信号増幅器の出力端子は、前記第１の接続点に接続され、前記第４の信号増幅器の入力端子は、前記第２の信号増幅器の出力端子と前記第３の信号増幅器の一方の端子とが接続される第２の接続点に接続され、前記第２の抵抗受動素子の一方の端子は、前記第４の信号増幅器の出力端子に接続されるとともに、前記第２の抵抗受動素子の他方の端子は、前記第２の接続点に接続される。
本開示の一側面の光受信装置は、光信号を受光して光電気変換を行って前記光信号に応じた電流信号を出力する受光素子と、前記受光素子から出力される電流信号を電圧変換する電流電圧変換回路とを備え、前記電流電圧変換回路は、入力された信号を所定の増幅率で増幅する第１乃至第４の信号増幅器と、所定の電気抵抗値を得るための第１および第２の抵抗受動素子とを有し、前記第１の信号増幅器の入力端子は、前記電流信号を入力する端子に接続され、前記第１の抵抗受動素子の一方の端子は、前記第１の信号増幅器の出力端子に接続されるとともに、前記第１の抵抗受動素子の他方の端子は、前記第１の信号増幅器の入力端子に接続され、前記第２の信号増幅器の入力端子は、前記第１の信号増幅器の出力端子と前記第１の抵抗受動素子の一方の端子とが接続される第１の接続点に接続され、前記第３の信号増幅器の入力端子は、前記第２の信号増幅器の出力端子に接続されるとともに、前記第３の信号増幅器の出力端子は、前記第１の接続点に接続され、前記第４の信号増幅器の入力端子は、前記第２の信号増幅器の出力端子と前記第３の信号増幅器の一方の端子とが接続される第２の接続点に接続され、前記第２の抵抗受動素子の一方の端子は、前記第４の信号増幅器の出力端子に接続されるとともに、前記第２の抵抗受動素子の他方の端子は、前記第２の接続点に接続される。
本開示の一側面の光伝送システムは、光伝送される信号を電流信号に変換する電圧電流変換回路と、前記電圧電流変換回において変換された電流信号を光信号に変換する光通信用光源とを有する光送信装置と、光伝送経路を介して前記光信号を受光して光電変換を行って前記光信号に応じた電流信号を出力する受光素子と、前記受光素子から出力される電流信号を電圧変換する電流電圧変換回路とを有する光受信装置とを備え、前記電流電圧変換回路は、入力された信号を所定の増幅率で増幅する第１乃至第４の信号増幅器と、所定の電気抵抗値を得るための第１および第２の抵抗受動素子とを有し、前記第１の信号増幅器の入力端子は、前記電流信号を入力する端子に接続され、前記第１の抵抗受動素子の一方の端子は、前記第１の信号増幅器の出力端子に接続されるとともに、前記第１の抵抗受動素子の他方の端子は、前記第１の信号増幅器の入力端子に接続され、前記第２の信号増幅器の入力端子は、前記第１の信号増幅器の出力端子と前記第１の抵抗受動素子の一方の端子とが接続される第１の接続点に接続され、前記第３の信号増幅器の入力端子は、前記第２の信号増幅器の出力端子に接続されるとともに、前記第３の信号増幅器の出力端子は、前記第１の接続点に接続され、前記第４の信号増幅器の入力端子は、前記第２の信号増幅器の出力端子と前記第３の信号増幅器の一方の端子とが接続される第２の接続点に接続され、前記第２の抵抗受動素子の一方の端子は、前記第４の信号増幅器の出力端子に接続されるとともに、前記第２の抵抗受動素子の他方の端子は、前記第２の接続点に接続される。
本開示の一側面においては、第１の信号増幅器の入力端子は、電流信号を入力する端子に接続され、第１の抵抗受動素子の一方の端子は、第１の信号増幅器の出力端子に接続されるとともに、第１の抵抗受動素子の他方の端子は、第１の信号増幅器の入力端子に接続され、第２の信号増幅器の入力端子は、第１の信号増幅器の出力端子と第１の抵抗受動素子の一方の端子とが接続される第１の接続点に接続され、第３の信号増幅器の入力端子は、第２の信号増幅器の出力端子に接続されるとともに、第３の信号増幅器の出力端子は、第１の接続点に接続され、第４の信号増幅器の入力端子は、第２の信号増幅器の出力端子と第３の信号増幅器の一方の端子とが接続される第２の接続点に接続され、第２の抵抗受動素子の一方の端子は、第４の信号増幅器の出力端子に接続されるとともに、第２の抵抗受動素子の他方の端子は、第２の接続点に接続される。
本開示の一側面によれば、より小面積の回路で高データレートの信号伝送をすることができる。
本技術を適用した光伝送システムの一実施の形態の構成例を示すブロック図である。 受光素子と、従来の電流電圧変換回路との一般的な接続構成を示す図である。 他の回路構成による従来の電流電圧変換回路を示す図である。 従来の電流電圧変換回路の周波数特性を示す図である。 一般的なシングルエンド差動変換回路について説明する図である。 本技術を適用した電流電圧変換回路の第１の実施の形態の構成例を示す図である。 電流電圧変換回路の周波数特性を示す図である。 トランジスタサイズを同一とした構成における周波数特性を比較する図である。 電流電圧変換回路の第２の実施の形態の構成例を示すブロック図である。 電流電圧変換回路の逆相信号生成用アンプおよびアンプの等価回路を示す図である。 電流電圧変換回路の第３の実施の形態の構成例を示す図である。 電流電圧変換回路の第４の実施の形態の構成例を示す図である。 帰還アンプの特性を示す図である。 帰還アンプの特性を制御する方法について説明する図である。 ゲインコントロールのバリエーションを示す図である。 電流電圧変換回路を備えたモジュールの構成例を示す図である。 複数の電流電圧変換回路を備えた光通信チップの構成例を示す図である。
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
図１は、本技術を適用した光伝送システムの一実施の形態の構成例を示すブロック図である。なお、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
図１に示すように、光伝送システム１１は、光送信装置１２および光受信装置１４が、光ファイバなどの光伝送経路１３を介して接続されて構成され、光送信装置１２から光受信装置１４に光信号が伝送される。
光送信装置１２は、信号処理回路２１、電圧電流変換回路２２、および光通信用光源２３を備えて構成され、光受信装置１４は、受光素子３１、電流電圧変換回路３２、および信号処理回路３３を備えて構成される。
信号処理回路２１は、光伝送されるデータに応じた信号を生成する信号処理を行い、例えば、差動信号を電圧電流変換回路２２に供給する。
電圧電流変換回路２２は、信号処理回路２１から供給される差動信号を電流信号に変換して光通信用光源２３に供給する。
光通信用光源２３は、電圧電流変換回路２２から供給される電流信号を光に変換した光信号を、光伝送経路１３を介して送信する。光通信用光源２３としては、例えば、垂直共振器面発光レーザ（VCSEL）などの半導体レーザが使用される。
受光素子３１は、光伝送経路１３を介して、光通信用光源２３から送信される光信号を受光して光電気変換を行い、光信号に応じた電流信号を出力する。
電流電圧変換回路３２は、受光素子３１から出力される電流信号を電圧変換した差動信号を信号処理回路３３に供給する。
信号処理回路３３は、電流電圧変換回路３２から供給される差動信号に対する信号処理を行って、光送信装置１２から光伝送されたデータを受け取る。
このように構成される光伝送システム１１では、従来より、回路面積が増大することを抑制しつつ、高データレートの信号伝送をすることが求められている。
ここで、本技術を適用した電流電圧変換回路３２について説明する前に、図２乃至図５を参照して、従来の電流電圧変換回路について説明する。
図２には、受光素子４１と、従来の電流電圧変換回路４２との一般的な接続構成が示されている。
受光素子４１は、図１の受光素子３１と同様に、光信号に応じた電流信号Iinを出力し、電流電圧変換回路４２は、電流信号Iinを電圧変換して差動信号ＶopおよびＶonを出力する。
電流電圧変換回路４２は、アンプ４３、帰還抵抗４４、およびアンプ４５から構成される。アンプ４３の入力端子に受光素子４１が接続され、アンプ４３の出力端子に帰還抵抗４４の一方の端子が接続されるとともに、帰還抵抗４４の他方の端子がアンプ４３の入力端子に接続され、さらに、アンプ４３の入力端子がアンプ４５の入力端子に接続されている。
このように構成される電流電圧変換回路４２では、アンプ４３および帰還抵抗４４により構成される電流電圧変換部が電流信号Iinを電圧変換し、アンプ４５により構成される差動変換部がシングルエンド信号を差動化する。
また、図３には、電流電圧変換回路４２とは異なる回路構成による従来の電流電圧変換回路５１が示されている。
図３に示すように、電流電圧変換回路５１は、アンプ５２−１および５２−２、帰還アンプ５２−３、アンプ５２−４および５２−５、並びに、帰還抵抗５３−１乃至５３−３から構成される。
電流電圧変換回路５１では、アンプ５２−１の入力端子に受光素子（図示せず）が接続され、アンプ５２−１の出力端子に帰還抵抗５３−１の一方の端子が接続されるとともに、帰還抵抗５３−１の他方の端子がアンプ５２−１の入力端子に接続される。また、アンプ５２−１の出力端子と帰還抵抗５３−１の一方の端子が接続されるノードＶ１に、アンプ５２−２の入力端子が接続され、アンプ５２−２の出力端子に帰還アンプ５２−３の入力端子が接続され、帰還アンプ５２−３の出力端子はノードＶ１に接続される。
また、アンプ５２−２の出力端子と帰還アンプ５２−３の入力端子が接続されるノードＶ２に、アンプ５２−４の入力端子が接続され、アンプ５２−４の出力端子に帰還抵抗５３−２の一方の端子が接続され、帰還抵抗５３−２の他方の端子はノードＶ２に接続される。さらに、ノードＶ１に、アンプ５２−５の入力端子が接続され、アンプ５２−５の出力端子に帰還抵抗５３−３の一方の端子が接続され、帰還抵抗５３−３の他方の端子はノードＶ１に接続される。
このように、電流電圧変換回路５１では、アンプ５２−１および帰還抵抗５３−１の後段のノードＶ１に、アンプ５２−２および帰還アンプ５２−３が接続されるとともに、アンプ５２−５および帰還抵抗５３−３が接続される回路構成となっている。
このような回路構成の電流電圧変換回路５１では、図示しない受光素子からの電流信号Iinを、アンプ５２−１および帰還抵抗５３−１で電圧変換し、それ以降のアンプ５２−２、帰還アンプ５２−３、アンプ５２−４、および帰還抵抗５３−２で差動信号Ｖonを生成し、アンプ５２−５および帰還抵抗５３−３で差動信号Ｖopを生成する。
また、電流電圧変換回路５１では、アンプ５２−４および帰還抵抗５３−２から構成される回路のノードＶ２から見た入力インピーダンスＺｚ、並びに、アンプ５２−５および帰還抵抗５３−３から構成される回路のノードＶ１から見た入力インピーダンスＺｚが低い場合、初段のアンプ５２−１および帰還抵抗５３−１から構成される回路のトランスインピーダンスＺＴ１（＝Ｖ１／Iin）の帯域が著しく減少する。
例えば、図４Ａには、複数の異なる値に入力インピーダンスＺｚを設定したときのトランスインピーダンスＺＴ１の周波数特性が示されており、縦軸はトランスインピーダンスＺＴ１［dBohm］を表し、横軸は周波数［Hz］を表している。図４Ａに示すように、入力インピーダンスＺｚが低くなるのに従い、トランスインピーダンスＺＴ１の帯域が著しく減少することになる。
このように、従来の電流電圧変換回路５１では、トランスインピーダンスＺＴ１の帯域が著しく減少するのに伴って、ジッタが増加し、データエラー率が上昇することになり、高データレート伝送を行うことが困難であった。
一方、入力インピーダンスＺｚが高い場合には、トランスインピーダンスＺＴ１の高帯域化を実現することはできるが、この場合、アンプ５２−２および帰還アンプ５２−３の電圧ゲインＡ２(＝Ｖ２／Ｖ１)での帯域が減少することになる。
図４Ｂには、複数の異なる値に入力インピーダンスＺｚを設定したときの電圧ゲインＡ２の周波数特性が示されており、縦軸は電圧ゲインＡ２［dB］を表し、横軸は周波数［Hz］を表している。図４Ｂに示すように、入力インピーダンスＺｚが高くなるのに従い、電圧ゲインＡ２での帯域が減少することになる。つまり、入力インピーダンスＺｚが高くなると、帯域不利となる。
このように、電圧ゲインＡ２での帯域が減少することの影響を受けることによって、アンプ５２−１および帰還抵抗５３−１、並びに、アンプ５２−２および帰還アンプ５２−３から構成される回路のトランスインピーダンスＺＴ２（＝Ｖ２／Iin）の帯域の限界が決まることになる。
図４Ｃには、複数の異なる値に入力インピーダンスＺｚを設定したときのトランスインピーダンスＺＴ２の周波数特性が示されており、縦軸はトランスインピーダンスＺＴ２［dBohm］を表し、横軸は周波数［Hz］を表している。図４Ｃに示すように、トランスインピーダンスＺＴ２の帯域は5 GHz程度が限界である。
また、図５を参照して、一般的なシングルエンド差動変換回路について説明する。
図５Ａには、ＲＣタイプのシングルエンド差動変換回路６１の回路構成が示されており、図５Ｂには、ダミータイプのシングルエンド差動変換回路７１の回路構成が示されている。
図５Ａに示すように、ＲＣタイプのシングルエンド差動変換回路６１は、アンプ６２、帰還抵抗６３、抵抗６４、コンデンサ６５、およびアンプ６６から構成される。
ＲＣタイプのシングルエンド差動変換回路６１は、抵抗６４およびコンデンサ６５からなるローパスフィルタ（ノイズ抑制フィルタ）で主信号から直流成分を抽出し、基準電位Ｖｂを生成するように構成されている。
一般的に、ローパスフィルタのカットオフ周波数に依存するが、ＲＣタイプのシングルエンド差動変換回路６１において、抵抗６４およびコンデンサ６５のサイズは大きなものとなる。例えば、光送信機から光受信機へ光信号を送信する際に、光ファイバへのパワー挿入損失や、電気光変換時および光電気変換時のパワーロスなどが大きくなるため、受光素子の出力電流の振幅が微小なものとなることがある。この場合、シングルエンド差動変換回路６１は、高い信号対雑音比が要求されため、基準電位Ｖｂに発生する雑音成分を除去するためのフィルタとして大容量のコンデンサ６５が必要となり、面積が増大することになる。
また、図５Ｂに示すように、ダミータイプのシングルエンド差動変換回路７１は、アンプ７２、帰還抵抗７３、アンプ７４、帰還抵抗７５、コンデンサ７６、およびアンプ７７から構成される。
ダミータイプのシングルエンド差動変換回路７１は、アンプ７４および帰還抵抗７５によりメインパスと同等のダミー回路が構成され、そのダミー回路から基準電位Ｖｂを生成するように構成されている。
しかしながら、シングルエンド差動変換回路７１では、アンプ７４および帰還抵抗７５からなるダミー回路の消費電力および回路面積が大きくなるとともに、ノイズ抑制フィルタとして機能するコンデンサ７６の面積が大きくなってしまう。
このように、従来の電流電圧変換回路は、回路面積が増大するというデメリットがあるため、回路面積の増大を回避しつつ、高データレートの信号伝送をすることが求められている。
図６は、本技術を適用した電流電圧変換回路３２の第１の実施の形態の構成例を示すブロック図である。
図６に示すように、電流電圧変換回路３２は、アンプ１０１−１および１０１−２、帰還アンプ１０１−３、アンプ１０１−４、並びに、帰還抵抗１０２−１および１０２−２から構成される。アンプ１０１−１および１０１−２、帰還アンプ１０１−３、並びに、アンプ１０１−４は、入力された信号を所定の増幅率で増幅し、帰還抵抗１０２−１および１０２−２は、所定の電気抵抗値を得るための受動的な素子である。
電流電圧変換回路３２では、アンプ１０１−１の入力端子に、電流信号Iinを入力する受光素子３１（図１）の端子が接続される。そして、アンプ１０１−１の出力端子に帰還抵抗１０２−１の一方の端子が接続され、帰還抵抗１０２−１の他方の端子はアンプ１０１−１の入力端子に接続される。また、アンプ１０１−１の出力端子と帰還抵抗１０２−１の一方の端子とが接続されるノードＶ１に、アンプ１０１−２の入力端子が接続される。
また、アンプ１０１−２の出力端子に帰還アンプ１０１−３の入力端子が接続され、帰還アンプ１０１−３の出力端子はノードＶ１に接続される。さらに、アンプ１０１−２の出力端子と帰還アンプ１０１−３の入力端子とが接続されるノードＶ２に、アンプ１０１−４の入力端子が接続され、アンプ１０１−４の出力端子に帰還抵抗１０２−２の一方の端子が接続され、帰還抵抗１０２−２の他方の端子はノードＶ２に接続される。
このように、電流電圧変換回路３２は、アンプ１０１−１および帰還抵抗１０２の後段のノードＶ１に、アンプ１０１−２および帰還アンプ１０１−３のみが接続され、その後段のノードＶ２に、アンプ１０１−４および帰還抵抗１０２−２が接続される回路構成となっている。
このような回路構成の電流電圧変換回路３２において、初段のアンプ１０１−１のトランスインピーダンスＺＴ１（＝Ｖ１／Iin）の周波数特性は、アンプ１０１−２および帰還抵抗１０２−２から構成される回路のノードＶ２から見た入力インピーダンスＺｚに応じて、図７Ａに示すようになる。
図７Ａでは、複数の異なる値の入力インピーダンスＺｚを設定したときのトランスインピーダンスＺＴ１の周波数特性が示されており、縦軸はトランスインピーダンスＺＴ１［dBohm］を表し、横軸は周波数［Hz］を表している。
図７Ａに示すように、電流電圧変換回路３２は、入力インピーダンスＺｚと帰還アンプ１０１−３の効果により、トランスインピーダンスＺＴ１が高周波で増幅され、入力インピーダンスＺｚが低くても高周波数帯域における増幅量が高くなっている。即ち、電流電圧変換回路３２は、寄生容量によるゲイン減少を緩和することができることが示されている。
また、アンプ１０１−２を通過する際の高周波数帯域における電圧ゲインＡ２の減少分は、上述の図４Ｂと同様に、図７Ｂに示すようになる。従って、アンプ１０１−２を通過する際の高周波数帯域における電圧ゲインＡ２の減少分をキャンセルさせるように、電流電圧変換回路３２は、アンプ１０１−１のトランスインピーダンスＺＴ１が高周波帯域でピークを持つようにあらかじめ設定される。
このように設定することで、図７Ｃに示すように、電流電圧変換回路３２では、トランスインピーダンスＺＴ２（＝Ｖ２／Iin）の周波数特性を高周波数帯域までフラットにすることができる。図７Ｃには、複数の異なる値に入力インピーダンスＺｚを設定したときのトランスインピーダンスＺＴ２の周波数特性が示されており、縦軸はトランスインピーダンスＺＴ２［dBohm］を表し、横軸は周波数［Hz］を表している。
従って、電流電圧変換回路３２は、図３に示した従来の電流電圧変換回路５１と比較して、高周波数帯域における通過特性を良好にすることができる。そして、このような通過特性を有する電流電圧変換回路３２を備える光受信装置１４（図１）は、高データレートの信号伝送をすることができる。
例えば、図８を参照して、トランジスタサイズを同一とした構成における電流電圧変換回路３２および電流電圧変換回路５１の周波数特性を比較して説明する。図８Ａには、電流電圧変換回路３２のトランスインピーダンスＺＴ１が示されており、図８Ｂには、従来の電流電圧変換回路５１のトランスインピーダンスＺＴ１が示されている。
図８Ａおよび図８Ｂに示すように、電流電圧変換回路３２のトランスインピーダンスＺＴ１は、従来の電流電圧変換回路５１よりも、高周波数帯域における通過特性が良好になっている。
次に、図９は、本技術を適用した電流電圧変換回路３２の第２の実施の形態の構成例を示すブロック図である。
図９に示すように、電流電圧変換回路３２Ａは、アンプ１０１−１および１０１−２、帰還アンプ１０１−３、アンプ１０１−４、逆相信号生成用アンプ１０１−５、アンプ１０１−６、並びに、帰還抵抗１０２−１乃至１０２−３から構成される。
電流電圧変換回路３２Ａでは、アンプ１０１−１の入力端子に、電流信号Iinを入力する受光素子３１（図１）の端子が接続される。そして、アンプ１０１−１の出力端子に帰還抵抗１０２−１の一方の端子が接続され、帰還抵抗１０２−１の他方の端子はアンプ１０１−１の入力端子に接続される。また、アンプ１０１−１の出力端子と帰還抵抗１０２−１の一方の端子とが接続されるノードＶ１に、アンプ１０１−２の入力端子が接続される。
また、アンプ１０１−２の出力端子に帰還アンプ１０１−３の入力端子が接続され、帰還アンプ１０１−３の出力端子はノードＶ１に接続される。さらに、アンプ１０１−２の出力端子と帰還アンプ１０１−３の入力端子とが接続されるノードＶ２に、アンプ１０１−４の入力端子が接続され、アンプ１０１−４の出力端子に帰還抵抗１０２−２の一方の端子が接続され、帰還抵抗１０２−２の他方の端子はノードＶ２に接続される。
そして、ノードＶ２には、逆相信号生成用アンプ１０１−５の入力端子が接続され、逆相信号生成用アンプ１０１−５の出力端子にアンプ１０１−６の入力端子が接続される。アンプ１０１−６の出力端子に帰還抵抗１０２−３の一方の端子が接続され、帰還抵抗１０２−３の他方の端子は、逆相信号生成用アンプ１０１−５の出力端子とアンプ１０１−６の入力端子とが接続されるノードＶ３に接続される。
このように、電流電圧変換回路３２Ａは、アンプ１０１−１および帰還抵抗１０２の後段のノードＶ１に、アンプ１０１−２および帰還アンプ１０１−３のみが接続され、その後段のノードＶ２に、アンプ１０１−４および帰還抵抗１０２−２が接続され、さらにノードＶ２に逆相信号生成用アンプ１０１−５が接続され、逆相信号生成用アンプ１０１−５の後段のノードＶ３にアンプ１０１−６および帰還抵抗１０２−３が接続される回路構成となっている。
ここで、図１０には、電流電圧変換回路３２Ａの逆相信号生成用アンプ１０１−５およびアンプ１０１−６の等価回路が示されている。
図１０Ａに示すように、逆相信号生成用アンプ１０１−５は、Ｐ型ＭＯＳトランジスタ１１１およびＮ型ＭＯＳトランジスタ１１２が組み合わされて構成されており、アンプ１０１−６は、Ｐ型ＭＯＳトランジスタ１１３およびＮ型ＭＯＳトランジスタ１１４が組み合わされて構成されている。そして、図１０Ｂに示すように、ノードＶ２の電位、ノードＶ３の電位、ノードＶonの電位、およびノードＶopの電位（Ｖout）は、帰還抵抗１０２−２による自己バイアスで決定されるため、電流電圧変換回路３２Ａでは、ローパスフィルタやダミー回路が不要となる。
また、帰還抵抗１０２−３をコントロールし、かつ、帰還抵抗１０２−２および帰還抵抗１０２−３の抵抗値のゲインを一致させ、アンプ１０１−４およびアンプ１０１−６のゲインを一致させることで、逆相信号生成用アンプ１０１−５のゲインを１倍に設定することができる。これにより、ポジティブ信号Ｖopのゲイン（＝Ｖon／Ｖ２）およびネガティブ信号Ｖonのゲイン（＝Ｖop／Ｖ２）を一致させることができる。
このように、電流電圧変換回路３２Ａは、図５を参照して上述したシングルエンド差動変換回路６１のようなローパスフィルタが不要であり、シングルエンド差動変換回路７１のようなダミー回路が不要である。従って、電流電圧変換回路３２Ａは、より小面積の回路構成で、高周波数帯域における通過特性を良好にすることができる。
次に、図１１は、本技術を適用した電流電圧変換回路３２の第３の実施の形態の構成例を示すブロック図である。
図１１に示すように、電流電圧変換回路３２Ｂは、アンプ１０１−１および１０１−２、帰還アンプ１０１−３、アンプ１０１−４、逆相信号生成用アンプ１０１−５、アンプ１０１−６、帰還アンプ１０１−７、並びに、帰還抵抗１０２−１乃至１０２−３から構成される。即ち、電流電圧変換回路３２Ｂは、図９の電流電圧変換回路３２Ａに帰還アンプ１０１−７を加えた構成となっており、図９の電流電圧変換回路３２Ａと共通する構成については、その詳細な説明は省略する。
電流電圧変換回路３２Ｂでは、帰還アンプ１０１−７の入力端子がノードＶ３に接続され、帰還アンプ１０１−７の出力端子がノードＶ２に接続されている。
このように構成される電流電圧変換回路３２Ｂにおいても、図９の電流電圧変換回路３２Ａと同様に、初段のアンプ５２−１および帰還抵抗５３−１から構成される回路のトランスインピーダンスＺＴ１の周波数特性で高周波ゲインの減少を抑制することができ、高周波数帯域における通過特性を良好にすることができる。
次に、図１２は、本技術を適用した電流電圧変換回路３２の第４の実施の形態の構成例を示すブロック図である。
図１２に示すように、電流電圧変換回路３２Ｃは、アンプ１０１−１および１０１−２、帰還アンプ１０１−３、アンプ１０１−４、逆相信号生成用アンプ１０１−５、アンプ１０１−６、帰還抵抗１０２−１乃至１０２−３、並びに、ゲイン制御部１２１から構成される。即ち、電流電圧変換回路３２Ｃは、図９の電流電圧変換回路３２Ａにゲイン制御部１２１を加えた構成となっており、図９の電流電圧変換回路３２Ａと共通する構成については、その詳細な説明は省略する。
ゲイン制御部１２１は、帰還アンプ１０１−３の特性（例えば、相互コンダクタンスＧｍおよび出力コンダクタンスＧｄｓ）を調整することで、アンプ１０１−１のトランスインピーダンスＺＴ１の高周波ゲインの増加量（増幅率）を制御することができる。従って、プロセスや温度変化によるアンプ１０１−１のトランスインピーダンスＺＴ１の周波数特性の変化に追従するように、帰還アンプ１０１−３の特性を制御することで、アンプ１０１−１のトランスインピーダンスＺＴ１の周波数特性をフラットにすることができる。
図１３Ａには、帰還アンプ１０１−３の特性の設定に応じた帰還アンプ１０１−３の周波数特性が示されている。また、図１３Ｂには、プロセスばらつきで発生するアンプ１０１−１のトランスインピーダンスＺＴ１の変化が示されている。
そして、電流電圧変換回路３２Ｃでは、ゲイン制御部１２１が帰還アンプ１０１−３の特性を制御することにより、アンプ１０１−１のトランスインピーダンスＺＴ１のバラツキを補正することができる。例えば、図１３Ｂに示すようなアンプ１０１−１のトランスインピーダンスＺＴ１であっても、帰還アンプ１０１−３の特性を制御することにより、図１３Ｃに示すような周波数特性とすることができる。
図１４を参照して、帰還アンプ１０１−３の特性を制御する方法について説明する。
例えば、図１４示すように、図１２の帰還アンプ１０１−３およびゲイン制御部１２１は、Ｘ個のインバータ１３１−１乃至１３１−Ｘが並列的に接続された構成により実現することができる。この場合、インバータ１３１−１乃至１３１−Ｘは、それぞれ、Ｐ型ＭＯＳトランジスタ１３２−１乃至１３２−Ｘのソース側にスイッチ用ＭＯＳ１３４−１乃至１３４−Ｘを追加し、Ｎ型ＭＯＳトランジスタ１３３−１乃至１３３−Ｘのソース側にスイッチ用ＭＯＳ１３５−１乃至１３５−Ｘを追加するように構成される。そして、スイッチ用ＭＯＳ１３４−１乃至１３４−Ｘおよびスイッチ用ＭＯＳ１３５−１乃至１３５−Ｘにより、インバータ１３１−１乃至１３１−Ｘのうちの使用するインバータ１３１の並列段数を変更することで、帰還アンプ１０１−３の特性を制御することができる。
次に、図１５には、初段のアンプ１０１−１および帰還抵抗１０２−１から構成される回路におけるゲインコントロールのバリエーションが示されている。
図１５Ａには、一般的に用いられる構成が示されており、アンプ１０１−１は、Ｎ型ＭＯＳトランジスタ１４１−１および１４１−２、並びに、抵抗１４２−１および１４２−２から構成される。また、図１５Ｂに示されている構成では、アンプ１０１−１は、Ｎ型ＭＯＳトランジスタ１５１−１乃至１５１−４、抵抗１５２、およびインダクタ１５３から構成される。
図１６には、電流電圧変換回路３２を備えたモジュールの構成例が示されている。
図１６に示すように、モジュール１６１は、受光素子３１、電流電圧変換回路３２、並びに、レギュレータ１６４−１および１６４−２を備えて構成される。また、図１６では、電流電圧変換回路３２を構成する初段の回路がトランスインピーダンスアンプ１６２により表されており、後段の回路がドライバアンプ１６３により表されている。
このように構成されるモジュール１６１において、トランスインピーダンスアンプ１６２にはレギュレータ１６４−１から電源が供給され、ドライバアンプ１６３にはレギュレータ１６４−２から電源が供給される。つまり、トランスインピーダンスアンプ１６２とドライバアンプ１６３とで電源が分けられている。
即ち、トランスインピーダンスアンプ１６２がセンシティブな回路であるため、レギュレータ１６４−１により理想的な電源を供給する必要がある。従って、トランスインピーダンスアンプ１６２に電源を供給するレギュレータ１６４−１とドライバアンプ１６３に電源を供給するレギュレータ１６４−２と分けることで、ドライバアンプ１６３のノイズがトランスインピーダンスアンプ１６２に回り込むことを防止することができる。
次に、図１７を参照して、複数の電流電圧変換回路３２を備えた光通信チップの構成例について説明する。
図１７に示すように、光通信チップ２０１は、光送信ブロック２０２および光受信ブロック２０３を備えて構成され、例えば、図１の光送信装置１２と光受信装置１４との両方の機能を備える光通信装置に搭載される。つまり、光通信チップ２０１は、光伝送経路１３を介して、光送信装置１２のように光信号を送信し、光受信装置１４のように光信号を受信することができる。
また、光通信チップ２０１において、光送信ブロック２０２は、複数の送信部２１１を有しているとともに、光受信ブロック２０３は、複数の受信部２１２を有している。例えば、図１７の構成例では、光送信ブロック２０２は、ｍ行×ｎ列のマトリックス状に単一面に配置された送信部２１１（１，１）乃至２１１（ｎ，ｍ）を有している。同様に、光受信ブロック２０３は、ｍ行×ｎ列で平面的に配置された受信部２１２（１，１）乃至２１２（ｎ，ｍ）を有している。ここで、ｍおよびｎは、任意の整数である。
また、光通信チップ２０１において、光送信ブロック２０２では、送信部２１１ごとに光通信用光源２１３が接続され、光受信ブロック２０３では、受信部２１２ごとに受光素子２１４が接続される。
従って、光通信チップ２０１では、光送信ブロック２０２が有する複数の送信部２１１が、通信相手となる他の光通信チップ２０１の光受信ブロック２０３が有する複数の受信部２１２に対して、光通信用光源２１３から光信号をそれぞれ送信することができる。また、光通信チップ２０１では、光受信ブロック２０３が有する複数の受信部２１２が、通信相手となる他の光通信チップ２０１の光送信ブロック２０２が有する複数の送信部２１１から送信されてくる光信号を、受光素子２１４によりそれぞれ受信することができる。
また、送信部２１１は、抵抗２２１−１および２２１−２、入力バッファ２２２、プレドライバ２２３、レーザダイオード駆動回路（LDD：Laser Diode Driver）２２４、D/A変換回路（DAC：Digital Analog Converter）２２５、自動電力制御回路（APC：Automatic Power Control）２２６、並びに、レーザダイオード監視回路２２７を備えて構成される。
抵抗２２１−１および２２１−２は、図示しない信号処理回路から供給される差動信号を入力バッファ２２２に入力する２本の信号線とＧＮＤとの間にそれぞれ接続される。入力バッファ２２２は、図示しない信号処理回路から供給される差動信号を一時的に保持し、高周波の所定範囲における損失を補償するとともに、所定のデータパルス幅を確保する。
プレドライバ２２３は、入力バッファ２２２から供給される差動信号を所定の電圧まで増幅し、シングルエンドの電圧信号をレーザダイオード駆動回路２２４に供給する。レーザダイオード駆動回路２２４は、プレドライバ２２３から供給されるシングルエンドの電圧信号を、シングルエンドの電流信号に変換して光通信用光源２１３に供給する。D/A変換回路２２５は、自動電力制御回路２２６から出力されるデジタルの制御信号を、アナログの制御信号に変換してレーザダイオード駆動回路２２４に供給する。
自動電力制御回路２２６は、光通信用光源２１３から所定の強度の光信号が出力されるように、レーザダイオード駆動回路２２４から出力される電流信号の電力を制御する制御信号を出力する。レーザダイオード監視回路２２７は、光通信用光源２１３を監視し、光通信用光源２１３に異常を検出した場合には、レーザダイオード駆動回路２２４から光通信用光源２１３への電流信号の出力を停止する。
また、受信部２１２は、信号強度測定部（RSSI：Received Signal Strength indicator）２３１、トランスインピーダンスアンプ２３２、リミッティングアンプ２３３、および出力バッファ２３４を備えて構成される。
信号強度測定回路２３１は、受光素子２１４からトランスインピーダンスアンプ２３２に供給されるシングルエンドの電流信号の強度を測定する。
トランスインピーダンスアンプ２３２は、受光素子２１４から供給されるシングルエンドの電流信号の直流成分を除去し、シングルエンドの電流信号を差動信号に変換して出力する。即ち、トランスインピーダンスアンプ２３２には、上述した各構成例の電流電圧変換回路３２を採用することができる。
リミッティングアンプ２３３は、トランスインピーダンスアンプ２３２から出力される差動信号を、予め設定された所定のレベルまで増幅して出力する。出力バッファ２３４は、リミッティングアンプ２３３から出力される差動信号を一時的に保持し、図示しない信号線を介して、受信信号を処理する信号処理回路に供給する。
このように、光通信チップ２０１において、複数の受信部２１２は、上述した各構成例の電流電圧変換回路３２（トランスインピーダンスアンプ２３２）を備えており、光通信チップ２０１は、複数の電流電圧変換回路３２が配置されて構成される。つまり、光通信チップ２０１では、複数の電流電圧変換回路３２において並列的に電流電圧変換を行うことが可能である。従って、光通信チップ２０１を備えた送受信装置、および、その送受信装置を含んで構成される光伝送システムでは、光受信ブロック２０３において並列的に光信号を受信する駆動を行うとき、上述したように高データレートで信号伝送を行うことができる。また、トランスインピーダンスアンプ２３２を小面積化することができるため、光通信チップ２０１を小型化することができる。なお、光通信チップ２０１から光送信ブロック２０２と光受信ブロック２０３とを独立して構成してもよく、光受信装置１４（図１）が、光受信ブロック２０３を備えた構成としてもよい。
さらに、光通信チップ２０１では、消費電力の低減を図ることができることより、光通信チップ２０１における発熱を抑制することができる。これにより、光通信チップ２０１では、電源の電圧降下（ドロップ）を回避することができるとともに、熱によって光通信が受ける影響を抑制することができる。また、光通信チップ２０１は、隣接する送信部２１１どうしの間におけるクロストーク、および、隣接する受信部２１２どうしの間におけるクロストークを低減することができ、より低ノイズで通信を行うことができる。
なお、本技術は以下のような構成も取ることができる。
（１）
入力された信号を所定の増幅率で増幅する第１乃至第４の信号増幅器と、
所定の電気抵抗値を得るための第１および第２の抵抗受動素子と
を備え、
前記第１の信号増幅器の入力端子は、電流信号を入力する端子に接続され、
前記第１の抵抗受動素子の一方の端子は、前記第１の信号増幅器の出力端子に接続されるとともに、前記第１の抵抗受動素子の他方の端子は、前記第１の信号増幅器の入力端子に接続され、
前記第２の信号増幅器の入力端子は、前記第１の信号増幅器の出力端子と前記第１の抵抗受動素子の一方の端子とが接続される第１の接続点に接続され、
前記第３の信号増幅器の入力端子は、前記第２の信号増幅器の出力端子に接続されるとともに、前記第３の信号増幅器の出力端子は、前記第１の接続点に接続され、
前記第４の信号増幅器の入力端子は、前記第２の信号増幅器の出力端子と前記第３の信号増幅器の一方の端子とが接続される第２の接続点に接続され、
前記第２の抵抗受動素子の一方の端子は、前記第４の信号増幅器の出力端子に接続されるとともに、前記第２の抵抗受動素子の他方の端子は、前記第２の接続点に接続される
電流電圧変換回路。
（２）
入力された信号を所定の増幅率で増幅する第５および第６の信号増幅器と、
所定の電気抵抗値を得るための第３の抵抗受動素子と
をさらに備え、
前記第５の信号増幅器の入力端子は、前記第２の接続点に接続され、
前記第６の信号増幅器の入力端子は、前記第５の信号増幅器の出力端子に接続され、
前記第３の抵抗受動素子の一方の端子は、前記第６の信号増幅器の出力端子に接続されるとともに、前記第３の抵抗受動素子の他方の端子は、前記第５の信号増幅器の出力端子と前記第６の信号増幅器の入力端子とが接続される第３の接続点に接続される
上記（１）に記載の電流電圧変換回路。
（３）
入力された信号を所定の増幅率で増幅する第７の信号増幅器をさらに備え、
前記第７の信号増幅器の入力端子は、前記第３の接続点に接続され、前記第７の信号増幅器の出力端子は、前記第２の接続点に接続される
上記（２）に記載の電流電圧変換回路。
（４）
前記第３の信号増幅器の増幅率を制御する制御部
をさらに備える上記（１）から（３）までのいずれかに記載の電流電圧変換回路。
（５）
光信号を受光して光電気変換を行って前記光信号に応じた電流信号を出力する受光素子と、
前記受光素子から出力される電流信号を電圧変換する電流電圧変換回路と
を備え、
前記電流電圧変換回路は、
入力された信号を所定の増幅率で増幅する第１乃至第４の信号増幅器と、
所定の電気抵抗値を得るための第１および第２の抵抗受動素子と
を有し、
前記第１の信号増幅器の入力端子は、前記電流信号を入力する端子に接続され、
前記第１の抵抗受動素子の一方の端子は、前記第１の信号増幅器の出力端子に接続されるとともに、前記第１の抵抗受動素子の他方の端子は、前記第１の信号増幅器の入力端子に接続され、
前記第２の信号増幅器の入力端子は、前記第１の信号増幅器の出力端子と前記第１の抵抗受動素子の一方の端子とが接続される第１の接続点に接続され、
前記第３の信号増幅器の入力端子は、前記第２の信号増幅器の出力端子に接続されるとともに、前記第３の信号増幅器の出力端子は、前記第１の接続点に接続され、
前記第４の信号増幅器の入力端子は、前記第２の信号増幅器の出力端子と前記第３の信号増幅器の一方の端子とが接続される第２の接続点に接続され、
前記第２の抵抗受動素子の一方の端子は、前記第４の信号増幅器の出力端子に接続されるとともに、前記第２の抵抗受動素子の他方の端子は、前記第２の接続点に接続される
光受信装置。
（６）
複数の前記電流電圧変換回路が配置され、それぞれの前記電流電圧変換回路において並列的に電流電圧変換が可能な
上記（５）に記載の光受信装置。
（７）
光伝送される信号を電流信号に変換する電圧電流変換回路と、前記電圧電流変換回において変換された電流信号を光信号に変換する光通信用光源とを有する光送信装置と、
光伝送経路を介して前記光信号を受光して光電変換を行って前記光信号に応じた電流信号を出力する受光素子と、前記受光素子から出力される電流信号を電圧変換する電流電圧変換回路とを有する光受信装置と
を備え、
前記電流電圧変換回路は、
入力された信号を所定の増幅率で増幅する第１乃至第４の信号増幅器と、
所定の電気抵抗値を得るための第１および第２の抵抗受動素子と
を有し、
前記第１の信号増幅器の入力端子は、前記電流信号を入力する端子に接続され、
前記第１の抵抗受動素子の一方の端子は、前記第１の信号増幅器の出力端子に接続されるとともに、前記第１の抵抗受動素子の他方の端子は、前記第１の信号増幅器の入力端子に接続され、
前記第２の信号増幅器の入力端子は、前記第１の信号増幅器の出力端子と前記第１の抵抗受動素子の一方の端子とが接続される第１の接続点に接続され、
前記第３の信号増幅器の入力端子は、前記第２の信号増幅器の出力端子に接続されるとともに、前記第３の信号増幅器の出力端子は、前記第１の接続点に接続され、
前記第４の信号増幅器の入力端子は、前記第２の信号増幅器の出力端子と前記第３の信号増幅器の一方の端子とが接続される第２の接続点に接続され、
前記第２の抵抗受動素子の一方の端子は、前記第４の信号増幅器の出力端子に接続されるとともに、前記第２の抵抗受動素子の他方の端子は、前記第２の接続点に接続される
光伝送システム。
（８）
前記光受信装置には複数の前記電流電圧変換回路が配置され、それぞれの前記電流電圧変換回路において並列的に電流電圧変換が可能な
上記（７）に記載の光伝送システム。
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
１１ 光伝送システム， １２ 光送信装置， １３ 光伝送経路， １４ 光受信装置， ２１ 信号処理回路， ２２ 電圧電流変換回路， ２３ 光通信用光源， ３１ 受光素子， ３２ 電流電圧変換回路， ３３ 信号処理回路， １０１−１および１０１−２ アンプ， １０１−３ 帰還アンプ， １０１−４ アンプ， １０１−５ 逆相信号生成用アンプ， １０１−６ アンプ， １０１−７ 帰還アンプ， １０２−１乃至１０２−３ 帰還抵抗

Claims (8)

  1. 入力された信号を所定の増幅率で増幅する第１乃至第４の信号増幅器と、
    所定の電気抵抗値を得るための第１および第２の抵抗受動素子と
    を備え、
    前記第１の信号増幅器の入力端子は、電流信号を入力する端子に接続され、
    前記第１の抵抗受動素子の一方の端子は、前記第１の信号増幅器の出力端子に接続されるとともに、前記第１の抵抗受動素子の他方の端子は、前記第１の信号増幅器の入力端子に接続され、
    前記第２の信号増幅器の入力端子は、前記第１の信号増幅器の出力端子と前記第１の抵抗受動素子の一方の端子とが接続される第１の接続点に接続され、
    前記第３の信号増幅器の入力端子は、前記第２の信号増幅器の出力端子に接続されるとともに、前記第３の信号増幅器の出力端子は、前記第１の接続点に接続され、
    前記第４の信号増幅器の入力端子は、前記第２の信号増幅器の出力端子と前記第３の信号増幅器の一方の端子とが接続される第２の接続点に接続され、
    前記第２の抵抗受動素子の一方の端子は、前記第４の信号増幅器の出力端子に接続されるとともに、前記第２の抵抗受動素子の他方の端子は、前記第２の接続点に接続される
    電流電圧変換回路。
  2. 入力された信号を所定の増幅率で増幅する第５および第６の信号増幅器と、
    所定の電気抵抗値を得るための第３の抵抗受動素子と
    をさらに備え、
    前記第５の信号増幅器の入力端子は、前記第２の接続点に接続され、
    前記第６の信号増幅器の入力端子は、前記第５の信号増幅器の出力端子に接続され、
    前記第３の抵抗受動素子の一方の端子は、前記第６の信号増幅器の出力端子に接続されるとともに、前記第３の抵抗受動素子の他方の端子は、前記第５の信号増幅器の出力端子と前記第６の信号増幅器の入力端子とが接続される第３の接続点に接続される
    請求項１に記載の電流電圧変換回路。
  3. 入力された信号を所定の増幅率で増幅する第７の信号増幅器をさらに備え、
    前記第７の信号増幅器の入力端子は、前記第３の接続点に接続され、前記第７の信号増幅器の出力端子は、前記第２の接続点に接続される
    請求項２に記載の電流電圧変換回路。
  4. 前記第３の信号増幅器の増幅率を制御する制御部
    をさらに備える請求項２に記載の電流電圧変換回路。
  5. 光信号を受光して光電気変換を行って前記光信号に応じた電流信号を出力する受光素子と、
    前記受光素子から出力される電流信号を電圧変換する電流電圧変換回路と
    を備え、
    前記電流電圧変換回路は、
    入力された信号を所定の増幅率で増幅する第１乃至第４の信号増幅器と、
    所定の電気抵抗値を得るための第１および第２の抵抗受動素子と
    を有し、
    前記第１の信号増幅器の入力端子は、前記電流信号を入力する端子に接続され、
    前記第１の抵抗受動素子の一方の端子は、前記第１の信号増幅器の出力端子に接続されるとともに、前記第１の抵抗受動素子の他方の端子は、前記第１の信号増幅器の入力端子に接続され、
    前記第２の信号増幅器の入力端子は、前記第１の信号増幅器の出力端子と前記第１の抵抗受動素子の一方の端子とが接続される第１の接続点に接続され、
    前記第３の信号増幅器の入力端子は、前記第２の信号増幅器の出力端子に接続されるとともに、前記第３の信号増幅器の出力端子は、前記第１の接続点に接続され、
    前記第４の信号増幅器の入力端子は、前記第２の信号増幅器の出力端子と前記第３の信号増幅器の一方の端子とが接続される第２の接続点に接続され、
    前記第２の抵抗受動素子の一方の端子は、前記第４の信号増幅器の出力端子に接続されるとともに、前記第２の抵抗受動素子の他方の端子は、前記第２の接続点に接続される
    光受信装置。
  6. 複数の前記電流電圧変換回路が配置され、それぞれの前記電流電圧変換回路において並列的に電流電圧変換が可能な
    請求項５に記載の光受信装置。
  7. 光伝送される信号を電流信号に変換する電圧電流変換回路と、前記電圧電流変換回において変換された電流信号を光信号に変換する光通信用光源とを有する光送信装置と、
    光伝送経路を介して前記光信号を受光して光電変換を行って前記光信号に応じた電流信号を出力する受光素子と、前記受光素子から出力される電流信号を電圧変換する電流電圧変換回路とを有する光受信装置と
    を備え、
    前記電流電圧変換回路は、
    入力された信号を所定の増幅率で増幅する第１乃至第４の信号増幅器と、
    所定の電気抵抗値を得るための第１および第２の抵抗受動素子と
    を有し、
    前記第１の信号増幅器の入力端子は、前記電流信号を入力する端子に接続され、
    前記第１の抵抗受動素子の一方の端子は、前記第１の信号増幅器の出力端子に接続されるとともに、前記第１の抵抗受動素子の他方の端子は、前記第１の信号増幅器の入力端子に接続され、
    前記第２の信号増幅器の入力端子は、前記第１の信号増幅器の出力端子と前記第１の抵抗受動素子の一方の端子とが接続される第１の接続点に接続され、
    前記第３の信号増幅器の入力端子は、前記第２の信号増幅器の出力端子に接続されるとともに、前記第３の信号増幅器の出力端子は、前記第１の接続点に接続され、
    前記第４の信号増幅器の入力端子は、前記第２の信号増幅器の出力端子と前記第３の信号増幅器の一方の端子とが接続される第２の接続点に接続され、
    前記第２の抵抗受動素子の一方の端子は、前記第４の信号増幅器の出力端子に接続されるとともに、前記第２の抵抗受動素子の他方の端子は、前記第２の接続点に接続される
    光伝送システム。
  8. 前記光受信装置には複数の前記電流電圧変換回路が配置され、それぞれの前記電流電圧変換回路において並列的に電流電圧変換が可能な
    請求項７に記載の光伝送システム。
JP2013185449A 2013-09-06 2013-09-06 電流電圧変換回路、光受信装置、および、光伝送システム Active JP6217258B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013185449A JP6217258B2 (ja) 2013-09-06 2013-09-06 電流電圧変換回路、光受信装置、および、光伝送システム
TW103125601A TWI643450B (zh) 2013-09-06 2014-07-25 電流電壓轉換電路、光接收裝置及光傳輸系統
US14/460,874 US9590738B2 (en) 2013-09-06 2014-08-15 Current voltage conversion circuit, light receiving apparatus, and light transmission system
CN201410438461.7A CN104426614B (zh) 2013-09-06 2014-08-29 电流电压转换电路、光接收装置和光传输系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013185449A JP6217258B2 (ja) 2013-09-06 2013-09-06 電流電圧変換回路、光受信装置、および、光伝送システム

Publications (3)

Publication Number Publication Date
JP2015053607A true JP2015053607A (ja) 2015-03-19
JP2015053607A5 JP2015053607A5 (ja) 2016-04-14
JP6217258B2 JP6217258B2 (ja) 2017-10-25

Family

ID=52625742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013185449A Active JP6217258B2 (ja) 2013-09-06 2013-09-06 電流電圧変換回路、光受信装置、および、光伝送システム

Country Status (4)

Country Link
US (1) US9590738B2 (ja)
JP (1) JP6217258B2 (ja)
CN (1) CN104426614B (ja)
TW (1) TWI643450B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10333516B2 (en) * 2015-07-31 2019-06-25 Hewlett Packard Enterprise Development Lp Optical receivers
US10333628B2 (en) 2016-06-10 2019-06-25 Hewlett Packard Enterprise Development Lp Optical receivers
US10505509B2 (en) * 2017-10-31 2019-12-10 Cisco Technology, Inc. Process and temperature insensitive linear circuit
CN108535569A (zh) * 2018-04-19 2018-09-14 三峡大学 一种便捷式氧化锌避雷器带电检测装置
EP3581898B1 (de) * 2018-06-13 2020-07-29 E+E Elektronik Ges.M.B.H. Elektronische anordnung, optischer gassensor umfassend eine solche elektronische anordnung und verfahren zur kombinierten fotostrom- und temperaturmessung mittels einer solchen elektronischen anordnung
EP3790189A4 (en) * 2018-06-30 2021-05-05 Huawei Technologies Co., Ltd. SINGLE END SLIP DIFFERENTIAL AMPLIFIER AND RADIO FREQUENCY RECEIVER
US11249499B2 (en) 2020-03-04 2022-02-15 Cisco Technology, Inc. Linear transimpedance amplifier dual regulator architecture and tuning
US11973478B2 (en) * 2021-09-02 2024-04-30 Globalfoundries U.S. Inc. Single-to-differential converter
CN115878539B (zh) * 2023-01-31 2023-05-16 北京智芯微电子科技有限公司 串口自适应电路、电子设备和电路板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281606A (ja) * 1986-05-30 1987-12-07 Toshiba Corp 帰還型増幅回路
JPH05299941A (ja) * 1992-04-20 1993-11-12 New Japan Radio Co Ltd Ｃｍｏｓ増幅器
JPH07153270A (ja) * 1993-09-22 1995-06-16 Hyundai Electron Ind Co Ltd 高速感知増幅器
JPH09321548A (ja) * 1996-05-31 1997-12-12 S I I R D Center:Kk 半導体集積回路装置
JP2001326377A (ja) * 2000-05-16 2001-11-22 Nippon Telegr & Teleph Corp <Ntt> 光受信回路および光受信回路アレー
JP2003163545A (ja) * 2001-11-27 2003-06-06 Fujitsu Ltd 受信回路
JP2008067365A (ja) * 2006-08-08 2008-03-21 Hitachi Ltd 信号遅延回路およびこれを用いたパルス発生回路
JP2008236455A (ja) * 2007-03-22 2008-10-02 Nippon Telegr & Teleph Corp <Ntt> トランスインピーダンスアンプ及びトランスインピーダンスアンプの制御方法
JP2009100278A (ja) * 2007-10-17 2009-05-07 Sony Corp ピークホールド回路、オペアンプ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59186410A (ja) * 1983-04-08 1984-10-23 Fujitsu Ltd 帰還型増幅器
JP3115739B2 (ja) * 1993-01-27 2000-12-11 シャープ株式会社 パルス光受信回路
US6624405B1 (en) * 1999-04-19 2003-09-23 Capella Microsystems, Inc. BIST for testing a current-voltage conversion amplifier
JP4342111B2 (ja) * 2001-01-30 2009-10-14 富士通マイクロエレクトロニクス株式会社 電流パルス受信回路
JP2004235764A (ja) * 2003-01-28 2004-08-19 Sharp Corp 受光アンプ回路およびそれを備える光ピックアップ素子
JP4137123B2 (ja) * 2003-12-03 2008-08-20 松下電器産業株式会社 光受信用前置増幅器
US7023271B1 (en) * 2004-03-31 2006-04-04 Marvell International Ltd. Variable-gain constant-bandwidth transimpedance amplifier
EP1779558B1 (en) * 2004-08-12 2012-11-28 Triaccess Technologies, Inc Level detector for optical receivers
JP4779713B2 (ja) * 2006-03-08 2011-09-28 株式会社日立製作所 光信号受信回路およびそれを用いた光信号受信装置
US8009824B2 (en) * 2006-10-30 2011-08-30 Broadcom Corporation Line driver with active termination
US8244134B2 (en) * 2007-06-19 2012-08-14 Charles Santori Optical interconnect
EP2026479A1 (de) * 2007-08-17 2009-02-18 Leica Geosystems AG Transimpedanzverstärkerschaltung für einen Photodetektor
JP5625918B2 (ja) * 2011-01-04 2014-11-19 富士通株式会社 光受信装置および光送信装置
US8264282B1 (en) * 2011-05-19 2012-09-11 Renesas Mobile Corporation Amplifier
JP2012257070A (ja) 2011-06-09 2012-12-27 Nippon Telegr & Teleph Corp <Ntt> トランスインピーダンスアンプ
JP2013115562A (ja) * 2011-11-28 2013-06-10 Sumitomo Electric Ind Ltd トランスインピーダンスアンプ
JP5762943B2 (ja) * 2011-12-27 2015-08-12 株式会社東芝 光送受信回路装置及び受信回路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281606A (ja) * 1986-05-30 1987-12-07 Toshiba Corp 帰還型増幅回路
JPH05299941A (ja) * 1992-04-20 1993-11-12 New Japan Radio Co Ltd Ｃｍｏｓ増幅器
JPH07153270A (ja) * 1993-09-22 1995-06-16 Hyundai Electron Ind Co Ltd 高速感知増幅器
JPH09321548A (ja) * 1996-05-31 1997-12-12 S I I R D Center:Kk 半導体集積回路装置
JP2001326377A (ja) * 2000-05-16 2001-11-22 Nippon Telegr & Teleph Corp <Ntt> 光受信回路および光受信回路アレー
JP2003163545A (ja) * 2001-11-27 2003-06-06 Fujitsu Ltd 受信回路
JP2008067365A (ja) * 2006-08-08 2008-03-21 Hitachi Ltd 信号遅延回路およびこれを用いたパルス発生回路
JP2008236455A (ja) * 2007-03-22 2008-10-02 Nippon Telegr & Teleph Corp <Ntt> トランスインピーダンスアンプ及びトランスインピーダンスアンプの制御方法
JP2009100278A (ja) * 2007-10-17 2009-05-07 Sony Corp ピークホールド回路、オペアンプ

Also Published As

Publication number Publication date
TW201511466A (zh) 2015-03-16
TWI643450B (zh) 2018-12-01
CN104426614B (zh) 2018-10-12
JP6217258B2 (ja) 2017-10-25
CN104426614A (zh) 2015-03-18
US9590738B2 (en) 2017-03-07
US20150071654A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
JP6217258B2 (ja) 電流電圧変換回路、光受信装置、および、光伝送システム
JP5630325B2 (ja) 利得可変差動増幅回路
US20180351519A1 (en) Transimpedance amplifier with bandwidth extender
JP6413265B2 (ja) 光変調器駆動回路
KR102194972B1 (ko) 광수신 회로, 광수신 장치, 및 광전송 시스템
TWI527368B (zh) 與光學模組熱隔離之轉換阻抗放大器
JP4779713B2 (ja) 光信号受信回路およびそれを用いた光信号受信装置
CN106656061B (zh) 一种跨阻放大器
US9525386B2 (en) Receiver circuit
US9153936B2 (en) Power-efficient high-speed driver for a vertical-cavity surface-emitting laser
JP5894869B2 (ja) トランスインピーダンスアンプ
US9813162B2 (en) Optical transmission circuit, optical transmission device, and optical transmission system
JP5304642B2 (ja) 光受信回路用信号増幅器
JP6192179B2 (ja) トランスインピーダンス増幅回路、及びその半導体装置
WO2016194091A1 (ja) 光通信モジュールおよびそれを備える光通信装置
JP2018098566A (ja) 通信用ケーブルモジュールおよび伝送損失補償回路
US7332971B2 (en) Multi-gigabit/s transimpedance amplifier for optical networks
US20130181771A1 (en) Light receiving circuit and photo-coupling type insulated circuit
JP2015526979A (ja) ドライバ回路
US20100028023A1 (en) Optical receiver
US20230238930A1 (en) Transimpedance amplifier
JP2008243875A (ja) 発光素子駆動回路
US20020074983A1 (en) Voltage converter apparatus and method therefor
KR20240069917A (ko) 전송속도에 따라 전력 소모를 조절하기 위한 실리콘 광 송수신 회로 장치
KR20200041177A (ko) 실시간 모니터링용 광 수신기

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170911

R151 Written notification of patent or utility model registration

Ref document number: 6217258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250