JP5894869B2 - トランスインピーダンスアンプ - Google Patents

Description

本発明は、トランスインピーダンスアンプに関し、光通信モジュール、およびそれを含んだ光通信装置に関し、特に、ルータやサーバ等の光通信装置、およびその部品の一つでありレーザダイオードとフォトダイオードを用いて光通信を行う光通信モジュールに適用して有効な高感度トランスインピーダンスアンプに関する。

例えば、先行技術文献１には、高速光受信回路においてフォトダイオードからの電流信号を電圧信号に変換するとともに、増幅するトランスインピーダンスアンプが記載されている。具体的には、プリアンプ、ポストアンプ、誤差アンプ、閾値検出回路から成り、ポストアンプと誤差アンプと自動閾値制御回路で負帰還経路を形成することで、負帰還経路の利得分、ポストアンプのオフセット電圧が低減できる。

特開２０１１−６６７５１号公報

近年、通信速度の高速化に伴い、その通信速度は１０Ｇｂｐｓから２５Ｇｂｐｓ、４０Ｇｂｐｓ等へと遷移している。このような通信速度の高速化に伴い、例えばルータ装置やサーバ装置として、光ファイバケーブルに対応した光通信装置の適用が進んでいる。光通信装置は、通常、装置間におけるキロメートルオーダーといった長距離伝送を前提としており、この伝送距離に伴う高速性、信頼性の確保が重要となっている。

このような光通信装置の中には、比較的大型のサイズ（例えば数十センチメートルオーダーやメートルオーダー）を持つ装置も多数存在するが、その装置内部では、通常、電気信号を用いた通信が行われている。すなわち、光通信装置は、例えば、外部から入力された光信号を電気信号に変換し、この電気信号によって装置内部での短距離通信（例えばメートルオーダー）を行いながら所定の処理を行い、再び電気信号を光信号に変換して外部に出力している。この短距離通信は、例えば、銅線ケーブル等を用いた電気信号による通信が行われるが、通信速度の高速化が進むにつれて、銅線ケーブルでは伝送波形品質の著しい低下が生じてしまう。このため、このような装置内部の短距離通信にも光通信を適用することが求められつつある。この場合、光通信ではルータなどの内部信号処理はすべて電気信号で行うため、光素子で光信号を電気信号に変換する必要がある。このため、この部分で消費される電力を小さく抑えることが望ましい。

図１（a）は、カード間通信に光通信モジュールを適用したルータ装置の構成イメージ図を示す。この構成では、インタフェースカードIFC[1],IFC[2]上に搭載されたLSI_LGiとスイッチカードSWC上に搭載されたスイッチLSI_LGsとの間を光通信モジュールOMDi,OMDsと光コネクタCNc,CNoと光ファイバOFで光通信する。

図１（ｂ）は光通信モジュールの構成を示す。この光通信モジュールOMDは、レーザLDとフォトダイオードＰＤからなる光素子ブロックOBKと、レーザドライバLDDとトランスインピーダンスアンプTIAから成るアナログフロントエンド回路ＡＦＥと、ＬＳＩとの電気インタフェースブロックＳＤＣとから構成される。送信動作は、電気インタフェースブロックＳＤＣからの電気信号を受けたレーザドライバＬＤＤが電流信号でレーザＬＤを駆動することで、レーザＬＤから光信号が光ファイバOFtxに出力される。

一方、受信動作では、光ファイバOFrxからの光信号をフォトダイオードＰＤで電流信号に変換し、さらにこの電流信号をトランスインピーダンスアンプＴＩＡで電圧信号に変換して電気インタフェースブロックに伝える。一連の光通信動作によって消費される電力を抑えるためには、送受信する光信号エネルギーを小さく抑えることや、光素子OBKやアナログフロントエンド回路AFEで消費される電力を抑えることが重要である。

送受信する光信号エネルギーやレーザＬＤで消費する電力を小さく抑えることは、特にフォトダイオードＰＤが受信する光信号のエネルギーを抑えることになり、トランスインピーダンスアンプＴＩＡの入力電流信号を小さくすることになる。一般的にはトランスインピーダンスアンプTIAの入力電流信号は数１００μA以下の微小電流であり、今後、装置内光伝送に向けた更なる低電力化のため、受信可能な入力電流信号のレベルを更に下げることが必要である。

トランスインピーダンスアンプの利得GTIAは、出力電圧信号として後段の電気インタフェースブロックSDCの動作に必要な数100mVを確保するために、1KΩ程度必要となる。なお、言うまでもないが、TIAは電流を電圧に変換増幅するので、利得の単位はΩ（Vo=GTIA*Iin）となる。

図２（a）は、特許文献１に記載されているトランスインピーダンスアンプTIAのブロック構成を示す。トランスインピーダンスアンプTIAは、フォトダイオードＰＤからの単相電流信号を電圧信号に変換するプリアンプPRAMPと、プリアンプPRAMPの単相出力信号を差動化するとともに増幅するポストアンプPSAMPと、ポストアンプPSAMPの出力信号から信号の中心レベル（閾値電圧）を検出するための誤差アンプERAMPと閾値検出回路ATCで構成される。プリアンプPRAMPの利得はG１、ポストアンプPSAMPの利得はG２であり、TIA全体の利得GTIAはGTIA＝G1×G2となる。

誤差アンプERAMPは、オペアンプOPAMPと抵抗器R１、R２から成り、誤差アンプの利得G３はG３＝R２／R１で与えられる。閾値検出回路ATCは、抵抗器R3とコンデンサC3を有する１次のローパスフィルタであり、そのカットオフ周波数ｆ１はｆ１＝１／（２π×R３×C3）である。

トランスインピーダンスアンプTIAの受光感度を向上するには、初段プリアンプPRAMPの利得G１を増加する必要があるが、利得G1と動作帯域はトレードオフの関係があるので、例えば、動作帯域を数GHz以上にするためには、プリアンプPRAMPのトランスインピーダンスG１は数１００Ω程度にしかならない。

前述したように、トランスインピーダンスアンプTIAの入力電流信号は、数１００μＡ程度であるため、プリアンプPRAMPの出力信号は数１０mV程度となる。ポストアンプPSAMPは、一般的に差動回路で構成され、ペアトランジスタや負荷抵抗のばらつきにより、ポストアンプPSAMPの入力に数１０mV程度のオフセット電圧Voffが発生する。特に高速化と低電力化に有効な電界効果トランジスタ（以下、MOSトランジスタと略す）を用いた場合、オフセット電圧Voffの値は大きく、プリアンプPRAMPの出力信号とオフセット電圧が、同程度の電圧となるため、オフセット電圧Voffの影響で高品質な電流・電圧信号変換動作が阻害されることになる。

このオフセット電圧Voffを補償するために、特許文献１では、ポストアンプPSAMPと誤差アンプERAMPと閾値検出回路ATCで負帰還経路を形成する。負帰還経路の開ループ利得GopenはGopen＝G２×G３であり、この負帰還経路により、オフセット電圧Voffは開ループ利得Gopen分低減され、Voff’＝Voff／Gopenとなる。

図２（ｂ）は、この負帰還経路の開ループと、トランスインピーダンスアンプTIAの周波数特性を示す。図２（ｂ）の左縦軸は帰還回路の開ループ利得Gopen、右縦軸はトランスインピーダンスアンプTIAの利得GTIAを示す。開ループ利得Gopenは、低周波領域ではG２×G３で一定となるが、周波数がｆ１を超えると、閾値検出回路ATCのローパスフィルタの特性により、開ループ利得Gopenが２０ｄB／decの傾きで減少する。一方、トランスインピーダンスアンプTIAの利得GTIAは、高周波領域ではG１×G２で一定であるが、負帰還経路の利得が１となるユニティゲイン周波数ｆ２はｆ２＝ｆ１×G２×G３となり、周波数がｆ２以下の領域では、利得GTIAは２０ｄB／decの傾きで減少する。

このため、トランスインピーダンスアンプTIAの低域カットオフ周波数は、負帰還経路のユニティゲイン周波数ｆ２で決まることになる。トランスインピーダンスTIAの低電力化、低雑音化には、プリアンプPRAMPの利得G１を高くし、ポストアンプPSAMPに必要な利得G２を低くすることで、ポストアンプを構成するアンプの段数を少なくする必要がある。

このため、ポストアンプPSAMPの利得G２は１０倍程度であり、オフセット電圧V0ffの補償精度を高めるためには、誤差アンプの利得G３をG３‘に増加する必要がある。しかし、誤差アンプの利得を増加すると、負帰還経路のユニティゲイン周波数ｆ３もｆ３＝ｆ１×G２×G３’に増加することになり、この結果、トランスインピーダンスアンプTIAの低域カットオフ周波数がｆ２からｆ３に増加してする。

一般的に、トランスインピーダンスアンプTIAの低域カットオフ周波数は１００ｋHz以下が求められる。半導体上に形成できる面積の制約からチップ内に搭載可能なコンデンサC３は１００ｐF程度であり、閾値検出回路ATCのローパスフィルタ特性は１００ｋHz程度が限界である。このため、トランスインピーダンスアンプTIAの必要低域カットオフ周波数の制限により、誤差アンプG３の利得増加によるオフセット電圧Voffの補償精度向上が困難であり、オフセット電圧は１／１０程度にしかならない。したがって、プリアンプPRAMPの出力では、受信信号が数10mVに対して数mVのオフセット電圧Voffが生じることで、受信信号に対するオフセット電圧Voffの割合が数10％を超えることになり、高品質な数Gbsp以上の高速な受信動作実現が困難となる。

本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、通信速度の高速化を実現可能な光受信回路及び光通信システムを提供することにある。

本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。

本実施による形態によるトランスインピーダンスアンプは、フォトダイオードＰＤからの単相電流信号を電圧信号に変換するプリアンプと、プリアンプの出力信号から信号の中心レベル（閾値電圧）を検出する誤差アンプ及び閾値検出回路と、プリアンプの単相出力信号を差動化するとともに増幅するポストアンプとを有して構成され、前記の閾値検出回路において、閾値検出のためのローパスフィルタ等の平均値検出回路の出力に、微小な電圧のレベルシフトが可能なオフセット電圧キャンセル機能を有するものとなっている。この構成によって、受信動作時に生じるポストアンプで発生するオフセット電圧を相殺し、受信感度を向上することが可能となる。

なお、上記した「オフセット電圧キャンセル機能を有するもの」としては、例えば、ボルテージフォロア回路がある。

本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、光通信モジュールにおいて、受信動作時に発生するポストアンプ部のオフセット電圧を消去し、高速、かつ高品質な受信動作が実現可能となる。

本発明の実施の形態１によるルータ装置と、ルータ装置内部のカード間通信を行うための光通信モジュールを示すものであり、（ａ）はルータ装置内部の概略構成を、（ｂ）は、その光通信モジュールの概略構成の一例を示すブロック図である。 （ａ）は、図１における受信系を構成する部品の一つであるトランスインピーダンスアンプの従来例を示すブロック図である。（ｂ）は、その従来例の開ループ及び、トランスインピーダンスの周波数特性である。 （ａ）は、 図１における受信系を構成するトランスインピーダンスアンプにおいて閾値検出回路を平均値検出回路と、オフセットキャンセル回路で構成し、閾値検出回路の出力電圧をレベルシフトすることで、ポストアンプのオフセット電圧を相殺する回路の１つの構成例を示す。ｂ）は、その構成例の開ループ及び、トランスインピーダンスの周波数特性である。 図３のトランスインピーダンスアンプにおいて閾値をプリアンプの出力信号から検出する閾値検出回路を用いて、その閾値検出回路のオフセットキャンセル回路でポストアンプのオフセット電圧を相殺する１つの構成例を示すブロック図である。 図３と図４のトランスインピーダンスアンプにおいてオフセットキャンセル回路を、オペアンプを用いたボルテージフォロワで構成することで、閾値のレベルシフトを行う１つの構成例を示すブロック図である。 図４のトランスインピーダンスアンプにおいてオフセットキャンセル回路のレベルシフトの値をリミットアンプ出力からオフセットキャンセル論理ブロックにて決定する１つの構成例を示すブロック図である。 図３と図４のトランスインピーダンスアンプにおいて（a）はプリアンプにレギュレーテッドカスコード型電流電圧増幅回路を用いた構成例であり、（ｂ）はポストアンプに差動回路を用いた場合の構成例を示す回路図である。 図３と図４のトランスインピーダンスアンプにおいてオフセットキャンセル回路を構成するオペアンプの構成例を示す回路図である。 図５のオフセットキャンセル回路において、設定レジスタの値に対する、オフセットキャンセル回路のレベルシフト後の閾値電圧を示す説明図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態では、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の一例としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（ＭＯＳトランジスタと略す）を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。図面にはＭＯＳトランジスタの基板電位の接続は特に明記していないが、ＭＯＳトランジスタが正常動作可能な範囲であれば、その接続方法は特に限定しない。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

図３は、図１における受信系を構成する部品の一つである本発明のトランスインピーダンスアンプの一つの構成例を示す。

図３（a）はポストアンプPSAMPで発生するオフセット電圧Voffを閾値検出回路ATC内のオフセットキャンセル回路OFCANで補償するブロック構成を、図３（ｂ）はその構成の開ループとトランスインピーダンスの周波数特性を示す。本実施形態によるトランスインピーダンスアンプは、フォトダイオードPDからの単相電流信号を電圧信号に変換するプリアンプPRAMPと、プリアンプPRAMPの単相出力信号を差動化するとともに増幅するポストアンプPSAMPと、ポストアンプのPSAMPの出力信号から信号の中心レベル（閾値電圧）を検出する誤差アンプERAMP及び閾値検出回路ATC2とを有して構成される。

図３の実施形態では、図２における閾値検出回路ATC1を閾値検出回路ATC2に置き換えており、閾値検出回路ATC2は平均値検出回路AVDとオフセットキャンセル回路OFCANを構成される。平均値検出回路AVDは抵抗器R３とコンデンサC３でローパスフィルタを形成し、誤差アンプの出力信号の閾値電圧を検出する。平均値検出回路AVDはローパスフィルタに限らず、たとえば、誤差アンプの出力信号のピーク検出によって中心レベルを決定してもよい。

オフセットキャンセル回路OFCANは平均値検出回路AVDの出力信号の電圧をレベルシフトする機能を有する回路である。ポストアンプで発生するオフセット電圧Voffとは逆特性の電圧−Voff分、オフセットキャンセル回路OFCANでレベルシフトすることでオフセット電圧の補償が可能となる。閾値検出回路ATC2によって、図３（ｂ）に示すように、誤差アンプERAMPの利得G３を増加する必要がなく、トランスインピーダンスアンプTIAの低域カットオフ周波数の特性を劣化させることなく、高精度なオフセット電圧の補償が可能となる。

以上のように、本実施の形態１のトランスインピーダンスアンプを含む光通信モジュールおよびルータ装置を用いることで、高速、かつ高品質な受信動作を実現することが可能となる。

図４は、図３に示したトランスインピーダンスアンプTIAにおいて、プリアンプPSAMPの出力信号から閾値電圧を検出する閾値検出回路ATC2と、プリアンプPSAMPの単相出力を差動化するとともに増幅するポストアンプPSAMPとを有して成る１つの構成例である。

前述したように閾値検出回路ATC２は平均値検出回路AVDとオフセットキャンセル回路OFCANとを有して成り、オフセットキャンセル回路OFCANは平均値検出回路AVD出力信号の電圧をレベルシフトする機能を有する。オフセットキャンセル回路OFCANで、ポストアンプPSAMPで発生するオフセット電圧Voffとは逆特性の電圧-Voff分レベルシフトし、両者を相殺することでオフセット電圧の補償が可能となる。

図５は、図３（a）と図４に示したトランスインピーダンスアンプTIAにおいてオフセットキャンセル回路OFCANの１つの構成例である。オフセットキャンセル回路OFCANはオペアンプOPAMPとレベルシフトする手段を有するレベルシフト部LVCとレベルシフト部の設定値を保持する手段を有するメモリあるいはレジスタREGで構成される。図５で示す構成例では、オペアンプOPAMPの出力端子がレベルシフト部LVCを介してオペアンプOPAMPの正極入力端子に接続された負帰経路を構成しており、ボルテージフォロワを形成している。

ボルテージフォロワではオペアンプOPAMPの利得が十分に高い場合、オペアンプOPAMPの負極入力電圧がVref１の時に、オペアンプの出力電圧Vref２はVref２＝Vref１となる。レベルシフト部LVCはオペアンプOPAMPの入出力端子間に直列接続された２個の抵抗器Ｒ４と、それぞれに任意の電流が設定可能な３個の定電流源Ｉｂ１、Ｉｂ２、Ｉｂ３とで構成し、各定電流源の電流値±ΔＩを任意設定することで閾値電圧をレベルシフトする。負極に閾値電圧をレベルシフトする場合は、定電流源Ｉｂ２からＩｂ１に電流−ΔＩを抵抗器Ｒ４に流すことで、電圧−ΔＩ×Ｒ４のレベルシフトが可能となり、オフセットキャンセル回路OFCANの出力レベルVref２は、Vref２＝Vref1−ΔＩ×Ｒ４となる。

一方、正極に閾値電圧をレベルシフトする場合は、定電流源Ｉｂ２からＩｂ３に電流ΔＩを抵抗器Ｒ４に流すことで、電圧ΔＩ×Ｒ４のレベルシフトが可能となり、オフセットキャンセル回路OFCANの出力レベルVref２は、Vref２＝Vref1＋ΔＩ×Ｒ４となる。図９に示すように、定電流源の設定値はメモリあるいはレジスタREGに保持し、レジスタＲＥＧのビット情報に応じてＶｒｅｆ２の出力レベルを調整する。また、設定値の変更は外部シリアル制御信号等で行う。

図６は、図４に示したトランスインピーダンスアンプＴＩＡにおいてオフセットキャンセル回路ＯＦＣＡＮのオフセット量の調整をトランスインピーダンスアンプＴＩＡに設けたオフセット量調整ブロックＣＡＮＣＴＬで行う１つの構成例である。

アナログフロントエンド回路ブロックＡＦＫと伝送速度変換回路ＳＤＣがそれぞれ別の半導体チップで実装された場合などには、ポストアンプＰＳＡＭＰの出力には、出力電圧を一定化するリミットアンプＬＭＡＭＰと、リミットアンプＬＭＡＭＰの出力にはアナログフロントエンド回路ブロックＡＦＫと伝送速度変換回路ＳＤＣ間の５０Ωの出力負荷を駆動するための電気ドライバＤＲＶが接続される。

リミットアンプＬＭＡＭＰは、プリアンプＰＲＡＭＰの入力信号の大きさに依らずトランスインピーダンスアンプＴＩＡの出力電圧を一定化できるため、アナログフロントエンド回路ブロックＡＦＫと伝送速度変換回路ＳＤＣを一体集積化した場合も有効である。

オフセット量調整ブロックＣＡＮＣＴＬは、オフセット量検出回路ＪＤＧと、制御論理回路ＬＯＧＩＣと、メモリあるいはレジスタＲＥＧとで構成される。

オフセット量調整時は、光信号を止めるあるいはＤＣ的な光信号入力するなどして、プリアンプＰＲＡＭＰの出力レベルを一定にした状態で行う。

ポストアンプＰＳＡＭＰやリミットアンプＬＭＡＭＰで、オフセット電圧Voffが発生する場合は、リミットアンプＬＭＡＭＰ出力ＥＩＮ（＋）とＥＩＮ（−）間で、差分電圧ΔＶ＝ＥＩＮ（＋）−ＥＩＮ（−）が発生する。オフセット量検出回路ＪＤＧでは、この差分電圧ΔＶを検出し、差分電圧ΔＶが発生する場合は、判定信号を制御論理回路ＬＯＧＩＣに出力する。

オフセット量検出回路ＪＤＧは、低オフセットアンプＬＡＭＰとコンパレータＣＭＰとで構成される。オフセット電圧Voffによって発生する差分電圧Δを検出する際、コンパレータＣＭＰを構成するトランジスタばらつきで発生するオフセット電圧によって検出精度が劣化する可能性ある。

このため、オートゼロ法やチョッパー法といったオフセットキャンセル機能を有する高利得な低オフセットアンプＬＡＭＰをコンパレータＣＭＰ前段に接続し、あらかじめ差分電圧ΔＶを増幅することで、オフセット量検出回路ＪＤＧの検出精度を向上する。制御論理回路ＬＯＧＩＣは、オフセット量検出回路ＪＤＧの検出結果に応じて、レジスタＲＥＧの設定値を書き換え、この結果、ポストアンプＰＳＡＭＰやリミットアンプＬＭＡＭＰで発生するオフセット電圧Voffが補償される。

本調整は、光通信前に行い、光通信時はリミットアンプＬＭＡＭＰの出力ＥＩＮ（＋）とＥＩＮ（−）は、スイッチ等でオフセット量調整ブロックＣＡＮＣＴＬから切り離すようにする。

図7は、本発明の実施例２によるトランスインピーダンスアンプの具体的な回路の一実施例である。

図７(a)はプリアンプ回路PRAMPの一つの構成例である。前記プリアンプ回路ＰＲＡＭＰは、入力端子ＰＲＩＮに流れる電流を、初段のカスケード型アンプCAMPで電流・電圧変換し、次段のソースフォロア回路SFで電圧信号として出力する。カスケード型アンプCAMPは、抵抗Ｒ２と電界効果トランジスタＭ３，Ｍ４で構成された増幅回路の出力を、抵抗Ｒ１と電界効果トランジスタＭ１，Ｍ２と定電流源用電界効果トランジスタＭ５で構成された初段の増幅回路の電界効果トランジスタＭ１に正帰還することによって高利得・高帯域化を実現している。

電界効果トランジスタＭ５、Ｍ６と、ローパスフィルタＬＰＦ１とで構成されたカレントミラー回路は、基準電流端子ＩＲＥＦ１の電流で初段の増幅回路ＣＡＭＰの動作点を決定する。終端抵抗手段ＴＥＲＭは、入力端子ＰＲＩＮに接続される伝送路のインピーダンスとの整合させるために設けた。ローパスフィルタＬＰＦ１は、特に基準電流端子の低域雑音成分を除去する。ソースフォロア回路ＳＦについても、電界効果トランジスタＭ７、Ｍ８と、ローパスフィルタＬＰＦ２とで構成されたカレントミラー回で、基準電流端子ＩＲＥＦ２の電流でソースフォロア回路ＳＦの動作点を決定する。

図７(b)は閾値検出回路ATC2とポストアンプ回路PSAMPの一つの構成例である。この構成例では、差動増幅回路の負荷ＬＤ１，ＬＤ２をインダクタンスと抵抗で構成することで高帯域化を実現している。ポストアンプPSAMPでは、一方の入力にプリアンプPRAMPの出力信号が、もう一方の入力には閾値検出回路ＡＴＣ２で生成したプリアンプ回路PRAMPの出力信号の中心電位、つまり閾値電位が加わり、ポストアンプの出力PSoutp,nにはプリアンプの出力信号が増幅され、差動化されて相補出力信号が出力される。

図８はオフセット調整回路ＯＦＣＡＮの具体的な１構成例を示す。オペアンプOPAMPは一般的な差動回路の構成である。レベルシフト部LVCは、前述したように、２つの抵抗器と３つの定電流源で構成される。本実施例においても、ローパスフィルタＡＶＤとオフセット調整回路OFCANで構成した閾値検出回路でプリアンプPRAMPの出力信号の閾値電位を調整できるため、ポストアンプのオフセット電圧を補償することが可能となる。

本発明の実施例による光通信モジュールおよびルータ装置は、特に、装置内で光ファイバケーブルを介した通信を行う光通信モジュールおよびルータ装置に適用して有益なものであり、これに限らず、レーザダイオードを用いて光通信を行う製品全般に対して広く適用可能である。

ＣＮ コネクタ
ＬＳＩ デバイス
ＯＭＤ 光通信モジュール
ＯＦ 光通信線路
ＩＦＣ インタフェースカード
ＳＷＣ スイッチカード
ＢＫＰ バックプレーン
ＳＤＣ 伝送速度変換回路
ＬＧＣ 論理演算処理回路
ＣＰ 半導体チップ
ＯＢＫ 光素子ブロック
ＬＤ レーザダイオード
ＰＤ フォトダイオード
ＬＤＤ レーザダイオードドライバ回路
ＴＩＡ トランスインピーダンス回路
ＳＤＣ ＳｅｒＤｅｓ
ＶＤＤ プリアンプの電源端子
ＶＰＷ トランスインピーダンスアンプの電源端子
ＰＳＰＹ プリアンプの電源回路
ＰＲＡＭＰ プリアンプ
ＰＡＡＭＰ ポストアンプ
ＡＴＣ１、ＡＴＣ２ 閾値検出回路
ＥＲＡＭＰ 誤差アンプ
ＯＰＡＭＰ，ＯＦＡＭＰ オペアンプ
Ｒ１，Ｒ２，Ｒ３，Ｒ４ 抵抗器
Ｃ３ コンデンサ
ＡＶＤ 平均値検出器
ＯＦＣＡＮ オフセットキャンセル回路
ＲＥＧ レジスタ
ＬＶＣ レベルシフト
ＬＡＭＰ 低オフセットアンプ
ＣＯＭＰ コンパレータ
ＪＤＧ 判定回路ブロック
ＬＯＧＩＣ 制御論理
ＣＡＮＣＴＬ オフセット値制御ブロック

Claims (11)

1. プリアンプ回路と、前記プリアンプ回路の後段に配置した一つないし、複数の差増増幅回路から成るポストアンプ回路と、前記プリアンプ回路の出力電圧の中心電位を検出する閾値検出回路とを有して構成されたトランスインピーダンス回路であって、前記閾値検出回路がローパスフィルタと、前記ローパスフィルタの出力が入力端子に、その出力端子が前記ポストアンプ回路の一方の入力に接続されたオフセット調整回路とを有し、
   前記閾値検出回路は、入力端子がポストアンプ回路の出力に、出力端子が前記ローパスフィルタに接続された誤差増幅回路と、前記ローパスフィルタと、前記オフセット調整回路とで構成された負帰還ループを有し、
   入力端子に負極側入力が接続されたオペアンプ回路と、前記オペアンプ回路の正極側入力と前記オペアンプ回路の出力端子との間に任意の電位差を設定することが可能なレベルシフト回路を有する前記オフセット調整回路を有し、
   前記レベルシフト回路は、入出力端子間に直列接続された２個の抵抗手段と、前記レベルシフト回路の入力端子と出力端子と前記２つの抵抗手段の接続ノードとのそれぞれに所望の電流値が設定可能な第１、第２および第３の定電流源手段とを有して構成され、前記第１、第２および第３の定電流源の電流値を所望に設定することにより、前記レベルシフト回路の入出力間に所望の電位差が設定可能に構成されている
   ことを特徴とするトランスインピーダンスアンプ回路。
2. 前記ローパスフィルタの入力端子が前記プリアンプ回路の出力に接続されており、かつ、前記ローパスフィルタの出力端子が前記オフセット調整回路を介して前記ポストアンプ回路の一方の入力に接続された前記閾値検出回路を有することを特徴とする請求項１記載のトランスインピーダンス回路。
3. 入力端子に負極側入力が接続されたオペアンプ回路と、前記オペアンプ回路の正極側入力と前記オペアンプ回路の出力端子との間に任意の電位差を設定することが可能なレベルシフト回路を有する前記オフセット調整回路を有することを特徴とする請求項２記載のトランスインピーダンス回路。
4. 前記レベルシフト回路は、入出力端子間に直列接続された２個の抵抗手段と、前記レベルシフト回路の入力端子と出力端子と前記２つの抵抗手段の接続ノードとのそれぞれに所望の電流値が設定可能な第１、第２および第３の定電流源手段とを有して構成され、前記第１、第２および第３の定電流源の電流値を所望に設定することにより、前記レベルシフト回路の入出力間に所望の電位差が設定可能に構成されていることを特徴とする請求項３のトランスインピーダンス回路。
5. 前記第１、第２および第３の定電流源手段の電流値をシリアル制御信号で設定される一つ又は複数個のレジスタ群の情報によって設定する電流調整回路を有することを特徴とする請求項１のトランスインピーダンス回路。
6. 前記第１、第２および第３の定電流源手段の電流値をシリアル制御信号で設定される一つ又は複数個のレジスタ群の情報によって設定する電流調整回路を有することを特徴とする請求項４のトランスインピーダンス回路。
7. 前記定電流源手段の電流値を設定する一つ又は複数個のレジスタ群と、トランスインピーダンスアンプ回路の出力に接続されたオフセット量検出回路と、前記オフセット量検出回路の出力に接続された制御論理によって設定するオフセット量調整ブロックを有することを特徴とする請求項１のトランスインピーダンスアンプ回路。
8. 前記定電流源手段の電流値を設定する一つ又は複数個のレジスタ群と、トランスインピーダンスアンプ回路の出力に接続されたオフセット量検出回路と、前記オフセット量検出回路の出力に接続された制御論理によって設定するオフセット量調整ブロックを有することを特徴とする請求項４のトランスインピーダンスアンプ回路。
9. 前記オフセット量検出回路は、低オフセットアンプと、その出力にコンパレータを有することを特徴とする請求項７のトランスインピーダンスアンプ回路。
10. 前記オフセット量検出回路は、低オフセットアンプと、その出力にコンパレータを有することを特徴とする請求項８のトランスインピーダンスアンプ回路。
11. 前記オフセット調整回路はボルテージフォロア回路を有することを特徴とする請求項１記載のトランスインピーダンスアンプ回路。