JP2009017265A - 電子回路 - Google Patents

Abstract

【課題】参照信号を早期に安定させるとともに入力信号としてハイレベルまたはローレベルが連続して入力した場合においても参照信号を安定させること。
【解決手段】本発明は、デジタル入力信号ＶＡと参照信号Ｖｒｅｆとが入力する差動増幅回路１４と、第１容量値を用いデジタル入力信号ＶＡを平滑化する第１平滑回路２１と、第１容量値より大きな第２容量値を用いデジタル入力信号ＶＡを平滑化する第２平滑回路２２と、第１平滑回路２１と第２平滑回路２２とのいずれかの出力を選択し参照信号Ｖｒｅｆとする第１スイッチＳ１と、を具備する電子回路である。
【選択図】図７

Description

本発明は、電子回路及に関し、特に、入力信号と参照信号とが入力される差動増幅回路を有し、入力信号を平滑化した信号を参照信号として生成する電子回路に関する。

近年、ＰＯＮ（Ｐａｓｓｉｖｅ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）方式のＦＴＴＨ（Ｆｉｂｅｒ ｔｏ ｔｈｅ ｈｏｍｅ）が普及している。このシステムでは、各家庭から送信されてくる様々な振幅の光信号を受信し電気信号として増幅することが求められる。

図１は、例えば特許文献１に開示されているＰＯＮ方式の光通信に用いられる受信回路である電子回路１００の概略を示すブロック図である。フォトダイオード（ＰＤ）１０等の受光素子は光信号を受信し電流を出力する。トランスインピーダンスアンプ（ＴＩＡ）１２はＰＤ１０の出力した電流信号を電圧信号に変換する。電子回路１００は、差動増幅回路１４、１６および参照信号生成回路１８を有している。差動増幅回路１４は、ＴＩＡ１２の出力信号であり電子回路１００への入力信号ＶＡと、参照信号生成回路１８が入力信号ＶＡから生成した参照信号Ｖｒｅｆと、を差動増幅する。差動増幅回路１６は差動増幅回路１４の出力を飽和増幅し、差動出力信号ＶｏｕｔおよびＶｏｕｔＢを出力する。差動増幅回路１６は、入力信号ＶＡが参照信号Ｖｒｅｆより高ければ出力信号Ｖｏｕｔとしてハイレベル、ＶｏｕｔＢとしてローレベルを、入力信号ＶＡが参照信号Ｖｒｅｆより低ければ出力信号Ｖｏｕｔとしてローレベル、ＶｏｕｔＢとしてハイレベルを出力する。このように、例えばＰＯＮ方式の光通信に用いられる受信回路では、光信号の振幅が一定ではないため、入力信号の平均値に関係した信号を参照信号とし、参照信号と入力信号とを比較しハイレベル、ローレベルを出力する。
特開２００５−２２３６３８号公報

従来の受信回路においては、参照信号が入力信号の平均値に安定するまで時間を要するため、入力信号が入力されてから一定時間をプリアンブルの期間とし、ダミーの信号を受信する。しかしながら、より高速な光通信を実現するためには、参照信号を早期に安定させ入力信号の平均値に関係した信号とすることが求められている。このように、参照信号を早期に安定させ、かつ入力信号としてハイレベルまたはローレベルが連続して入力した場合においても参照信号を安定させることが求められている。

本発明は、上記課題に鑑みなされたものであり、参照信号を早期に安定させるとともに入力信号としてハイレベルまたはローレベルが連続して入力した場合においても参照信号を安定させることを目的とする。

本発明は、デジタル入力信号と参照信号とが入力する差動増幅回路と、第１容量値を用い前記デジタル入力信号を平滑化する第１平滑回路と、前記第１容量値より大きな第２容量値を用い前記デジタル入力信号を平滑化する第２平滑回路と、前記第１平滑回路と前記第２平滑回路とのいずれかの出力信号を選択し前記参照信号とする第１スイッチと、を具備することを特徴とする電子回路である。本発明によれば、第１平滑回路と第２平滑回路との時定数の差を大きくできるため、参照信号を早期に安定させるとともに入力信号としてハイレベルまたはローレベルが連続して入力した場合においても参照信号を安定化させることができる。

上記構成において、前記電子回路は、第１容量素子および第２容量素子を具備する構成とすることができる。また、上記構成において、前記第１平滑回路は前記第１容量素子を有し、前記第２平滑回路は前記第２容量素子を有する構成とすることができる。さらに、上記構成において、前記第１平滑回路は前記第１容量素子を有し、前記第２平滑回路は前記第１容量素子および前記第２容量素子を有する構成とすることができる。これらの構成によれば、第１容量値および第２容量値を第１容量素子および第２容量素子を用い実現することができる。

上記構成において、前記第１スイッチは、デジタル入力信号が前記差動増幅回路に入力した後に、前記参照信号を前記第１平滑回路の出力信号から前記第２平滑回路の出力信号に切り換える構成とすることができる。この構成によれば、入力信号が差動増幅回路に入力した初期は、参照信号を早期に安定させることができる。また、その後入力信号としてハイレベルまたはローレベルが連続して入力した場合においても参照信号を安定化させることができる。

上記構成において、前記第２平滑回路は、前記第２容量値の少なくとも一部の容量値を有するキャパシタと、第１抵抗値と前記第１抵抗値より大きい第２抵抗値とのいずれかを選択し前記キャパシタに結合する第２スイッチと、を有する構成とすることができる。この構成によれば、より早期に第１スイッチを切り換えることができる。

上記構成において、前記第１スイッチと前記第２スイッチとは同じタイミングで切り換わる構成とすることができる。これにより、電子回路を簡略化することができる。

上記構成において、前記第１平滑回路は、前記第１容量値により平滑化された信号を保持する保持回路を有する構成とすることができる。この構成によれば、時定数を早期に切り換えることができる。

上記構成において、前記参照信号を一定値に設定するリセット回路を有する構成とすることができる。この構成によれば、振幅の大きな入力信号の次に振幅の小さな入力信号が入力された場合も、参照信号は入力信号に対応することができる。

上記構成において、前記入力信号はトランスインピーダンスアンプの出力信号である構成とすることができる。

本発明によれば、第１平滑回路と第２平滑回路との時定数の差を大きくできるため、参照信号を早期に安定させるとともに入力信号としてハイレベルまたはローレベルが連続して入力した場合においても参照信号を安定化させることができる。

まず、ＰＯＮ方式の通信システムについて説明する。図２（ａ）は、ＰＯＮ方式のブロック図である。局舎６０内の局側通信装置６２は、複数の家庭７０ａから７０ｃ内の各家庭側通信装置７２と光ファイバである通信経路Ｌ１およびＬ２を介し接続されている。局側通信装置６２とオプティカルスプリッタ７４とは１本の通信経路Ｌ１で接続されている。オプティカルスプリッタ７４と各家庭側通信装置７２との間は各通信経路Ｌ２を介し接続されている。オプティカルスプリッタ７４は、各家庭側通信装置７２から各通信経路Ｌ２を介し入出力された信号を通信経路Ｌ１に結合する。通信経路Ｌ１の信号は局側通信装置６２に入出力される。局側通信装置６２は制御回路６４、送信部６６および受信部６８を有している。送信部６６は、各家庭側通信装置７２に光信号を送信する送信回路である。受信部６８は、各家庭側通信装置７２からの光信号を受信する受信回路であり、例えば、図１に示した電子回路１００を有している。制御回路６４は送信部６６および受信部６８を制御する回路であり、例えば、受信部６８にリセット信号を出力する。

図２（ｂ）は、受信部６８のＰＤ１０（図１参照）に入力される光信号を時間に対し示す模式図である。期間Ｔｏｎ１の間は家庭７０ａの家庭側通信装置７２からの光信号が入力される。期間Ｔｏｆｆ１の間は光信号は入力されず、期間Ｔｏｎ２において家庭７０ｂの家庭側通信装置（不図示）からの光信号が入力される。さらに、期間Ｔｏｆｆ２の間は光信号は入力されず、期間Ｔｏｎ３において家庭７０ｃの家庭側通信装置（不図示）からの光信号が入力される。各家庭側通信装置７２の出力信号の振幅および各通信経路Ｌ２での光信号の損失はそれぞれ異なる。このため、期間Ｔｏｎ１、Ｔｏｎ２およびＴｏｎ３の光信号の振幅はそれぞれ振幅Ａ１、Ａ２およびＡ３と異なる。このように、ＰＯＮ用のＰＤ１２には、異なる家庭から光信号が異なる振幅で不定期に入力される。なお、期間Ｔｏｆｆ１およびＴｏｆｆ２は通信経路Ｌ２を切り換える期間である。

次に比較例１に付いて説明する。図３を参照に、比較例１に係る電子回路１０２は、抵抗Ｒ０、キャパシタＣ０からなる平滑回路１７を有している。平滑回路１７は入力信号ＶＡを平滑化して参照信号として差動増幅回路１４に出力する。その他の構成は図１と同じである。平滑回路１７が図１の参照信号生成回路１８に相当する。

図４（ａ）および図４（ｂ）は、比較例１に係る電子回路１０２の時間に対する入力信号ＶＡと参照信号Ｖｒｅｆとを示した図である。図４（ａ）および図４（ｂ）を参照に、期間Ｔｏｆｆにおいて、ＰＤ１０に光信号は入力されない。よって、入力信号ＶＡは初期値である。期間Ｔｏｎにおいて、ＰＤ１０に光信号が入力され、入力信号ＶＡが変動する。ある一定期間（プリアンブル期間Ｔｐｒｅ）においては、オン、オフ信号（０、１信号）が交互に入力される。差動増幅回路１４および差動増幅回路１６は、参照信号Ｖｒｅｆに対し入力信号ＶＡに対し大きいか小さいかでハイレベルまたはローレベルを出力信号ＶｏｕｔおよびＶｏｕｔＢとして出力する。このため、参照信号Ｖｒｅｆは早期に、入力信号ＶＡの平均値Ｖｍとなることが好ましい。しかしながら、図４（ａ）のように、平滑回路１７の時定数が長いと、参照信号Ｖｒｅｆは早期には平均値Ｖｍとはならない。このように、プリアンブル期間Ｔｐｒｅ内に参照信号Ｖｒｅｆが安定化しない。一方、図４（ｂ）のように、平滑回路１７の時定数が短いと、参照信号Ｖｒｅｆはプリアンブル期間Ｔｐｒｅ内に早期に平均値Ｖｍとなるが、その後、入力信号ＶＡの変動に同期し参照信号Ｖｒｅｆも変動してしまう。

このように、比較例１においては、参照信号Ｖｒｅｆを早期に平均値Ｖｍに関係した信号とすることが難しい。よって、光信号のプリアンブル期間Ｔｐｒｅを短くすることができず、高速化の障害となる。

上記課題を解決するための比較例２について説明する。図５を参照に、平滑回路１９は、スイッチＳ０、キャパシタＣ００、抵抗Ｒ０１およびＲ０２を有している。スイッチＳ０がオンすると、抵抗Ｒ０１とＲ０２が並列にキャパシタＣ００に結合する。一方、スイッチＳ０がオフすると、抵抗Ｒ０２がキャパシタＣ００と結合する。これにより、スイッチＳ０がオンすると、平滑回路１９は小さな時定数で入力信号を平滑化し参照信号Ｖｒｅｆとする。スイッチＳ０がオフすると、平滑回路１９は大きな時定数で入力信号を平滑化し参照信号Ｖｒｅｆとする。スイッチＳ０をオンオフさせたときの時定数の差を大きくするためには、抵抗Ｒ１の抵抗値は抵抗値Ｒ０２より大きくすることが好ましい。

図６（ａ）は、比較例２に係る電子回路１０４の時間に対する入力信号ＶＡと参照信号Ｖｒｅｆとを示した図である。図６（ｂ）はスイッチＳ０をスイッチするためのスイッチ信号ＳＷ０を示した図である。プリアンブル期間Ｔｐｒｅの初期は、スイッチ信号ＳＷ０はオン信号であり、スイッチＳ０はオンしている。これにより、平滑回路１９は、小さい時定数τ１´で入力信号ＶＡを平滑化し参照信号Ｖｒｅｆとする。よって、参照信号Ｖｒｅｆは早期に平均値Ｖｍに近づく。時間ｔ１において、スイッチ信号ＳＷ０はオフ信号となり、スイッチＳ０はオフする。これにより、平滑回路１９は大きい時定数τ２´で入力信号を平滑化し参照信号Ｖｒｅｆとする。これにより、入力信号ＶＡが変動しても、入力信号ＶＡの変動に同期し参照信号Ｖｒｅｆが変動することを抑制できる。

しかしながら、比較例２においては、入力信号ＶＡを時定数τ１´と時定数τ２´とで平滑化する場合、いずれもキャパシタＣ００を用いている。このため、参照信号Ｖｒｅｆの安定化のためには、キャパシタＣ００の容量値をあまり小さくすることはできない。これにより、時定数τ１´をあまり小さくはできない。よって、参照信号Ｖｒｅｆの早期安定化が難しい。例えば、出力信号Ｖｏｕｔを用い、クロック抽出を行うシステムの場合、プリアンブル期間の中でクロック抽出期間を確保することが求められる。この場合には、参照信号Ｖｒｅｆのさらなる早期安定化が求められる。比較例２では、このような要求に応えることができない場合がある。

一方、時定数τ１´の観点からは、キャパシタＣ００の容量値はあまり大きくすることもできない。これにより、時定数τ２´をあまり大きくはできない。よって、図６（ａ）の期間Ｔｂのように、入力信号ＶＡにローレベルが続いた場合、参照信号Ｖｒｅｆは時定数τ２´で低下してしまう。このように、参照信号Ｖｒｅｆが不安定になってしまう。このような課題を解決するための実施例を以下に説明する。

図７は実施例１に係る電子回路１０６のブロック図である。電子回路１０６は、差動増幅回路１４、１６、第１平滑回路２１、第２平滑回路２２、第１スイッチＳ１および制御回路２０を有している。差動増幅回路１４には、デジタル入力信号ＶＡと参照信号Ｖｒｅｆとが入力し、差動増幅する。差動増幅回路１６は差動増幅回路１４の出力を飽和増幅し出力信号ＶｏｕｔおよびＶｏｕｔＢを出力する。第１平滑回路２１と第２平滑回路２２とは並列に接続されている。

第１平滑回路２１は、入力信号ＶＡが入力する入力ノードＮ０と第１平滑回路２１の出力ノードＮ１との間に直列に抵抗Ｒ１が接続されている。出力ノードＮ１とグランドとの間にキャパシタＣ１が接続されている。これにより、第１平滑回路２１は、入力信号ＶＡを抵抗Ｒ１とキャパシタＣ１とから規定される第１時定数τ１で平滑化する。第２平滑回路２２は、入力ノードＮ０と第２平滑回路２２の出力ノードＮ２との間に直列に抵抗Ｒ２が接続されている。出力ノードＮ２とグランドとの間にキャパシタＣ２が接続されている。これにより、第２平滑回路２２は、入力信号ＶＡを抵抗Ｒ２とキャパシタＣ２とから規定される第２時定数τ２で平滑化する。ここで、抵抗Ｒ２の抵抗値（第２抵抗値）は抵抗Ｒ１の抵抗値（第１抵抗値）より大きく、キャパシタＣ２の容量値（第２容量値）はキャパシタＣ１の容量値（第１容量値）より大きくする。これにより、第２時定数τ２は第１時定数τ１より大きくなる。第１スイッチＳ１は、第１平滑回路２１と第２平滑回路２２とのいずれかの出力を選択し参照信号Ｖｒｅｆとする。制御回路２０は参照信号Ｖｒｅｆを第１平滑回路２１の第１出力信号Ｖｒｅｆ１から第２平滑回路２２の第２出力信号Ｖｒｅｆ２に切り換える第１スイッチ信号ＳＷ１を第１スイッチＳ１に出力する。

比較例２においては、２つの時定数τ１´とτ２´を用いる場合、容量値は同じで抵抗値の違いで時定数を異ならせていた。このため、２つの時定数τ１´とτ２´とを独立には決定できない。実施例２によれば、第１時定数τ１は第１容量値と第１抵抗値により規定され、第２時定数τ２は第２容量値と第２抵抗値により規定されている。よって、第１時定数τ１をより小さく第２時定数τ２をより大きくできる。

図８（ａ）は実施例１に係る電子回路１０６の時間に対する入力信号ＶＡと参照信号Ｖｒｅｆとを示した図である。図８（ｂ）は第１スイッチＳ１をスイッチするための第１スイッチ信号ＳＷ１を示した図である。プリアンブル期間Ｔｐｒｅの初期は、第１スイッチ信号ＳＷ１は“１”であり、第１スイッチＳ１は第１平滑回路２１の第１出力信号Ｖｒｅｆ１を選択する。これにより、参照信号Ｖｒｅｆは、比較例１の時定数τ１´より小さい時定数τ１で入力信号ＶＡを平滑化した信号となる。よって、参照信号Ｖｒｅｆは比較例２より早期に平均値Ｖｍに近づく。第１スイッチＳ１は、入力信号ＶＡが差動増幅回路１４に入力した後の時間ｔ１において、参照信号Ｖｒｅｆを第１平滑回路２１の第１出力信号Ｖｒｅｆ１から第２平滑回路２２の第２出力信号Ｖｒｅｆ２に切り換えている。つまり、時間ｔ１において、第１スイッチ信号ＳＷ１は“２”となり、第１スイッチＳ１は第２平滑回路２２の第２出力信号Ｖｒｅｆ２を選択する。これにより、参照信号Ｖｒｅｆは、比較例２の時定数τ２´より大きい時定数τ２で入力信号ＶＡを平滑化した信号となる。よって、期間Ｔｂのように、入力信号ＶＡとしてローレベルが続いた場合も、参照信号Ｖｒｅｆを比較例２に比べより安定化させることができる。

以上のように、実施例１によれば、第１時定数τ１と第２時定数τ２との差を大きくできるため、参照信号Ｖｒｅｆを早期に安定させるとともに入力信号ＶＡとしてハイレベルまたはローレベルが連続して入力した場合においても参照信号Ｖｒｅｆを安定化させることができる。

実施例１は、第１平滑回路２１が第１容量値および第１抵抗値により入力信号を第１時定数τ１で平滑化し、第２平滑回路２２が第２容量値および第２抵抗値により入力信号を第２時定数τ２で平滑化する例であったが、第１平滑回路２１は、第１容量値を用い入力信号ＶＡを平滑化し、第１平滑回路２１は第１容量値より大きい第２容量値を用い入力信号ＶＡを平滑化すればよい。

図９は実施例２に係る電子回路１０８のブロック図である。実施例１に対し、第２平滑回路２２は、キャパシタＣ２、抵抗Ｒ２１、Ｒ２２および第２スイッチＳ２を有する。抵抗Ｒ２１は入力ノードＮ０と出力ノードＮ２との間に接続されている。抵抗Ｒ２２は、抵抗Ｒ２１と並列に入力ノードＮ０と出力ノードＮ２との間に接続されている。キャパシタＣ２は、第２容量値を有し、出力ノードＮ２とグランドとの間に接続されている。第２スイッチＳ２は、抵抗Ｒ２２を出力ノードＮ２に接続するまたは遮断する。制御回路２０は、第２スイッチ信号ＳＷ２を用い第２スイッチＳ２を制御する。その他の構成は、実施例１の図７と同じである。

実施例１では、キャパシタＣ２を抵抗Ｒ２を介し充電する。よって、第１スイッチＳ１が第２平滑回路２２を選択するように切り換わった際、キャパシタＣ２が十分に充電されていない場合もある。この場合、参照信号Ｖｒｅｆは安定しない。参照信号Ｖｒｅｆが安定に第１スイッチＳ１をスイッチするためには、出力ノードＮ１とＮ２との電位がほぼ同じであることが好ましい。このため、キャパシタＣ２が充電されるまで第１スイッチＳ１をスイッチできなくなってしまう。

実施例２によれば、第２スイッチＳ２がオンしているとき、キャパシタＣ２を充電する際の入力ノードＮ０と出力ノードＮ２との間の抵抗値は小さくなる。特に、抵抗Ｒ２２の抵抗値を抵抗Ｒ２１の抵抗値より小さくすることにより、キャパシタＣ２の充電を早期に行うことができる。その後、第２スイッチＳ２をオフすることにより、入力ノードＮ０と出力ノードＮ２との間の抵抗値が大きくなる。よって、第２平滑回路２２の第２時定数τ２を大きくすることができる。このように、実施例２によれば、実施例１に比べ、より早期に第１スイッチＳ１を第１平滑回路２１から第２平滑回路２２に切り換えることができる。

第２スイッチＳ２は、第１抵抗値と第１抵抗値より大きい第２抵抗値とのいずれかを選択しキャパシタＣ２に結合すればよい。実施例２では、抵抗Ｒ２１と抵抗Ｒ２２とを並列接続した抵抗値が第１抵抗値、抵抗Ｒ２１の抵抗値が第２抵抗値に相当する。また、第２スイッチＳ２は、第１抵抗から第２抵抗に切り換えるスイッチである。

図１０（ａ）は実施例２に係る電子回路１０８の時間に対する入力信号ＶＡと参照信号Ｖｒｅｆとを示した図である。図１０（ｂ）は第１スイッチＳ１をスイッチするための第１スイッチ信号ＳＷ１を示した図である。図１０（ｃ）は第２スイッチＳ２をスイッチするための第２スイッチ信号ＳＷ２を示した図である。第２スイッチＳ２は入力ノードＮ０と出力ノードＮ２とがほぼ同じ電位になったときにオフすることが好ましい。実施例２では、制御回路２０は、第１スイッチＳ１が第１平滑回路２１の出力から第２平滑回路２２の出力に切り換える第１スイッチ信号ＳＷ１と第２スイッチＳ２をオフする第２スイッチ信号ＳＷ２とを同じタイミングで出力している。第１スイッチＳ１と第２スイッチＳ２を同じタイミングで切り換える必要はないが、このように第１スイッチＳ１と第２スイッチＳ２とは同じタイミングで切り換わることにより、制御回路２０を簡略化することができる。

図１１は実施例３に係る電子回路１１０のブロック図である。実施例２の図９に対し、第１平滑回路２１は、ノードＮ１と第１スイッチＳ１との間にピークホールド回路２３（保持回路）を有している。ピークホールド回路２３は、第１時定数τ１で平滑化した信号Ｖｒｅｆ３に基づいて保持された信号を第１平滑回路２１の第１出力信号Ｖｒｅｆ１として出力する。例えば、ノードＮ１の信号Ｖｒｅｆ３のピークを保持し出力する。第２平滑回路２２の出力ノードＮ２にディスチャージ回路３０が接続されている。ディスチャージ回路３０（リセット回路）は、出力ノードＮ２をディスチャージする。これにより、参照信号Ｖｒｅｆを一定値に設定することができる。その他の構成は実施例２の図９と同じである。

まず、ピークホールド回路２３を設ける効果について説明する。図１２は実施例３に係る電子回路１１０の入力信号ＶＡと参照信号Ｖｒｅｆとを示した図である。図１２を参照に、参照信号Ｖｒｅｆは第１時定数τ１で入力信号ＶＡに追従し早期に立ち上がる。入力信号ＶＡがローレベルの場合も、ピークホールド回路２３が参照信号Ｖｒｅｆのピークを保持する。このため、図１２のＡのように入力信号ＶＡがローレベルのときも参照信号Ｖｒｅｆは低下しない。よって、実施例２に比べ、参照信号Ｖｒｅｆを早期に入力信号ＶＡの平均値Ｖｍとし、第１時定数τ１から第２時定数τ２に早期に切り換えることができる。

実施例３では、ピークホールド回路２３はノードＮ１の信号Ｖｒｅｆ３の極大値を保持し、第１スイッチＳ１に出力しているが、極大値に近い値を保持し第１スイッチＳ１に出力してもよい。

次に、ディスチャージ回路３０の機能と効果について説明する。図１３（ａ）および図１３（ｂ）はディスチャージ回路３０が設けられていない場合の入力信号ＶＡと参照信号Ｖｒｅｆとのタイミングチャートである。図１３（ａ）は、振幅の大きい信号が入力される期間Ｔｏｎ１、信号が入力されない期間Ｔｏｆｆ、振幅の小さな信号が入力される期間Ｔｏｎ２を示している。ディスチャージ回路３０が設けられていない場合、第２時定数τ２が大きいため、期間Ｔｏｆｆにおいても、参照信号Ｖｒｅｆは、平均値Ｖｍ１に近い値を保持してしまう。このため、期間Ｔｏｎ２において、振幅の小さい信号が入力された場合、図１３（ａ）のＢのように、参照信号Ｖｒｅｆが入力信号ＶＡに対応することができない。

図１３（ｂ）は、振幅の小さい信号が入力される期間Ｔｏｎ２、信号が入力されない期間Ｔｏｆｆ、振幅の大きな信号が入力される期間Ｔｏｎ３を示している。期間Ｔｏｆｆの参照信号Ｖｒｅｆが期間Ｔｏｎ２の平均値Ｖｍ２に保持されていても、期間Ｔｏｎ３において、振幅の大きな入力信号ＶＡが入力されるため、参照信号Ｖｒｅｆは入力信号ＶＡに対応することができる。

以上のように、ディスチャージ回路３０が設けられていない場合、振幅の大きな入力信号ＶＡの後に振幅の小さな信号が入力されると、参照信号Ｖｒｅｆが入力信号ＶＡに対応できない。そこで、ディスチャージ回路３０を用い、参照信号Ｖｒｅｆを初期値に戻す。

図１４（ａ）および図１４（ｂ）はディスチャージ回路３０を用い参照信号Ｖｒｅｆをリセットする場合の入力信号ＶＡと参照信号Ｖｒｅｆとのタイミングチャートである。期間Ｔｏｆｆにおいて、ディスチャージ回路３０は出力ノードＮ２を接地し、参照信号Ｖｒｅｆを初期化する。これにより、図１４（ａ）のように、期間Ｔｏｎ１において、振幅の大きな信号が入力された後、期間Ｔｏｎ２において、振幅の小さな信号が入力された場合も、参照信号Ｖｒｅｆは入力信号ＶＡに対応することができる。また、例えば、ＰＯＮ方式用のリミットアンプには、シグナルディテクト機能を有する場合がある。この機能は、入力信号が所定レベルを越えた場合または所定レベルを下回った場合、入力信号が途切れたとアラームを出す機能である。この機能を用いる場合、入力信号の振幅によらず、基準レベルを合わせるため、参照信号Ｖｒｅｆは期間Ｔｏｆｆにおいて、初期値にすることが好ましい。よって、図１４（ｂ）のように、振幅の小さな入力信号ＶＡの後、振幅の大きな入力信号ＮＡが入力された場合も参照信号Ｖｒｅｆを初期値に戻すことが好ましい。

このように、ディスチャージ回路３０は、参照信号Ｖｒｅｆを一定値に設定することが好ましい。これにより、参照信号Ｖｒｅｆを図１４（ａ）および図１４（ｂ）のように、リセットすることができるため、図１３（ａ）で説明したように、期間Ｔｏｎ２において、参照信号Ｖｒｅｆが入力信号ＶＡの平均値Ｖｍ２を上回ることがない。

参照信号Ｖｒｅｆの一定値は、入力信号ＶＡの初期値であることが好ましい。ここで、初期値とは、入力信号ＶＡとして初期の直流電圧が入力された場合の参照信号Ｖｒｅｆである。例えば、図１１において、ＰＤ１０に光信号が入力されていないとき、ＴＩＡ１２が出力する電圧を入力信号ＶＡとして無限時間経過の参照信号Ｖｒｅｆに相当する。実施例１では、初期値は入力信号ＶＡのローレベルに相当する。

図１５は実施例４に係る電子回路１１２のブロック図である。実施例３に対し、差動増幅回路１６と差動増幅回路１４との間に差動増幅回路２４が設けられている。これにより、実施例３より大きな出力を行うことができる。

第１平滑回路２１は、差動増幅回路２６、２８、抵抗Ｒ１１、Ｒ１２およびキャパシタＣ１を有する。差動増幅回路２６には入力信号ＶＡと差動増幅回路２８の出力ノードＮ１の信号Ｖｒｅｆ３とが入力する。差動増幅回路２６は入力信号ＶＡと参照信号Ｖｒｅｆとを差動増幅し、差動信号を抵抗Ｒ１１およびＲ１２を介し差動増幅回路２８に出力する。差動増幅回路２８の２つの入力はキャパシタＣ１により互いに接続されている。差動増幅回路２８は差動増幅回路２６の出力信号を差動増幅し信号Ｖｒｅｆ３をピークホールド回路２３に出力する。ピークホールド回路２３は信号Ｖｒｅｆ３に関係した第１出力信号Ｖｒｅｆ１を出力する。これにより、第１平滑回路２１は、入力信号ＶＡを、抵抗Ｒ１１、Ｒ１２およびキャパシタＣ１に関係した第１時定数により平滑化し、ピークホールド回路２３により保持された第１出力信号Ｖｒｅｆ１を出力する。

第２平滑回路２２は、第１平滑回路２１、抵抗Ｒ３１、Ｒ３２、第２スイッチＳ２およびキャパシタＣｏｕｔを有している。第１平滑回路２１のノードＮ１と第２出力回路２２の出力ノードＮ２との間に抵抗Ｒ３１および抵抗Ｒ３２が並列に接続されている。抵抗Ｒ３２とノードＮ１との間には第２スイッチＳ２が接続されている。出力ノードＮ２はキャパシタＣｏｕｔを介し接地されている。実施例４においては、第２平滑回路２２の第２時定数τ２は、第１時定数τ１と抵抗Ｒ３１およびキャパシタＣｏｕｔとにより規定される。そして、第２スイッチＳ２をオンすることにより、キャパシタＣ２を早期に充電することができる。一方、第２スイッチＳ２をオフすることにより、第２時定数τ２を大きくすることができる。このように、第２時定数τ２を規定する第２容量値の一部は、第１平滑回路２１のキャパシタＣ１の容量値を含んでいてもよい。言い換えれば、キャパシタＣｏｕｔは、第２容量値の少なくとも一部の容量値を有している。このように、実施例１から３のように、第１平滑回路２１は、第１容量素子としてキャパシタＣ１を有し、第２平滑回路２２は第２容量素子としてキャパシタＣ２を有してもよいし、実施例４のように、第１平滑回路２１は第１容量素子としてキャパシタＣ１を有し、第２平滑化回路は第１容量素子であるキャパシタＣ１と第２容量素子としてキャパシタＣｏｕｔとを有してもよい。ピークホールド回路２３、第１スイッチＳ１およびディスチャージ回路３０の機能は実施例３と同じである。

制御回路２０は、抵抗Ｒ５、Ｒ６、ピークホールド回路３６、ヒステリシス比較器３４、ＡＮＤ回路３８、４２およびタイマー４０を有している。差動増幅回路１４の出力信号Ａ３＋、Ａ３−の間に抵抗Ｒ５、Ｒ６が接続されている。ピークホールド回路３６は、信号Ａ３＋のピークを保持し、ヒステリシス比較器３４に出力する。抵抗Ｒ５とＲ６とで抵抗分割された信号がヒステリシス比較器３４の他方の入力に入力する。ヒステリシス比較器３４は、信号Ａ３＋が信号Ａ３＋の極大値の一定割合以上となると信号ＳＤとしてハイレベルを出力する。ＡＮＤ回路３８はリセット信号Ｒｅｓｅｔがローレベル（リセットをしていない）でかつ信号ＳＤがハイレベルのとき信号ＳＥＬとしてハイレベルを出力する。ＡＮＤ回路４２には、信号ＳＥＬと信号ＳＥＬをタイマー４０で遅延させた信号とが入力する。ＡＮＤ回路４２は、信号ＳＥＬがハイレベルとなって、一定時間後に第１スイッチ信号ＳＷ１および第２スイッチ信号ＳＷ２としてハイレベルを出力する。第１スイッチＳ１は、第１スイッチ信号ＳＷ１がローレベルとき第１平滑回路２１の第１出力信号Ｖｒｅｆ１を選択し、ハイレベルのとき第２平滑回路２２の第２出力信号Ｖｒｅｆ２を選択する。第２スイッチＳ２は第２スイッチ信号ＳＷ２がハイレベルのときオフし、ローレベルのときオンする。

増幅回路３２にはリセット信号Ｒｅｓｅｔが入力する。リセット信号Ｒｅｓｅｔはハイレベルとなると対応する回路をリセットする信号である。増幅回路３２の出力は、ピークホールド回路２３、３６に入力する。リセット信号Ｒｅｓｅｔがハイレベルになると、ピークホールド回路２３、３６はリセットされ、ピークホールド回路２３、３６がそれぞれ保持していた極大値はリセットされる。増幅回路３２の出力は、ディスチャージ回路３０に入力する。リセット信号Ｒｅｓｅｔがハイレベルになると、ディスチャージ回路３０は出力ノードＮ２を接地する。これにより、キャパシタＣｏｕｔに蓄積されていた電荷が放電する。

図１６は、実施例４に係る電子回路１１２のタイミングチャートである。期間Ｔｏｎ１および期間Ｔｏｎ２は、光信号がＰＤに入力する期間であり、期間Ｔｏｎ１は入力信号ＶＡの振幅が大きく、期間Ｔｏｎ２は入力信号ＶＡの振幅が小さい。時間ｔ２において、期間Ｔｏｎ１から期間Ｔｏｆｆに切り換わり、時間ｔ３において、期間Ｔｏｆｆから期間Ｔｏｎ２に切り換わる。期間Ｔｏｎ１からＴｏｆｆに切り換わった初期の期間Ｔｄは光信号の立下り期間であり、例えば１２．８ｎ秒である。期間ＴｏｆｆからＴｏｎ２に切り換わる直前の期間Ｔｕは光信号の立ち上がり期間であり、例えば１２．８ｎ秒である。期間Ｔｏｎ２の初期にはプリアンブル期間Ｔｐｒｅが設けられている。

期間Ｔｏｎ１においては、リセット信号Ｒｅｓｅｔはローレベル、信号ＳＤはハイレベルとなっている。よって、ＡＮＤ回路３８はハイレベルを出力しており、ＡＮＤ回路４２はハイレベルを出力している。すなわち、第１スイッチ信号ＳＷ１および第２スイッチ信号ＳＷ２はハイレベルを出力している。これにより、第１スイッチＳ１は参照信号Ｖｒｅｆとして第２出力信号Ｖｒｅｆ２を選択し、第２スイッチＳ２はオフしている。参照信号Ｖｒｅｆは入力信号ＶＡのほぼ平均値となっている。出力信号Ｖｏｕｔは、入力信号ＶＡと参照信号Ｖｒｅｆとの比較結果によりハイレベルまたはローレベルとして出力される。

時間ｔ２からリセット信号Ｒｅｓｅｔが切り換わる時間ｔ４までの期間Ｔｒｓｔ１は例えば、１２．８ｎ秒から１７．６ｎ秒の間である。期間Ｔｒｓｔ１では、出力信号Ｖｏｕｔは不確かである。つまり、ハイレベルまたはローレベルにある。時間ｔ４において、リセット信号Ｒｅｓｅｔがハイレベルとなると信号ＳＤはローレベルとなり、第１スイッチ信号ＳＷ１および第２スイッチ信号ＳＷ２はローレベルとなる。これにより、ピークホールド回路２３、３６はリセットされる。ディスチャージ回路３０は出力ノードＮ２を接地する。第１スイッチＳ１は第１出力信号Ｖｒｅｆ１を選択し、第２スイッチＳ２はオンする。これにより、参照信号Ｖｒｅｆはリセットされる。リセット信号Ｒｅｓｅｔのハイレベルの期間Ｔｒｓｔ２は例えば８ｎ秒以下である。

時間ｔ５において、リセット信号Ｒｅｓｅｔがローレベルとなっても、信号ＳＤ、第１スイッチ信号ＳＷ１および第２スイッチ信号ＳＷ２はローレベルのままである。ピークホールド回路３６は時間ｔ４においてリセットされているため、ピークホールド回路３６の出力は初期値（例えば０Ｖ）のままである。このとき、ヒステリシス比較器３４はローレベルを出力する。よって、信号ＳＤ、第１スイッチ信号ＳＷ１および第２スイッチ信号ＳＷ２はローレベルである。

時間ｔ６において、入力信号ＶＡが参照信号Ｖｒｅｆより大きくなると、信号Ａ３＋はプラスとなり、ピークホールド回路３６は信号Ａ３＋の最大値を出力する。信号Ａ３ｎは信号Ａ３＋より低くなる。よって、ヒステリシス比較器３４は信号ＳＤとしてハイレベルを出力する。しかしながら、第１スイッチ信号ＳＷ１および第２スイッチ信号ＳＷ２は、タイマー４０の保持期間Ｔｔｉｍｅの間はローレベルのままである。保持期間Ｔｉｍｅの間は、第１スイッチＳ１は第１出力信号Ｖｒｅｆ１を選択し参照信号Ｖｒｅｆとしているため、参照信号Ｖｒｅｆは短い時定数で安定する。また、第２スイッチＳ２はオンしており、キャパシタＣｏｕｔは抵抗Ｒ３１およびＲ３２を介し充電される。このため、キャパシタＣｏｕｔを短い時定数で充電することができる。

時間ｔ１において、保持時間Ｔｔｉｍｅが経過すると、ＡＮＤ回路４２はハイレベルを出力する。よって、第１スイッチ信号ＳＷ１および第２スイッチ信号ＳＷ２は、ハイレベルとなる。これにより、第１スイッチＳ１は第２出力信号Ｖｒｅｆ２を参照信号Ｖｒｅｆとして選択する。また、第２スイッチＳ２はオフする。よって、参照信号Ｖｒｅｆは長い時定数で安定する。

なお、入力信号ＶＡの大小により時間ｔ６およびｔ１はシフトする。このため、信号ＳＤや第１スイッチ信号ＳＷ１および第２スイッチ信号ＳＷ２の切換タイミングも図１６中の破線のようにシフトしてしまう。このため、プリアンブル期間Ｔｐｒｅが終了した後に第１スイッチ信号ＳＷ１および第２スイッチ信号ＳＷ２の切換が生じてしまうことがある。実施例４によれば、仮に第１スイッチ信号ＳＷ１および第２スイッチ信号ＳＷ２の切換前にプリアンブル期間Ｔｐｒｅが終了した場合であっても、第１出力信号Ｖｒｅｆ１により参照信号Ｖｒｅｆは早期に安定化しているため、プリアンブル期間Ｔｐｒｅ後の通信が始まっても十分に対応することができる。

図１７（ａ）から図１７（ｃ）は、実施例１に係る電子回路１１２のシミュレーション結果である。シミュレーションでは、キャパシタＣｏｕｔの容量値を１ｎＦ、抵抗Ｒ３１およびＲ３２の抵抗値をそれぞれ５Ωおよび１．６ｋΩとした。また、第１出力信号Ｖｒｅｆ１の時定数は２ｎ秒とした。図１７（ａ）は時間に対する入力信号ＶＡおよび参照信号Ｖｒｅｆ、図１７（ｂ）はリセット信号Ｒｅｓｅｔ、信号ＳＤ、第１スイッチ信号ＳＷ１、第２スイッチ信号ＳＷ２、図１７（ｃ）は出力信号ＶｏｕｔおよびＶｏｕｔＢを示している。期間Ｔｏｎ１は入力信号ＶＡの振幅が大きく、期間Ｔｏｎ２は入力信号ＶＡの振幅が小さい。入力信号ＶＡが入力する前は、リセット信号Ｒｅｓｅｔおよび信号ＳＤはローレベル、第１スイッチ信号ＳＷ１および第２スイッチ信号ＳＷ２はハイレベルである。入力信号ＶＡが入力された際、参照信号Ｖｒｅｆは、入力信号ＶＡを短い時定数で平滑化した第１出力信号Ｖｒｅｆ１であり、参照信号Ｖｒｅｆは、早期に入力信号ＶＡのほぼ平均値となる。

時間ｔ６において、信号ＳＤがハイレベルとなった後、保持期間Ｔｔｉｍｅ後の時間ｔ１において、第１スイッチ信号ＳＷ１および第２スイッチ信号ＳＷ２はローレベルとなる。これにより、参照信号Ｖｒｅｆは入力信号ＶＡを長い時定数で平滑化した第２出力信号Ｖｒｅｆ２となる。よって、時間ｔ２以降の期間Ｔｏｆｆにおいても参照信号Ｖｒｅｆは急激には低下しない。時間ｔ４において、リセット信号Ｒｅｓｅｔがハイレベルとなると、信号ＳＤはローレベルとなり、第１スイッチ信号ＳＷ１および第２リセット信号ＳＷはハイレベルとなる。よって、時間ｔ３において入力信号ＶＡが入力する際は、参照信号Ｖｒｅｆは、入力信号ＶＡを短い時定数で平滑化した第１出力信号Ｖｒｅｆ１であり、参照信号Ｖｒｅｆは、早期に入力信号ＶＡのほぼ平均値となる。図示されていないが、信号ＳＤがハイレベルになってから保持時間Ｔｔｉｍｅ後に参照信号Ｖｒｅｆは第２平滑回路２２の第２出力信号Ｖｒｅｆ２に切り換わる。

以上のように、実施例４によれば、第１平滑回路２１と第２平滑回路２２との時定数の差を大きくできるため、参照信号Ｖｒｅｆを早期に安定させることができる。さらに、参照信号Ｖｒｅｆを安定化することができる。

図１８は、実施例５に係る電子回路１１４のブロック図である。実施例５においては、第１出力信号Ｖｒｅｆ１と第２出力信号Ｖｒｅｆ２とが差動増幅回路１５に入力される。差動増幅回路１５は第１出力信号Ｖｒｅｆ１と第２出力信号Ｖｒｅｆ２とを選択する第１スイッチＳ１の機能も有している。その他の構成は実施例１と同じである。

実施例１から実施例５において、入力信号ＶＡとしてＴＩＡ１２の出力信号である場合を例に説明した。しかしながら、入力信号ＶＡはＴＩＡの出力信号以外の場合でもよい。また、ＰＯＮ方式の光通信に用いる増幅回路の場合、特に、振幅の異なる信号が入力されるため実施例１から実施例５の電子回路を用いることが好ましい。

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

図１は従来例に係る電子回路の回路図である。 図２（ａ）はＰＯＮ方式のブロック図、図２（ｂ）はＰＯＮ方式の光通信の時間に対する光信号の模式図である。 図３は比較例１に係る電子回路の回路図である。 図４（ａ）および図４（ｂ）は比較例に係る電子回路の時定数が大きい場合、小さい場合のタイミングチャートである。 図５は比較例２に係る電子回路の回路図である。 図６（ａ）および図６（ｂ）は比較例２に係る電子回路のタイミングチャートである。 図７は実施例１に係る電子回路の回路図である。 図８（ａ）および図８（ｂ）は実施例１に係る電子回路のタイミングチャートである。 図９は実施例２に係る電子回路の回路図である。 図１０（ａ）から図１０（ｃ）は実施例２に係る電子回路のタイミングチャートである。 図１１は実施例３に係る電子回路の回路図である。 図１２は実施例３に係る電子回路のタイミングチャートである。 図１３（ａ）および図１３（ｂ）は、実施例３においてリセットを行わない場合のタイミングチャートである。 図１４（ａ）および図１４（ｂ）は、実施例３においてリセットを行う場合のタイミングチャートである。 図１５は実施例４に係る電子回路の回路図である。 図１６は実施例４に係る電子回路のタイミングチャートである。 図１７（ａ）から図１７（ｃ）は実施例４に係る電子回路の各信号のシミュレーション結果を示す図である。 図１８は実施例５に係る電子回路の回路図である。

符号の説明

１０ フォトダイオード
１２ ＴＩＡ
１４、１６ 差動増幅回路
２０ 制御回路
２１ 第１平滑回路
２２ 第２平滑回路
２３ ピークホールド回路
Ｓ１ 第１スイッチ
Ｓ２ 第２スイッチ

Claims (10)

1. デジタル入力信号と参照信号とが入力する差動増幅回路と、
   第１容量値を用い前記デジタル入力信号を平滑化する第１平滑回路と、
   前記第１容量値より大きな第２容量値を用い前記デジタル入力信号を平滑化する第２平滑回路と、
   前記第１平滑回路と前記第２平滑回路とのいずれかの出力信号を選択し前記参照信号とする第１スイッチと、
   を具備することを特徴とする電子回路。
2. 前記電子回路は、第１容量素子および第２容量素子を具備することを特徴とする請求項１記載の電子回路。
3. 前記第１平滑回路は前記第１容量素子を有し、
   前記第２平滑回路は前記第２容量素子を有することを特徴とする請求項２記載の電子回路。
4. 前記第１平滑回路は前記第１容量素子を有し、
   前記第２平滑回路は前記第１容量素子および前記第２容量素子を有することを特徴とする請求項２記載の電子回路。
5. 前記第１スイッチは、デジタル入力信号が前記差動増幅回路に入力した後に、前記参照信号を前記第１平滑回路の出力信号から前記第２平滑回路の出力信号に切り換えることを特徴とする請求項１から４のいずれか一項記載の電子回路。
6. 前記第２平滑回路は、前記第２容量値の少なくとも一部の容量値を有するキャパシタと、第１抵抗値と前記第１抵抗値より大きい第２抵抗値とのいずれかを選択し前記キャパシタに結合する第２スイッチと、を有することを特徴とする請求項１から５のいずれか一項記載の電子回路。
7. 前記第１スイッチと前記第２スイッチとは同じタイミングで切り換わることを特徴とする請求項６記載の電子回路。
8. 前記第１平滑回路は、前記第１容量値により平滑化された信号を保持する保持回路を有することを特徴とする請求項１から７のいずれか一項記載の電子装置。
9. 前記参照信号を一定値に設定するリセット回路を有することを特徴とする請求項１から８のいずれか一項記載の電子回路。
10. 前記入力信号はトランスインピーダンスアンプの出力信号であることを特徴とする請求項１から９のいずれか一項記載の電子回路。

Images