JP5862440B2 - 差動増幅回路 - Google Patents
差動増幅回路 Download PDFInfo
- Publication number
- JP5862440B2 JP5862440B2 JP2012104628A JP2012104628A JP5862440B2 JP 5862440 B2 JP5862440 B2 JP 5862440B2 JP 2012104628 A JP2012104628 A JP 2012104628A JP 2012104628 A JP2012104628 A JP 2012104628A JP 5862440 B2 JP5862440 B2 JP 5862440B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- terminal
- differential amplifier
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 34
- 239000003990 capacitor Substances 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 32
- 238000010438 heat treatment Methods 0.000 claims description 21
- 238000012546 transfer Methods 0.000 claims description 21
- 230000008859 change Effects 0.000 claims description 8
- 238000013461 design Methods 0.000 description 55
- 230000007423 decrease Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 16
- 230000003287 optical effect Effects 0.000 description 6
- 230000003321 amplification Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 101100448893 Caenorhabditis elegans glr-2 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45166—Only one input of the dif amp being used for an input signal
Description
図1は、第1実施形態に係る差動増幅回路の構成概略図である。図1に示されるように、差動増幅回路1は、単相信号を差動信号に変換するための回路であって、差動増幅部2と、利得補償部3とを備えている。この差動増幅回路1は、例えば光通信において使用される光受信モジュールに設けられ、受信した光信号に基づいて生成された入力信号(単相信号)を差動信号に変換する。
Ghf-Glf=ΔVb2/ΔVb1=(gm/β)*R1…(1)
第1実施形態の差動増幅回路1では、第1定電流回路23の電流値が常に一定である場合、上記式(1)に示されるように、低周波数帯域における差動利得の補償量は、抵抗器51の抵抗値R1、第2トランジスタ22の電流利得β2、および高周波数帯域における伝達コンダクタンスgmによって決定される。このため、例えば、プロセス変動(「プロセスばらつき」ともいう。)によって電流利得β2が設計値よりも高い場合の低周波数帯域における差動利得の補償量は、電流利得β2が設計値である場合の低周波数帯域における差動利得の補償量(以下、「理想β補償量」という。)よりも減少する。したがって、低周波数帯域における差動利得は高周波数帯域における差動利得よりも大きくなる。また、プロセス変動によって電流利得β2が設計値よりも低い場合の低周波数帯域における差動利得の補償量は、理想β補償量よりも増加するので、低周波数帯域における差動利得は高周波数帯域における差動利得よりも小さくなる。このように、電流利得β2のばらつきにより、低周波数帯域における差動利得の補償量が理想β補償量とはならないことがある。そこで、この電流利得β2のばらつきによる差動利得の補償量の変動を抑制可能な構成を以下に示す。
Ict=βt×Ibt…(2)
Ic1+Ic2=Ict…(3)
Ic1+Ic2=βt×Ibt…(4)
gm=ΔIc2/ΔVbe2…(5)
β2=βt…(6)
第1実施形態および第2実施形態の差動増幅回路1では、低周波数帯域において、抵抗器51を流れるベース電流Ib2によって、ベース電位Vb2がベース電位Vb1と同位相で差動増幅部2に与えられるので、結果として差動利得が低下される。しかしながら、ベース電位Vb2の大きさは、抵抗器51による電位降下量によって決定されるので、抵抗器51の抵抗値R1のばらつきにより差動利得の補償量が変動することがある。また、第1定電流回路23の電流値が常に一定である場合、上記式(1)に示されるように、低周波数帯域における差動利得の補償量は、抵抗器51の抵抗値R1、第2トランジスタ22の電流利得β2、および高周波数帯域における伝達コンダクタンスgmによって決定される。
Ibt=Iref=(Vcc-Vref)/Rref…(7)
Ibt=Iref=Vref/Rref…(8)
Claims (11)
- 単相信号を差動信号に変換する差動増幅部と、
差動利得の周波数特性を補償するための第1フィルタ回路と、
を備え、
前記差動増幅部は、所定の周波数よりも低い周波数において、自己発熱によって伝達特性が変化する第1トランジスタおよび第2トランジスタと、第1定電流回路とを有し、
前記第1トランジスタは、前記単相信号が入力される第1端子と、前記差動信号のうちの一方の信号を出力する第2端子と、前記第1定電流回路に接続される第3端子とを有し、
前記第2トランジスタは、前記第1フィルタ回路を介してバイアス信号が入力される第4端子と、前記差動信号のうちの他方の信号を出力する第5端子と、前記第3端子および前記第1定電流回路に接続される第6端子とを有し、
前記第1フィルタ回路のカットオフ周波数は、前記所定の周波数よりも低い周波数に設定され、
前記第1フィルタ回路は、抵抗器とコンデンサとを有し、
前記抵抗器の一端は、前記第1フィルタ回路の入力端子に接続され、
前記抵抗器の他端は、前記コンデンサの一端と共通に接続され、前記第1フィルタ回路の出力端子を介して前記第4端子に接続され、
前記コンデンサの他端は、接地され、
前記第1フィルタ回路は、前記入力端子に基準信号が入力されると、前記出力端子を介して前記第4端子に前記バイアス信号を出力することを特徴とする差動増幅回路。 - 差動利得の低域特性を決定するための第2フィルタ回路をさらに備え、
前記第2フィルタ回路は、前記第1フィルタ回路に前記基準信号を出力することを特徴とする請求項1に記載の差動増幅回路。 - 前記第1フィルタ回路のカットオフ周波数は、前記第2フィルタ回路のカットオフ周波数よりも高いことを特徴とする請求項2に記載の差動増幅回路。
- 前記第1フィルタ回路と前記第2フィルタ回路との間に設けられたバッファ回路をさらに備えることを特徴とする請求項2または請求項3に記載の差動増幅回路。
- 第2定電流回路をさらに備え、
前記バッファ回路は、前記抵抗器を介して前記第2定電流回路に接続され、
前記第4端子は、前記第2定電流回路に接続されることを特徴とする請求項4に記載の差動増幅回路。 - 前記バッファ回路は、第3トランジスタから構成されるエミッタフォロワ回路であり、
前記抵抗器の一端は、前記第3トランジスタのエミッタ端子に接続されることを特徴とする請求項5に記載の差動増幅回路。 - 前記第2フィルタ回路は、前記差動信号に基づいて生成された前記基準信号を、前記バッファ回路を介して前記第1フィルタ回路に出力することを特徴とする請求項4〜請求項6のいずれか一項に記載の差動増幅回路。
- 前記第1定電流回路は、前記第2トランジスタと同じプロセスで作製された第4トランジスタを含み、
前記第4トランジスタは、前記第4トランジスタのベース端子に定電流が供給されることにより、前記第3端子および前記第6端子に電流を供給することを特徴とする請求項1〜請求項7のいずれか一項に記載の差動増幅回路。 - 前記第1定電流回路は、
基準電位を発生する基準電位発生回路と、
前記抵抗器と同じプロセスで作製された基準抵抗器と、
前記基準電位と前記基準抵抗器とに基づいて生成された定電流が供給されることにより、前記第3端子および前記第6端子に電流を供給する第4トランジスタと、
を含むことを特徴とする請求項1〜請求項7のいずれか一項に記載の差動増幅回路。 - 前記第4トランジスタは、前記第2トランジスタと同じプロセスで作製されたトランジスタであることを特徴とする請求項9に記載の差動増幅回路。
- 前記第1トランジスタおよび前記第2トランジスタは、ヘテロ接合バイポーラトランジスタであることを特徴とする請求項1〜請求項10のいずれか一項に記載の差動増幅回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012104628A JP5862440B2 (ja) | 2011-12-02 | 2012-05-01 | 差動増幅回路 |
US13/688,671 US9030257B2 (en) | 2011-12-02 | 2012-11-29 | Differential circuit compensated with self-heating effect of active device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011264779 | 2011-12-02 | ||
JP2011264779 | 2011-12-02 | ||
JP2012104628A JP5862440B2 (ja) | 2011-12-02 | 2012-05-01 | 差動増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013138400A JP2013138400A (ja) | 2013-07-11 |
JP5862440B2 true JP5862440B2 (ja) | 2016-02-16 |
Family
ID=48524091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012104628A Active JP5862440B2 (ja) | 2011-12-02 | 2012-05-01 | 差動増幅回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9030257B2 (ja) |
JP (1) | JP5862440B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10536309B2 (en) * | 2014-09-15 | 2020-01-14 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
US10270630B2 (en) | 2014-09-15 | 2019-04-23 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
JP6515666B2 (ja) | 2015-05-08 | 2019-05-22 | 住友電気工業株式会社 | 増幅回路 |
CN110785949B (zh) * | 2017-01-24 | 2021-05-28 | 华为技术有限公司 | 一种光接收机 |
US10715358B1 (en) * | 2018-11-29 | 2020-07-14 | Xilinx, Inc. | Circuit for and method of receiving signals in an integrated circuit device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07240640A (ja) | 1994-02-28 | 1995-09-12 | Sumitomo Electric Ind Ltd | 半導体差動増幅器 |
JPH11163313A (ja) * | 1997-12-01 | 1999-06-18 | Sharp Corp | 半導体デバイスの特性評価用モデル、半導体デバイスの特性評価方法及び特性評価装置 |
JP3927336B2 (ja) | 1999-06-03 | 2007-06-06 | 三菱電機株式会社 | 前置増幅回路 |
JP2009017265A (ja) * | 2007-07-05 | 2009-01-22 | Eudyna Devices Inc | 電子回路 |
US7605660B1 (en) * | 2007-11-12 | 2009-10-20 | Rf Micro Devices, Inc. | Linear multi-stage transimpedance amplifier |
JP5176917B2 (ja) * | 2008-12-05 | 2013-04-03 | 三菱電機株式会社 | 前置増幅器 |
-
2012
- 2012-05-01 JP JP2012104628A patent/JP5862440B2/ja active Active
- 2012-11-29 US US13/688,671 patent/US9030257B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20130142522A1 (en) | 2013-06-06 |
US9030257B2 (en) | 2015-05-12 |
JP2013138400A (ja) | 2013-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5906818B2 (ja) | 差動増幅回路および光受信装置 | |
TWI459174B (zh) | 低雜訊電壓參考電路 | |
JP5862440B2 (ja) | 差動増幅回路 | |
JP2006238403A (ja) | オフセット電圧補償回路およびその方法 | |
US20090200999A1 (en) | Voltage regulator with compensation and the method thereof | |
JPWO2010100741A1 (ja) | 光通信装置 | |
JPH02152310A (ja) | ピーク検出回路 | |
JP2007049220A (ja) | Btl方式の増幅回路 | |
JP6306894B2 (ja) | 電流補償回路 | |
CN102386858B (zh) | 放大电路 | |
JP6515666B2 (ja) | 増幅回路 | |
CN114706446A (zh) | 一种高电源抑制ldo电路 | |
JP2853763B2 (ja) | 増幅回路 | |
US8552802B2 (en) | Amplifying circuit and current-voltage conversion circuit | |
US8031002B2 (en) | Buffer amplifier | |
US7714269B2 (en) | Light receiving circuit | |
US20140070886A1 (en) | Amplifier with voltage and current feedback error correction | |
US7880545B1 (en) | Cascode compensation circuit and method for amplifier stability | |
US6052027A (en) | Wideband operational amplifier having a plurality of feedback loops | |
JP5333520B2 (ja) | 増幅回路 | |
CN115001410A (zh) | 适用于线性功率放大器的偏置电路 | |
JP6240010B2 (ja) | 増幅器 | |
JP5108559B2 (ja) | バッファ回路とそれを用いた受光回路 | |
JP5810935B2 (ja) | スイッチングアンプ | |
JP5302356B2 (ja) | 差動トランスインピーダンス増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5862440 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |