JPH02152310A

JPH02152310A - ピーク検出回路

Info

Publication number: JPH02152310A
Application number: JP63305783A
Authority: JP
Inventors: Osamu Kinoshita; 修木下
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-12-02
Filing date: 1988-12-02
Publication date: 1990-06-12
Anticipated expiration: 2014-02-10
Also published as: US5038055A; JP2856744B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明はディジタル通信機器等に用いられるピーク検
出回路に関する。

（従来の技術）ピーク検出回路はディジタル通信機器のＡ　Ｇ　Ｃ（Ａ
ｕｔｏＩＩｌａｔｉｃ　Ｇａ１ｎ　Ｃｏｎｔｒｏｌ）回
路や、アラーム回路等の一部に用いられている。例えば
ＡＧＣ回路では、受信増幅器の出力信号のピーク値を検
出して基準値と比較し、この比較結果で受信増幅器の利
得を変化させて出力信号振幅を一定に保つように制御す
るものである、このような負帰還制御に用いるピーク検
出回路には、制御精度を向上させるためにピーク検出誤
差を小さくすることが要求される。

ピーク検出誤差は温度変化や電源電圧変動等によって生
ずる静的なものと、入力されるディジタル信号のマーク
率によって発生ずる動的なものとがある。前者は相似な
特性を持つ補償回路で比較的簡１ｉに改簿できるが、後
者は入力信号の性質に依存するため補償が難しく、問題
となっている。

マーク率変化によるピーク検出誤差を改善したピーク検
出回路としては第４図に示す回路がある。

この回路はトランジスタＱｌ、Ｑ２．Ｑ３及び抵抗Ｒ１
等からなる差動増幅器１の一方の入力端子に入力信号を
供給して増幅し、その増幅出力のピーク値をスイッチン
グトランジスタ２及びコンデンサ３で検出するとともに
、差動増幅器１の他方の入力端子に帰還する構成となっ
ている。また、ピーク検出出力は負荷の影響を避けるた
めにトランジスタＱ５．Ｑ６及び抵抗Ｒ２からなる緩衝
増幅器４を介して取り出している。尚、差動増幅器１の
ＱＩ、緩衝増幅器４のＱ６は電流源形成用のトランジス
タであり、回路簡略化のために抵抗と置き換える場合も
ある。

第５図は第４図に示したピーク検出回路の動作波形を示
した図であり、（ａ）は入力波形、（ｂ）はスイッチン
グトランジスタ２とコンデンサ３の接続点の波形、（Ｃ
）は緩衝増幅器４の出力波形を示している。同図の実線
と破線はマーク率の違いを示しており、破線は実線の２
倍のマーク率の信号を示している。

第４図の回路動作を説明する。入力信号がＨ（ハイ）レ
ベルになると差動増幅器１の出力電位も１−昇する。こ
の出力電位がコンデンサ３の電位よりＶ　ｏ　Ｅ　　（
＊　０．７ｖ）分高くなると、スイッチングトランジス
タ２が導通してコンデンサ３を充電する。充電によって
コンデンサ３の電位は上昇するが、この電位は差動増幅
器１に負帰還されているため、差動増幅器１の出力には
入力信号の電位とコンデンサ３の電位の差が利得倍され
て現われる。したがって、コンデンサ３の電位と入力信
号の電位がほぼ一致するまで充電動作が継続される。

一方、入力信号がＬ（ロー）レベルになると、差動増幅
器１の出力電位が低下するため、スイッチングトランジ
スタ２は遮断状態となり、コンデンサ３に蓄えられた電
荷は差動増幅器１と緩衝増幅器４の比較的高い入力抵抗
を通じて放電することとなり、コンデンサ３の電位は時
間の経過と共に除々に低下していく。この放電による電
荷のロスと充電時の不完全性を合わせたものはピーク検
出誤差となるが、放電ロスは放７ヒ時間が短いほど小さ
く、また充電の不完全性は充電時間が長い程小さくなる
。このため、第５図に示すように入力信号のマーク率が
大きくなると、ピーク検出誤差は小さくなる傾向を示す
。

以上説明したようにピーク検出回路としては、第４図に
示すような帰還構成をとり、差動増幅器の利得を大きく
設定すれば、負帰還の作用によって充電時の誤差を大幅
に改善できる。しかし、放電時には緩衝増幅器及び差動
増幅器の両者の入力バイアス電流がコンデンサに蓄えた
電荷を放電させることになるため、差動増幅器を省いた
無帰還形のピーク検出回路より放電ロスが増加してしま
い、充電、放電を含めたピーク検出誤差の改善量が小幅
なものとなってしまう。

増幅器の入力バイアス電流を減小させる手段としては、
初段トランジスタをダーリントン化する方法があるが、
ダーリントン化は初段トランジスタの動作電流を減小さ
せて入力バイアス電流を小さくできる反面、増幅器の周
波数特性を劣化させる欠点がある。つまり、第４図の差
動増幅器１には入力信号を忠実に増幅する広い帯域が必
要であり、帯域低ドによる出力波形の劣化は充電時の誤
差を増大させることになる。

（発明が解決しようとする課題）以Ｉ：述べたように従来の負帰還構成によるピーク検出
回路には、充電誤差は改溌できるが、放電ロスは逆に増
加してしまうという問題があった。

この発明は上記の課題を解決するためになされたもので
、放電ロスを減小させ、マーク率変化によるピーク検出
誤差を大幅に改謄できるピーク検出回路を提出すること
を目的とする。

［発明の構成］（課題を解決するための手段）上記目的を達成するためにこの発明に係るピーク検出回
路は、入力信号を負螺還増幅する第１の増幅器と、この
第１の増幅器の出力端に接続したスイッチング素子と、
このスイッチング素子の出力電位を保持するコンデンサ
と、このコンデンサの保持した電位を第１の増幅器の負
帰還入力に負帰還させる帰還路と、前記スイッチング素
子の出力電位を増幅して外部に取り出す第２の増幅器と
、前記スイッチング素子の出力端に接続され、スイッチ
ング素子の出力電流に応じて前記第１及び第２の増幅器
の入力バイアス電流を制御するバイアス電流補償回路と
を具備して構成される。

（作　用）上記構成によるピーク検出回路では、放電ロスを増加さ
せる要因となっていた第１及び第２の増幅器の入力バイ
アス電流を等価的に減少させることができ、マーク率変
化によるピーク検出誤差の発生を小さくすることができ
る。

（実施例）以下第１図乃至第３図を参照してこの発明の詳細な説明
する。

第１図はこの発明に係るピーク検出回路の一実施例の構
成を示すもので、１は差動増幅器、２はスイッチングト
ランジスタ、３はコンデンサ、４は緩衝増幅器、５はバ
イアス電流補償回路である。

尚、第１図において第４図の従来回路と同一機能のもの
は同一符号を付して示す。

第１図において、差動増幅器１の出力端はスイッチング
トランジスタ２のベースに接続され、スイッチングトラ
ンジスタ２のコレクタは電源Ｖｃｃに、エミッタはコン
デンサ３及び差動増幅器１のＱ３のベースに接続されて
おり、負帰還回路を形成している。また、スイッチング
トランジスタ２のエミッタとコンデンサ３との接続点に
は、緩衝増幅器４のＱ５のベースが接続され、さらにバ
イアス電流補償回路５のＱｌのベースが接続されている
。差動増幅器１のＱｌ、緩衝増幅器４のＱ６、バイアス
電流補償回路５のＱ１０は電流源形成用のトランジスタ
であり、それぞれのトランジスタのベースは共通に接続
され、定電圧ＶＢが印加される。

バイアス電流補償回路５は、電流源トランジスタＱＩＯ
、エミッタ抵抗ＲＩＯ、カレントミラを形成するＰＮＰ
　）ランジスタＱ８．Ｑ９、カレントミラー出力の負荷
となるＰＮＰ　トランジスタＱ７より構成されている。

よく知られているように、カレントミラーはトランジス
タの特性の相似性を利用して駆動電流とほぼ等しい出力
電流を得るもので、ここではＱ９のコレクタ電流とほぼ
等しい電流をＱ８のコレクタから取り出すことができる
。Ｑ８のコレクタ電流はＱｌのエミッタがらコレクタを
通りＧＮＤへ流れるが、Ｑｌのベース電流’ｂ７はバイ
アス電流補償回路５の出力とじて取り出され、差動増幅
器１及び緩衝増幅器４ヘバイアス電流を供給する。尚１
，７の大きさはＱ８のコレクタ電流の大きさに依存して
おり、Ｑ８のコレクタ電流はＱ９．ＱＩＯのコレクタ電
流によって制御できるため、Ｑ１０のコレクタ電流を設
定するＲＩＯの値を変化させることにより、’ｂ７の大
きさを変化させることができる。

上記の構成において、以下第２図を参照してその動作に
ついて説明する。

第２図は第１図の動作波形を示したもので、（ａ）は入
力信号波形、（ｂ）はスイッチングトランジスタ２とコ
ンデンサ３の接続点の波形を示している。まず、入力信
号がＨレベルの状態では、スイッチングトランジスタ２
が導通してコンデンサ３を充電する。ここで、入力信号
がＬレベルになると、スイッチングトランジスタ２は遮
断状態となるため、コンデンサ３に蓄えられた電荷は放
電を開始する。しかし、　１，７によって差動増幅器１
の入力バイアス電流　’ｂ３及び緩衝増幅器４の入力バ
イアス電流’ｂ５が補償されるため”　ｂ７の大きさに
よって放電量が変化し、これに伴ってコンデンサ３の電
位も変化することになる。第２図（ｂ）はこの様子を示
しており、’ｂ７の増加に伴ってコンデンサ３の電位は
■−■−■と変化する。　’ｂ７を増加させると、　’
ｂ３”ｂ５の補償量が増加するため、放電ロスは減少す
る傾向を示す。

但し、ここで注意すべきことは、過ｈム償状態っまり　
ｌｂ７〉（１ｂ３十１ｂ５）となるとコンデンサ３の電
位が第２図（ｂ）の■で示すように入力信号のＨレベル
より高い電位となり、ピーク検出が不可能になることで
ある。これは、　’ｂ７と（１ｂ３十ｌｂ５）の差電流
がコンデンサ３を充電するため電位が一ト昇し、スイッ
チングトランジスタを遮断状態に追込んでしまうためで
ある。このようなことから、上記補償電流’ｂ７は　Ｉ
ｂ□＜　（Ｉｂ３＋　　Ｉ、５）の範囲で設定する必要
があるが、前述したようにＲ１０の可変により容易に一
上記範囲に設定可能である。

したかって、上記構成によるピーク検出回路は、ＮＰＮ
）ランジスタＱ３．Ｑ５のベース電流をＰ　Ｎ　Ｐ　ｌ
−ランジスタＱ７のベース電流で補償する構成であるこ
と、及び電流源を形成するＱｌ。

Ｑ６．ＱＩＯのベース電位を共通にしていることから、
入力バイアス電流のｌｕ度変化、電源電圧変化に対する
補償電流の追従性が優れており、放電ロスの改簿効果を
最大にできる補償電流値、つまり過補償となる直前の値
に補償電流を設定することができるため、放電ロスを非
常に小さくできる。

この際、バイアス電流補償回路５は差動増幅器１の周波
数特性に影響を与えないため、充電誤差を増加させるこ
とはない。したがって入力信号のマク率変化によるピー
ク検出誤差を非常に小さくすることが可能である。

第３図はこの発明の他の実施例の構成を示すもので、こ
の回路は、緩衝増幅器４をダーリントン接続された２つ
のトランジスタと抵抗で構成し、バイアス電流補償回路
５をＶｃｃにプルアップした可変抵抗器Ｒ１，１で構成
して、回路の簡略化を図ったものである。このような構
成としても、差動増幅器１と緩衝増幅器４の入力ハイア
ス電流を１−１１変抵抗器Ｒ１１を介してＶｃｃにより
供給される電流で補償するようにしているので、放電ロ
スを減少させ、マーク率変化によるピーク検出誤差を小
さくすることがｒＩＪ能である。

尚、この発明は上記実施例に限定されるものではない。

例えば、第１図においてバイアス電流補償回路５の出力
をトランジスタＱ８のコレクタからＪｌ’７り出す構成
としてもよい。また、第３図のＲ，１１の一端をＶｃｃ
へ接続せず、エミッタホロワ等で形成された電圧源に接
続する構成であってもよく、この発明の要旨を逸脱しな
い範囲で種々変形して実施することができる。

［発明の効果］以トのようにこの本発明によれば、負帰還制御によって
充電誤差を減少できると共に、増幅器の入力バイアス電
流を補償して放電ロスを減少させることができるので、
入力信号のマーク率変化によるピーク検出５差を非常に
小さくすることができ、また負帰還制御の効果としてス
イッチングトランジスタの温度特性も合わせて補償でき
るので、検出粘度の高いピーク検出回路を提供すること
ができる。

【図面の簡単な説明】

第１図はこの発明に係るピーク検出回路の一実施例の構
成を示す回路図、第２図は第１図の回路の動作を説明す
るための信号波形図、第３図はこの発明に係る他の実施
例の構成を示す回路図、第４図は従来のピーク検出回路
の構成を示す回路図、第５図は第４図の回路の動作を説
明するための信号波形図である。１・・・差動、増幅器、２・・・スイッチングトランジ
スタ、３・・・コンデンサ、４・・・緩衝増幅器、５・
・・バイアス電流？Ｉ４７償回路。出願人代理人　弁理士　鈴　江　武　彦ム１５図

Claims

【特許請求の範囲】

（１）入力信号を負帰還増幅する第１の増幅器と、この
第１の増幅器の出力端に接続されるスイッチング素子と
、このスイッチング素子の出力電位を保持するコンデン
サと、このコンデンサの保持した電位を第１の増幅器の
負帰還入力に負帰還させる帰還路と、前記スイッチング
素子の出力電位を増幅して外部に取り出す第２の増幅器
と、前記スイッチング素子の出力端に接続され前記第１
及び第２の増幅器に入力バイアス電流を供給するバイア
ス電流補償回路とを具備するピーク検出回路。
（２）前記バイアス電流補償回路の出力電流値を前記第
１及び第２の増幅器の入力バイアス電流値の和より小さ
く設定することを特徴とする請求項（１）記載のピーク
検出回路。