JPH09186659A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH09186659A JPH09186659A JP7343927A JP34392795A JPH09186659A JP H09186659 A JPH09186659 A JP H09186659A JP 7343927 A JP7343927 A JP 7343927A JP 34392795 A JP34392795 A JP 34392795A JP H09186659 A JPH09186659 A JP H09186659A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- amplifier
- current
- bypass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Optical Communication System (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】
【課題】 過大な入力電流があっても回路が飽和するこ
となくかつ出力電圧のデューティ比の劣化を抑さえた増
幅回路を提供することを目的とする。 【解決手段】 入力電流に応じた出力電圧を出力する増
幅器を有する増幅回路において、前記入力電流が前記増
幅器に入力する前に、前記入力電流の一部をバイパス電
流としてバイパスさせるバイパス回路を有する。
となくかつ出力電圧のデューティ比の劣化を抑さえた増
幅回路を提供することを目的とする。 【解決手段】 入力電流に応じた出力電圧を出力する増
幅器を有する増幅回路において、前記入力電流が前記増
幅器に入力する前に、前記入力電流の一部をバイパス電
流としてバイパスさせるバイパス回路を有する。
Description
【０００１】
【発明の属する技術分野】本発明は光通信に関し、より
詳細には光信号を変換した入力電流を増幅するのに好適
な増幅回路に関する。現在、光通信では光で信号を伝送
するが、増幅や交換処理は電気信号で行う場合が多い。
例えば、光ファイバケーブルを介して伝送されて来た光
信号をフォトダイオードで電気信号に変換し、これを増
幅して後段で所定の信号処理が行われる。この増幅処理
は、フォトダイオードの出力である電流信号を電圧信号
に変換する増幅回路（特に、前置増幅回路と言う）と、
この電圧信号を増幅するメイン増幅回路とで行われる。
詳細には光信号を変換した入力電流を増幅するのに好適
な増幅回路に関する。現在、光通信では光で信号を伝送
するが、増幅や交換処理は電気信号で行う場合が多い。
例えば、光ファイバケーブルを介して伝送されて来た光
信号をフォトダイオードで電気信号に変換し、これを増
幅して後段で所定の信号処理が行われる。この増幅処理
は、フォトダイオードの出力である電流信号を電圧信号
に変換する増幅回路（特に、前置増幅回路と言う）と、
この電圧信号を増幅するメイン増幅回路とで行われる。
【０００２】本発明は、電流信号を電圧信号に変換する
増幅回路、即ち光通信で用いられる前置増幅回路に関す
る。
増幅回路、即ち光通信で用いられる前置増幅回路に関す
る。
【０００３】
【従来の技術】一般に、光通信では、各加入者端末と交
換局とは光ファイバケーブルで接続されている。交換局
は受信した光信号を電気信号に変換して所定の処理を行
う。この光信号は、各加入者端末と交換局との距離や各
加入者端末の光出力レベルの相違等に起因して、受信レ
ベルに変動がある。このような光信号を変換して得られ
る電流信号も電流値が変動する。この電流信号（入力電
流）を電圧信号（出力電圧）に変換する前置増幅回路は
ある程度の電流変動は許容できる。しかしながら、大き
な変動があった場合には前置増幅回路が飽和してしま
い、出力電圧のデューティ比が入力電圧のそれと変わっ
てしまい、後段で行われる識別等の信号処理でエラーが
発生してしまう。
換局とは光ファイバケーブルで接続されている。交換局
は受信した光信号を電気信号に変換して所定の処理を行
う。この光信号は、各加入者端末と交換局との距離や各
加入者端末の光出力レベルの相違等に起因して、受信レ
ベルに変動がある。このような光信号を変換して得られ
る電流信号も電流値が変動する。この電流信号（入力電
流）を電圧信号（出力電圧）に変換する前置増幅回路は
ある程度の電流変動は許容できる。しかしながら、大き
な変動があった場合には前置増幅回路が飽和してしま
い、出力電圧のデューティ比が入力電圧のそれと変わっ
てしまい、後段で行われる識別等の信号処理でエラーが
発生してしまう。
【０００４】図１０は、従来の前置増幅回路の回路図で
ある。前置増幅回路はバイポーラトランジスタＱ1 とＱ
2 、一端が定電圧源ＶCONTに接続された負荷抵抗ＲＬ、
帰還抵抗Ｒｆ及び出力抵抗Ｒとを有する。カソードが定
電圧源ＶCONT’に接続されたフォトダイードＰＤは光入
力を電流入力に変換する。トランジスタＱ１のベースイ
ンピーダンスは高いので、入力電流のほとんどは帰還抵
抗Ｒｆを通り、出力抵抗Ｒを介してグランドに流れる。
よって、出力トランジスタ（バッファトランジスタとも
言う）Ｑ2 のエミッタ電位は下がる。光入力がなくなる
と帰還抵抗Ｒｆに流れる電流がなくなるため、トランジ
スタＱ2 のエミッタ電位は上がる。
ある。前置増幅回路はバイポーラトランジスタＱ1 とＱ
2 、一端が定電圧源ＶCONTに接続された負荷抵抗ＲＬ、
帰還抵抗Ｒｆ及び出力抵抗Ｒとを有する。カソードが定
電圧源ＶCONT’に接続されたフォトダイードＰＤは光入
力を電流入力に変換する。トランジスタＱ１のベースイ
ンピーダンスは高いので、入力電流のほとんどは帰還抵
抗Ｒｆを通り、出力抵抗Ｒを介してグランドに流れる。
よって、出力トランジスタ（バッファトランジスタとも
言う）Ｑ2 のエミッタ電位は下がる。光入力がなくなる
と帰還抵抗Ｒｆに流れる電流がなくなるため、トランジ
スタＱ2 のエミッタ電位は上がる。
【０００５】
【発明が解決しようとする課題】しかしながら、図１０
に示す構成の前置増幅回路は以下の問題点を有する。図
１１は、図１０に示す前置増幅回路の出力応答特性を示
す図である。前置増幅回路は、図示するような直流入出
力特性を有している。入力電流が図示するように、入出
力特性に対し過大な振幅波形を有していると（大電流入
力があると）、図１０に示すトランジスタＱ1 のコレク
タ電位が低下し、そのベース・コレクタ電圧が十分に得
られなくなるので、回路は飽和する。この結果、図１１
に示すように、出力電圧波形（出力応答波形とも言う）
のデューディ比は劣化する。デューディ比が劣化する
と、メイン増幅回路を介して前置増幅回路に接続される
識別回路でのビット単位の識別動作（信号が”０”であ
るか”１”であるかをビット単位に判別する）に誤りが
生じてしまう。
に示す構成の前置増幅回路は以下の問題点を有する。図
１１は、図１０に示す前置増幅回路の出力応答特性を示
す図である。前置増幅回路は、図示するような直流入出
力特性を有している。入力電流が図示するように、入出
力特性に対し過大な振幅波形を有していると（大電流入
力があると）、図１０に示すトランジスタＱ1 のコレク
タ電位が低下し、そのベース・コレクタ電圧が十分に得
られなくなるので、回路は飽和する。この結果、図１１
に示すように、出力電圧波形（出力応答波形とも言う）
のデューディ比は劣化する。デューディ比が劣化する
と、メイン増幅回路を介して前置増幅回路に接続される
識別回路でのビット単位の識別動作（信号が”０”であ
るか”１”であるかをビット単位に判別する）に誤りが
生じてしまう。
【０００６】従って、本発明は上記従来技術の問題点を
解決し、過大な入力電流があっても回路が飽和すること
なくかつ出力電圧のデューティ比の劣化を抑さえた増幅
回路を提供することを目的とする。
解決し、過大な入力電流があっても回路が飽和すること
なくかつ出力電圧のデューティ比の劣化を抑さえた増幅
回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１に記載の発明
は、入力電流に応じた出力電圧を出力する増幅器を有す
る増幅回路において、前記入力電流が前記増幅器に入力
する前に、前記入力電流の一部をバイパス電流としてバ
イパスさせるバイパス回路を有することを特徴とする増
幅回路である。バイパス回路は過大な入力電流があって
も、その一部をバイパスさせるので、増幅器には常に適
切な入力電流が与えられる。よって、回路が飽和するこ
となくかつ出力電圧のデューティ比の劣化を抑さえるこ
とができる。
は、入力電流に応じた出力電圧を出力する増幅器を有す
る増幅回路において、前記入力電流が前記増幅器に入力
する前に、前記入力電流の一部をバイパス電流としてバ
イパスさせるバイパス回路を有することを特徴とする増
幅回路である。バイパス回路は過大な入力電流があって
も、その一部をバイパスさせるので、増幅器には常に適
切な入力電流が与えられる。よって、回路が飽和するこ
となくかつ出力電圧のデューティ比の劣化を抑さえるこ
とができる。
【０００８】請求項２に記載の発明は、請求項１におい
て、前記バイパス回路が、前記入力電流に対するバイパ
ス電流の割合を前記増幅器の出力電圧に応じて決定する
ことを特徴とする増幅回路である。請求項３に記載の発
明は、請求項１又は２において、前記バイパス回路が第
１及び第２のトランジスタを有し、前記第１のトランジ
スタは第１の定電圧源に接続された第１の端子と、第１
の抵抗に接続された第２の端子と、前記増幅器の出力端
子に接続された制御端子とを有し、前記第２のトランジ
スタは前記増幅器の入力端子に接続された第１の端子
と、前記第１の抵抗に接続された第２の端子と、第２の
定電圧源に接続された制御端子とを有することを特徴と
する増幅回路である。電流入力に応じて増幅器の出力電
位は降下し、これにより第１のトランジスタの第２の端
子の電位も降下する。すると、第２のトランジスタのバ
イアス電圧（制御端子と第２の端子との間の電圧）は第
２のトランジスタをオンとする電圧となり、バイパス回
路が動作を開始する。また、第１の抵抗を用いること
で、低電源電圧で動作させることができる。
て、前記バイパス回路が、前記入力電流に対するバイパ
ス電流の割合を前記増幅器の出力電圧に応じて決定する
ことを特徴とする増幅回路である。請求項３に記載の発
明は、請求項１又は２において、前記バイパス回路が第
１及び第２のトランジスタを有し、前記第１のトランジ
スタは第１の定電圧源に接続された第１の端子と、第１
の抵抗に接続された第２の端子と、前記増幅器の出力端
子に接続された制御端子とを有し、前記第２のトランジ
スタは前記増幅器の入力端子に接続された第１の端子
と、前記第１の抵抗に接続された第２の端子と、第２の
定電圧源に接続された制御端子とを有することを特徴と
する増幅回路である。電流入力に応じて増幅器の出力電
位は降下し、これにより第１のトランジスタの第２の端
子の電位も降下する。すると、第２のトランジスタのバ
イアス電圧（制御端子と第２の端子との間の電圧）は第
２のトランジスタをオンとする電圧となり、バイパス回
路が動作を開始する。また、第１の抵抗を用いること
で、低電源電圧で動作させることができる。
【０００９】請求項４に記載の発明は、請求項１又は２
において、前記バイパス回路が第１及び第２のトランジ
スタを有し、前記第１のトランジスタは第１の定電圧源
に接続された第１の端子と、第１の定電流源に接続され
た第２の端子と、前記増幅器の出力端子に接続された制
御端子とを有し、前記第２のトランジスタは前記増幅器
の入力端子に接続された第１の端子と、前記第１の定電
流源に接続された第２の端子と、第２の定電圧源に接続
された制御端子とを有することを特徴とする増幅回路で
ある。請求項３の第１の抵抗に代えて第１の定電流源を
用いているが、その動作は請求項３のものと同様であ
る。定電流源を用いることで、消費電流を減少させるこ
とができる。
において、前記バイパス回路が第１及び第２のトランジ
スタを有し、前記第１のトランジスタは第１の定電圧源
に接続された第１の端子と、第１の定電流源に接続され
た第２の端子と、前記増幅器の出力端子に接続された制
御端子とを有し、前記第２のトランジスタは前記増幅器
の入力端子に接続された第１の端子と、前記第１の定電
流源に接続された第２の端子と、第２の定電圧源に接続
された制御端子とを有することを特徴とする増幅回路で
ある。請求項３の第１の抵抗に代えて第１の定電流源を
用いているが、その動作は請求項３のものと同様であ
る。定電流源を用いることで、消費電流を減少させるこ
とができる。
【００１０】請求項５に記載の発明は、請求項１ないし
４において、前記増幅回路が更に前記増幅器の出力端子
と基準電位点との間に直列に接続された複数の抵抗を有
する直列回路を有し、前記増幅器はその入力端子と前記
直列回路内のノードとの間に接続された帰還抵抗とを有
することを特徴とする増幅回路である。バイパス回路の
動作開始タイミングを制御することができる。
４において、前記増幅回路が更に前記増幅器の出力端子
と基準電位点との間に直列に接続された複数の抵抗を有
する直列回路を有し、前記増幅器はその入力端子と前記
直列回路内のノードとの間に接続された帰還抵抗とを有
することを特徴とする増幅回路である。バイパス回路の
動作開始タイミングを制御することができる。
【００１１】請求項６ないし１０に記載の発明は、前記
増幅回路は更に、入力電流の大きさに応じて前記増幅器
の所定の特性を変化させる補償回路を有することを特徴
とする増幅回路である。所定の特性とは、例えば微分負
荷抵抗特性であり、これを変化させることで高域遮断周
波数を一定に保ち、応答特性を良好に保つことができ
る。
増幅回路は更に、入力電流の大きさに応じて前記増幅器
の所定の特性を変化させる補償回路を有することを特徴
とする増幅回路である。所定の特性とは、例えば微分負
荷抵抗特性であり、これを変化させることで高域遮断周
波数を一定に保ち、応答特性を良好に保つことができ
る。
【００１２】
【発明の実施の形態】図１は、本発明の原理を示す図で
ある。本発明による前置増幅回路は、前置増幅器１０
（請求項では単に増幅器という）の入力端子とグランド
（基準電位点）との間にバイパス回路１２を設けたこと
を特徴とする。なお、前置増幅器１０は図１０のトラン
ジスタＱ1 、Ｑ2 と、負荷抵抗ＲＬと、出力抵抗Ｒとを
含むものである。バイパス回路１２は、入力電流が前置
増幅器１０に入力する前に、前記入力電流の一部をバイ
パス電流としてバイパスさせる。より具体的には、バイ
パス回路１２は、入力電流の大きさが所定値以上となっ
たときに、所定の割合でバイパス電流を流す。後述する
ように、入力電流に対するバイパス電流の割合を、前置
増幅器１０の出力電圧に応じて決定することができる。
このようにして、前置増幅器１０の増幅動作が飽和して
しまうような大入力電流がフォトダイオードＰＤから流
れてくると、バイパス回路１２が働き、適切な電流量を
前置増幅器１０に与え、余分な電流はバイパス電流とし
て逃がす。この結果、図１１で示すような回路の飽和や
出力電圧のデューディ比の劣化という問題点が解決でき
る。
ある。本発明による前置増幅回路は、前置増幅器１０
（請求項では単に増幅器という）の入力端子とグランド
（基準電位点）との間にバイパス回路１２を設けたこと
を特徴とする。なお、前置増幅器１０は図１０のトラン
ジスタＱ1 、Ｑ2 と、負荷抵抗ＲＬと、出力抵抗Ｒとを
含むものである。バイパス回路１２は、入力電流が前置
増幅器１０に入力する前に、前記入力電流の一部をバイ
パス電流としてバイパスさせる。より具体的には、バイ
パス回路１２は、入力電流の大きさが所定値以上となっ
たときに、所定の割合でバイパス電流を流す。後述する
ように、入力電流に対するバイパス電流の割合を、前置
増幅器１０の出力電圧に応じて決定することができる。
このようにして、前置増幅器１０の増幅動作が飽和して
しまうような大入力電流がフォトダイオードＰＤから流
れてくると、バイパス回路１２が働き、適切な電流量を
前置増幅器１０に与え、余分な電流はバイパス電流とし
て逃がす。この結果、図１１で示すような回路の飽和や
出力電圧のデューディ比の劣化という問題点が解決でき
る。
【００１３】図２は、図１に示すバイパス回路１２の一
構成例を有する増幅回路を示す図である。図示するよう
に、バイパス回路１２は２つのトランジスタＱ3 、Ｑ4
と抵抗Ｒ４と定電圧源ＶCONT2 とを有する。トランジス
タＱ3 のコレクタは前置増幅器１０の入力端子に接続さ
れ、エミッタは抵抗Ｒ４の一端に接続されている。トラ
ンジスタＱ３のベースには、定電圧源ＶCONT2 が接続さ
れている。トランジスタＱ4 のコレクタには定電圧源Ｖ
CONT1 が接続され、エミッタは抵抗Ｒ４の一端が接続さ
れ、ベースは前置増幅器１０の出力端子に接続されてい
る。
構成例を有する増幅回路を示す図である。図示するよう
に、バイパス回路１２は２つのトランジスタＱ3 、Ｑ4
と抵抗Ｒ４と定電圧源ＶCONT2 とを有する。トランジス
タＱ3 のコレクタは前置増幅器１０の入力端子に接続さ
れ、エミッタは抵抗Ｒ４の一端に接続されている。トラ
ンジスタＱ３のベースには、定電圧源ＶCONT2 が接続さ
れている。トランジスタＱ4 のコレクタには定電圧源Ｖ
CONT1 が接続され、エミッタは抵抗Ｒ４の一端が接続さ
れ、ベースは前置増幅器１０の出力端子に接続されてい
る。
【００１４】定電圧源ＶCONT1 は、フォトダイオードＰ
Ｄが接続されている定電圧源ＶCONT’と同一電圧であっ
てもよいし、異なる電圧であってもよい。定電圧源Ｖ
CONT2の電圧は、入力電流がない状態でトランジスタＱ
３のベース・エミッタ間電圧が０．４Ｖとなるような値
である。なお、図２以降のバイポーラトランジスタのベ
ース・エミッタ間動作電圧は０．８Ｖであるとする。
Ｄが接続されている定電圧源ＶCONT’と同一電圧であっ
てもよいし、異なる電圧であってもよい。定電圧源Ｖ
CONT2の電圧は、入力電流がない状態でトランジスタＱ
３のベース・エミッタ間電圧が０．４Ｖとなるような値
である。なお、図２以降のバイポーラトランジスタのベ
ース・エミッタ間動作電圧は０．８Ｖであるとする。
【００１５】入力電流が流れ始めると、この入力電流は
帰還抵抗Ｒｆに流れ、前置増幅器１０の出力端子の電
位、すなわち出力電圧は下がり始める。この時点では、
トランジスタＱ3 のベース・エミッタ間電圧は０．８Ｖ
よりも小さいので、トランジスタＱ３には電流は流れな
い。
帰還抵抗Ｒｆに流れ、前置増幅器１０の出力端子の電
位、すなわち出力電圧は下がり始める。この時点では、
トランジスタＱ3 のベース・エミッタ間電圧は０．８Ｖ
よりも小さいので、トランジスタＱ３には電流は流れな
い。
【００１６】入力電流が次第に大きくなると出力電圧も
下がっていき、トランジスタＱ4 のエミッタも下がる。
そして、出力電圧が０．４Ｖ下がった時点でトランジス
タＱ 4 のエミッタ電圧も０．４Ｖ下がり、この結果トラ
ンジスタＱ３のベース・エミッタ間電圧は０．８Ｖとな
り、トランジスタＱ3 はオフからオンに変化する。これ
により、バイパス回路１２はオンとなり、入力電流の一
部がトランジスタＱ3を流れ始める。更に、入力電流が
増大してもバイパス回路１２を流れ、出力電圧は０．４
Ｖ下がった電圧で固定される。
下がっていき、トランジスタＱ4 のエミッタも下がる。
そして、出力電圧が０．４Ｖ下がった時点でトランジス
タＱ 4 のエミッタ電圧も０．４Ｖ下がり、この結果トラ
ンジスタＱ３のベース・エミッタ間電圧は０．８Ｖとな
り、トランジスタＱ3 はオフからオンに変化する。これ
により、バイパス回路１２はオンとなり、入力電流の一
部がトランジスタＱ3を流れ始める。更に、入力電流が
増大してもバイパス回路１２を流れ、出力電圧は０．４
Ｖ下がった電圧で固定される。
【００１７】このように、従来回路では増幅回路の入出
力特性に対し過大な入力電流があると、図１１に示すよ
うに増幅回路はすぐに飽和してしまう。これに対し、図
２に示す構成では入力電流をバイパスして適切な電流量
を前置増幅器１０に与える構成のため、上記のような問
題点は発生しない。
力特性に対し過大な入力電流があると、図１１に示すよ
うに増幅回路はすぐに飽和してしまう。これに対し、図
２に示す構成では入力電流をバイパスして適切な電流量
を前置増幅器１０に与える構成のため、上記のような問
題点は発生しない。
【００１８】ここで、上記動作を数式で表現する。図３
は、図２をより詳細に示す図である。図２に示す増幅器
ＡＭＰは、図３のトランジスタＱ1 、Ｑ2 、Ｑ5 、負荷
抵抗ＲＬ、帰還抵抗Ｒｆ、及び出力抵抗Ｒ並びに定電圧
源ＶCONT3 を含むものである。なお、トランジスタＱ5
以外の上記回路素子については前述した通りである。ま
たトランジスタＱ5 については後述する。
は、図２をより詳細に示す図である。図２に示す増幅器
ＡＭＰは、図３のトランジスタＱ1 、Ｑ2 、Ｑ5 、負荷
抵抗ＲＬ、帰還抵抗Ｒｆ、及び出力抵抗Ｒ並びに定電圧
源ＶCONT3 を含むものである。なお、トランジスタＱ5
以外の上記回路素子については前述した通りである。ま
たトランジスタＱ5 については後述する。
【００１９】前述したように、電流入力があった場合、
トランジスタＱ4 のベース電位は低下する。従って、ト
ランジスタＱ4 に流れる電流が小さくなり、トランジス
タＱ 3 のエミッタ電位が小さくなる。ここで、トランジ
スタＱ3 のベース電位を予めしきい値電圧ＶT （＝ｋＴ
／ｑ）よりも大きく設定してあれば、入力電流に応じて
トランジスタＱ3 のベース・エミッタ電圧ＶBEは大きく
なる。つまり、入力電流に応じて電流をバイパスするこ
とになる。
トランジスタＱ4 のベース電位は低下する。従って、ト
ランジスタＱ4 に流れる電流が小さくなり、トランジス
タＱ 3 のエミッタ電位が小さくなる。ここで、トランジ
スタＱ3 のベース電位を予めしきい値電圧ＶT （＝ｋＴ
／ｑ）よりも大きく設定してあれば、入力電流に応じて
トランジスタＱ3 のベース・エミッタ電圧ＶBEは大きく
なる。つまり、入力電流に応じて電流をバイパスするこ
とになる。
【００２０】ここで、電流バイパスの動作を説明する。
入力電流をＩIN、トランジスタＱ3のコレクタ電流（バ
イパス電流）をＩ3C、無入力時におけるトランジスタＱ
3 のベース・エミッタ間電圧をＶ3BE0、バイパス電流が
ないときの前置増幅器１０の入力端子から出力端子への
トランスインピーダンスをＺTRAN、トランジスタの飽和
電流をＩS とおく。
入力電流をＩIN、トランジスタＱ3のコレクタ電流（バ
イパス電流）をＩ3C、無入力時におけるトランジスタＱ
3 のベース・エミッタ間電圧をＶ3BE0、バイパス電流が
ないときの前置増幅器１０の入力端子から出力端子への
トランスインピーダンスをＺTRAN、トランジスタの飽和
電流をＩS とおく。
【００２１】まず、トランジスタＱ3 のベース・エミッ
タ間電圧Ｖ3BE は Ｖ3BE ＝Ｖ3BE0＋（ＩIN−Ｉ3C）ＺTRAN （１） 従って、バイパス電流Ｉ3Cは Ｉ3C＝ＩS exp （Ｖ3BE ／ＶT ） ＝ＩS exp ｛（Ｖ3BE0＋（ＩIN−Ｉ3C）ＺTRAN／ＶT ）／ＶT ｝（２） 上記（２）式より、 ＩIN＝ＶT ／ＺTRANIn（Ｉ3C／ＩS ）＋Ｉ3C−（Ｖ3BE0／ＺTRAN） （３） この結果から、入力電流ＩINが増加するに従ってバイパ
ス電流が多くなる。
タ間電圧Ｖ3BE は Ｖ3BE ＝Ｖ3BE0＋（ＩIN−Ｉ3C）ＺTRAN （１） 従って、バイパス電流Ｉ3Cは Ｉ3C＝ＩS exp （Ｖ3BE ／ＶT ） ＝ＩS exp ｛（Ｖ3BE0＋（ＩIN−Ｉ3C）ＺTRAN／ＶT ）／ＶT ｝（２） 上記（２）式より、 ＩIN＝ＶT ／ＺTRANIn（Ｉ3C／ＩS ）＋Ｉ3C−（Ｖ3BE0／ＺTRAN） （３） この結果から、入力電流ＩINが増加するに従ってバイパ
ス電流が多くなる。
【００２２】また、入力電流ＩINをバイパスしている状
態での微分トランスインピーダンスをＺTRAN’とする
と、 （∂ＩIN−∂Ｉ3C）ＺTRAN＝∂ＩIN・ＺTRAN’ （４） であるから、 ＺTRAN’＝（１−（∂Ｉ3C／∂ＩIN））ＺTRAN ＝（１−（１／（∂ＩIN／∂Ｉ3C）））ＺTRAN （５） 従って、（３）、（５）式より、 ＺTRAN’＝（１−（１／（（ＶT ／ＺTRANＩ3C）＋１）））ＺTRAN ＝（ＶT ＺTRAN）／（ＶT ＋ＺTRANＩ3C） （６） となり、バイパス電流の大きさに応じてＺTRAN’が小さ
くなる。つまり、入力電流に対してＺTRAN’が徐々に低
下する。このため、飽和により急激のトランスピンピー
ダンスが低下する従来の前置増幅回路に比べ、図３に示
す回路はデューディ比の劣化を抑えることができる。
態での微分トランスインピーダンスをＺTRAN’とする
と、 （∂ＩIN−∂Ｉ3C）ＺTRAN＝∂ＩIN・ＺTRAN’ （４） であるから、 ＺTRAN’＝（１−（∂Ｉ3C／∂ＩIN））ＺTRAN ＝（１−（１／（∂ＩIN／∂Ｉ3C）））ＺTRAN （５） 従って、（３）、（５）式より、 ＺTRAN’＝（１−（１／（（ＶT ／ＺTRANＩ3C）＋１）））ＺTRAN ＝（ＶT ＺTRAN）／（ＶT ＋ＺTRANＩ3C） （６） となり、バイパス電流の大きさに応じてＺTRAN’が小さ
くなる。つまり、入力電流に対してＺTRAN’が徐々に低
下する。このため、飽和により急激のトランスピンピー
ダンスが低下する従来の前置増幅回路に比べ、図３に示
す回路はデューディ比の劣化を抑えることができる。
【００２３】ここで、前置増幅回路の高域遮断周波数ｆ
-3dBは入力容量をＣIN、トランジスタの伝達コンダクタ
ンスをｇｍ、トランジスタＱ1 のコレクタにつく微分負
荷抵抗をＲＬ’とすると、 ｆ-3dB＝（ｇｍ・ＲＬ’）／（２π・ＣIN・ＺTRAN’） （７） と表すことができる。従って、ＲＬ’が一定のままでＺ
TRAN’が小さくなるとｆ -3dBが大きくなり過ぎ、トラン
ジスタＱ1 、Ｑ2 、帰還抵抗Ｒｆからなるループの位相
余裕がとれなくなる。すなわち、回路が発振し易くな
る。
-3dBは入力容量をＣIN、トランジスタの伝達コンダクタ
ンスをｇｍ、トランジスタＱ1 のコレクタにつく微分負
荷抵抗をＲＬ’とすると、 ｆ-3dB＝（ｇｍ・ＲＬ’）／（２π・ＣIN・ＺTRAN’） （７） と表すことができる。従って、ＲＬ’が一定のままでＺ
TRAN’が小さくなるとｆ -3dBが大きくなり過ぎ、トラン
ジスタＱ1 、Ｑ2 、帰還抵抗Ｒｆからなるループの位相
余裕がとれなくなる。すなわち、回路が発振し易くな
る。
【００２４】そこで、図３に示す回路では、入力電流の
増加によりトランジスタＱ3 がオフからオンになると同
時にオフからオンになるトランジスタＱ5 を設けること
で、ＺTRAN’が減少すると同時にＲＬ’を減少させてい
る。これにより、高域遮断周波数ｆ-3dBを一定に保ち、
位相余裕を確保している。この観点から、トランジスタ
Ｑ5 を位相補償回路又は単に補償回路とも呼ぶ。
増加によりトランジスタＱ3 がオフからオンになると同
時にオフからオンになるトランジスタＱ5 を設けること
で、ＺTRAN’が減少すると同時にＲＬ’を減少させてい
る。これにより、高域遮断周波数ｆ-3dBを一定に保ち、
位相余裕を確保している。この観点から、トランジスタ
Ｑ5 を位相補償回路又は単に補償回路とも呼ぶ。
【００２５】以上のように、前置増幅器１０内に上記補
償回路を設けることが好ましい。図４は、図３に示す増
幅回路の出力応答特性を示す図である。入力電流ＩINが
Ｉ1 となった時点でトランジスタＱ3 がオンとなり、バ
イパス電流が流れ始める。このタイミングでトランジス
タＱ5 がオンし、微分負荷抵抗ＲＬ’が減少する。よっ
て、入力電流の増加に対する出力電圧の増加が緩和さ
れ、出力波形は図４に示すようになる。図４と図１１を
比較すると、図３の回路では過大な入力電流があっても
回路が飽和することなく、かつ出力電圧のデューディの
劣化が抑えられてることが判る。
償回路を設けることが好ましい。図４は、図３に示す増
幅回路の出力応答特性を示す図である。入力電流ＩINが
Ｉ1 となった時点でトランジスタＱ3 がオンとなり、バ
イパス電流が流れ始める。このタイミングでトランジス
タＱ5 がオンし、微分負荷抵抗ＲＬ’が減少する。よっ
て、入力電流の増加に対する出力電圧の増加が緩和さ
れ、出力波形は図４に示すようになる。図４と図１１を
比較すると、図３の回路では過大な入力電流があっても
回路が飽和することなく、かつ出力電圧のデューディの
劣化が抑えられてることが判る。
【００２６】図５は、図２の回路構成を変形したもので
ある。図２では、帰還抵抗Ｒｆの一端は前置増幅器１０
の出力端子に接続されている。これに対し、図５の構成
では、帰還抵抗Ｒｆの一端は直列に接続された抵抗Ｒ６
及びＲ７の接続ノードＡに接続されている。抵抗Ｒ６及
びＲ７からなる直列回路は、前置増幅器１０の出力端子
とグランドとの間に接続され、トランジスタＱ４のベー
ス電位の設定（すなわち、バイパス電流を流し始めるタ
イミング）を容易にする。具体的には、トランジスタＱ
４のベース電位は抵抗Ｒ６とＲ７の抵抗値の比に依存す
る。入力電流がない場合には帰還抵抗Ｒｆに電流がほと
んど流れないため、接続ノードＡの電位は前置増幅器１
０内のトランジスタＱ1 のベース・エミッタ電圧０．８
Ｖに等しい。この場合、Ｒ６とＲ７の比を１：２に設定
することで、トランジスタＱ1 のベース電位を１．２Ｖ
に設定することができる。一方、定電圧源ＶCONT2 を
０．８Ｖに設定すれば、トランジスタＱ4 のエミッタ電
位ＶE4は０．４Ｖなので（Ｖ E4＝１．２Ｖ−０．８Ｖ＝
０．４Ｖ）、トランジスタＱ３のベース・エミッタ間電
圧を０．４Ｖに設定できる。
ある。図２では、帰還抵抗Ｒｆの一端は前置増幅器１０
の出力端子に接続されている。これに対し、図５の構成
では、帰還抵抗Ｒｆの一端は直列に接続された抵抗Ｒ６
及びＲ７の接続ノードＡに接続されている。抵抗Ｒ６及
びＲ７からなる直列回路は、前置増幅器１０の出力端子
とグランドとの間に接続され、トランジスタＱ４のベー
ス電位の設定（すなわち、バイパス電流を流し始めるタ
イミング）を容易にする。具体的には、トランジスタＱ
４のベース電位は抵抗Ｒ６とＲ７の抵抗値の比に依存す
る。入力電流がない場合には帰還抵抗Ｒｆに電流がほと
んど流れないため、接続ノードＡの電位は前置増幅器１
０内のトランジスタＱ1 のベース・エミッタ電圧０．８
Ｖに等しい。この場合、Ｒ６とＲ７の比を１：２に設定
することで、トランジスタＱ1 のベース電位を１．２Ｖ
に設定することができる。一方、定電圧源ＶCONT2 を
０．８Ｖに設定すれば、トランジスタＱ4 のエミッタ電
位ＶE4は０．４Ｖなので（Ｖ E4＝１．２Ｖ−０．８Ｖ＝
０．４Ｖ）、トランジスタＱ３のベース・エミッタ間電
圧を０．４Ｖに設定できる。
【００２７】図６は、図５に示す構成と図３に示す構成
とを組み合わせた構成の前置増幅回路を示す図である。
ただし、図６に示す構成では、図３に示す構成を発展さ
せたものとなっている。具体的には、図３に示す構成に
加え、トランジスタＱ6 、抵抗Ｒ５及び定電圧源Ｖ
CONT4 を設けたものである。すなわち、トランジスタＱ
5、Ｑ6 、定電圧源ＶCONT3 、ＶCONT4 及び抵抗Ｒ５で
位相補償回路が形成されている。トランジスタＱ6 と抵
抗Ｒ５の直列回路は負荷抵抗ＲＬに並列に接続され、ト
ランジスタＱ5 は負荷抵抗ＲＬに並列に接続されてい
る。トランジスタＱ6のベース電位は定電圧源ＶCONT4
で設定され、トランジスタＱ5 のベース電位は定電圧源
ＶCONT3 で設定されている。トランジスタＱ5 とＱ6 は
異なるコレクタ・エミッタ間電圧でオンする。すなわ
ち、負荷抵抗ＲＬの両端の異なる電位差でそれぞれトラ
ンジスタＱ5 とＱ6 はオンする。具体的には、トランジ
スタＱ6 がオンすることで並列に抵抗Ｒ５が負荷抵抗Ｒ
Ｌに接続され、次にトランジスタＱ 5 がオンする。これ
により、入力電流の電流量に応じて微分負荷抵抗ＲＬ’
を段階的に減少させることで高域遮断周波数ｆ-3dBを一
定に保持することができる。高域遮断周波数ｆ-3dBが急
激に低下すると応答速度が低下して光入力の変化に追従
できなくなるが、高域遮断周波数ｆ-3dBを一定に保つこ
とでこのような問題点は回避できる。なお、この位相補
償回路の詳細な動作については、図８を参照して後述す
る。
とを組み合わせた構成の前置増幅回路を示す図である。
ただし、図６に示す構成では、図３に示す構成を発展さ
せたものとなっている。具体的には、図３に示す構成に
加え、トランジスタＱ6 、抵抗Ｒ５及び定電圧源Ｖ
CONT4 を設けたものである。すなわち、トランジスタＱ
5、Ｑ6 、定電圧源ＶCONT3 、ＶCONT4 及び抵抗Ｒ５で
位相補償回路が形成されている。トランジスタＱ6 と抵
抗Ｒ５の直列回路は負荷抵抗ＲＬに並列に接続され、ト
ランジスタＱ5 は負荷抵抗ＲＬに並列に接続されてい
る。トランジスタＱ6のベース電位は定電圧源ＶCONT4
で設定され、トランジスタＱ5 のベース電位は定電圧源
ＶCONT3 で設定されている。トランジスタＱ5 とＱ6 は
異なるコレクタ・エミッタ間電圧でオンする。すなわ
ち、負荷抵抗ＲＬの両端の異なる電位差でそれぞれトラ
ンジスタＱ5 とＱ6 はオンする。具体的には、トランジ
スタＱ6 がオンすることで並列に抵抗Ｒ５が負荷抵抗Ｒ
Ｌに接続され、次にトランジスタＱ 5 がオンする。これ
により、入力電流の電流量に応じて微分負荷抵抗ＲＬ’
を段階的に減少させることで高域遮断周波数ｆ-3dBを一
定に保持することができる。高域遮断周波数ｆ-3dBが急
激に低下すると応答速度が低下して光入力の変化に追従
できなくなるが、高域遮断周波数ｆ-3dBを一定に保つこ
とでこのような問題点は回避できる。なお、この位相補
償回路の詳細な動作については、図８を参照して後述す
る。
【００２８】なお、図６の出力バッファ１４は、図３に
示すトランジスタＱ2 に相当する。図７は、図６に示す
構成の位相補償回路の変形例を含む前置増幅回路の構成
を示す図である。図７に示す位相補償回路は、トランジ
スタＱ5 、Ｑ6 、抵抗Ｒ１、Ｒ２及び単一の定電圧源Ｖ
CONT5 からなる。定電圧源ＶCONT５はトランジスタＱ5
のベースとグランドとの間に設けられ、抵抗Ｒ１とＲ２
の直列回路は定電圧源ＶCONT5 と定電圧源ＶCONTとの間
に設けられている。図７に示す位相補償回路の動作は、
図６を参照して説明した動作と同様である。
示すトランジスタＱ2 に相当する。図７は、図６に示す
構成の位相補償回路の変形例を含む前置増幅回路の構成
を示す図である。図７に示す位相補償回路は、トランジ
スタＱ5 、Ｑ6 、抵抗Ｒ１、Ｒ２及び単一の定電圧源Ｖ
CONT5 からなる。定電圧源ＶCONT５はトランジスタＱ5
のベースとグランドとの間に設けられ、抵抗Ｒ１とＲ２
の直列回路は定電圧源ＶCONT5 と定電圧源ＶCONTとの間
に設けられている。図７に示す位相補償回路の動作は、
図６を参照して説明した動作と同様である。
【００２９】図８は、図７に示す構成において、定電圧
源ＶCONT2 とＶCONT5 を一体構成にしたものである。図
８に示す定電圧源ＶCONT6 は、上記ＶCONT2 とＶCONT5
の両方の機能を持つ。定電圧源ＶCONT6 はダイオード接
続されたトランジスタＱ7 、Ｑ8 、Ｑ9 と抵抗Ｒ３とを
有する。これらのトランジスタＱ7 、Ｑ8 、Ｑ9 と抵抗
Ｒ３は直列に接続され、これらからなる直列回路は抵抗
Ｒ２の一端とグランドとの間に設けられている。
源ＶCONT2 とＶCONT5 を一体構成にしたものである。図
８に示す定電圧源ＶCONT6 は、上記ＶCONT2 とＶCONT5
の両方の機能を持つ。定電圧源ＶCONT6 はダイオード接
続されたトランジスタＱ7 、Ｑ8 、Ｑ9 と抵抗Ｒ３とを
有する。これらのトランジスタＱ7 、Ｑ8 、Ｑ9 と抵抗
Ｒ３は直列に接続され、これらからなる直列回路は抵抗
Ｒ２の一端とグランドとの間に設けられている。
【００３０】次に図８に示す前置増幅回路の動作を説明
する。まず、図示するトランジスタはすべて０．８Ｖの
ベース・エミッタ間電圧を有し、前置増幅回路の出力端
子に０．４Ｖ程度の振幅が出力されたときから電流バイ
パスを開始するように設計してある。
する。まず、図示するトランジスタはすべて０．８Ｖの
ベース・エミッタ間電圧を有し、前置増幅回路の出力端
子に０．４Ｖ程度の振幅が出力されたときから電流バイ
パスを開始するように設計してある。
【００３１】無入力電流では帰還抵抗Ｒｆにほとんど電
流が流れないため、接続ノードＡの電位はトランジスタ
Ｑ1 のベース・エミッタ間電圧とほぼ同じ０．８Ｖであ
る。ここで、前述したように抵抗Ｒ６とＲ７の抵抗値の
比を１：２にすることで、トランジスタＱ1 のベース電
位は１．２Ｖとなる。また、トランジスタＱ9 のベース
電位は常に０．８Ｖ（抵抗Ｒ３の抵抗値は小さく、流れ
る電流が小さいことからＲ３における電圧降下は無視で
きる）である。従って、無入力電流時にはトランジスタ
Ｑ3 のベース・エミッタ間電圧は０．４Ｖしかなく、ト
ランジスタＱ3はオフの状態にある。一方、トランジス
タＱ2 のベース電位は２．０Ｖであり、トランジスタＱ
5 のベース電位は２．４Ｖ、トランジスタＱ6 のベース
電位は２．５Ｖ（抵抗Ｒ２において、０．１Ｖの電圧降
下があるように抵抗Ｒ２に電流を流す）である。このた
め、無入力時はトランジスタＱ5 及びＱ6 もオフの状態
である。
流が流れないため、接続ノードＡの電位はトランジスタ
Ｑ1 のベース・エミッタ間電圧とほぼ同じ０．８Ｖであ
る。ここで、前述したように抵抗Ｒ６とＲ７の抵抗値の
比を１：２にすることで、トランジスタＱ1 のベース電
位は１．２Ｖとなる。また、トランジスタＱ9 のベース
電位は常に０．８Ｖ（抵抗Ｒ３の抵抗値は小さく、流れ
る電流が小さいことからＲ３における電圧降下は無視で
きる）である。従って、無入力電流時にはトランジスタ
Ｑ3 のベース・エミッタ間電圧は０．４Ｖしかなく、ト
ランジスタＱ3はオフの状態にある。一方、トランジス
タＱ2 のベース電位は２．０Ｖであり、トランジスタＱ
5 のベース電位は２．４Ｖ、トランジスタＱ6 のベース
電位は２．５Ｖ（抵抗Ｒ２において、０．１Ｖの電圧降
下があるように抵抗Ｒ２に電流を流す）である。このた
め、無入力時はトランジスタＱ5 及びＱ6 もオフの状態
である。
【００３２】ここで、電流が出力に０．４Ｖの振幅が出
るレベルまで入力されると、トランジスタＱ4 のベース
電位が０．８Ｖになる。すると、トランジスタＱ3 のベ
ース・エミッタ間電圧が０．８Ｖ確保されるためトラン
ジスタＱ3 がオンになり、入力電流の一部がバイパスさ
れる。よって、前述の微分トランスインピーダンスＺ
TRAN’は低下する。また、入力電流に０．４Ｖの振幅が
でると、トランジスタＱ 2 のベース電位は１．６Ｖにな
り、トランジスタＱ5 、Ｑ6 ともにベース・エミッタ間
電圧が０．８Ｖ確保されてオンになり、微分負荷抵抗Ｒ
Ｌ’は低下する。この結果、振幅が０．４Ｖでるような
入力電流値から微分トランスインピーダンスＺTRAN’を
徐々に低下させるともに、高域遮断周波数ｆ-3dBを一定
に保ち、位相余裕を確保することができる。また、トラ
ンジスタＱ1 、Ｑ3 、Ｑ4 、Ｑ9 でで対比をとり、トラ
ンジスタＱ2 、Ｑ8 で対比をとり、トランジスタＱ5 、
Ｑ6、Ｑ7 で対比をとっている。従って、温度の変動や
プロセスによるトランジスタの特性のバラツキによら
ず、トランジスタＱ3 、Ｑ5 、Ｑ6 のオンとオフの切り
替わる入力電流が同一になるように補償がかけられてい
る。
るレベルまで入力されると、トランジスタＱ4 のベース
電位が０．８Ｖになる。すると、トランジスタＱ3 のベ
ース・エミッタ間電圧が０．８Ｖ確保されるためトラン
ジスタＱ3 がオンになり、入力電流の一部がバイパスさ
れる。よって、前述の微分トランスインピーダンスＺ
TRAN’は低下する。また、入力電流に０．４Ｖの振幅が
でると、トランジスタＱ 2 のベース電位は１．６Ｖにな
り、トランジスタＱ5 、Ｑ6 ともにベース・エミッタ間
電圧が０．８Ｖ確保されてオンになり、微分負荷抵抗Ｒ
Ｌ’は低下する。この結果、振幅が０．４Ｖでるような
入力電流値から微分トランスインピーダンスＺTRAN’を
徐々に低下させるともに、高域遮断周波数ｆ-3dBを一定
に保ち、位相余裕を確保することができる。また、トラ
ンジスタＱ1 、Ｑ3 、Ｑ4 、Ｑ9 でで対比をとり、トラ
ンジスタＱ2 、Ｑ8 で対比をとり、トランジスタＱ5 、
Ｑ6、Ｑ7 で対比をとっている。従って、温度の変動や
プロセスによるトランジスタの特性のバラツキによら
ず、トランジスタＱ3 、Ｑ5 、Ｑ6 のオンとオフの切り
替わる入力電流が同一になるように補償がかけられてい
る。
【００３３】ここで、図３に示すように、微分負荷抵抗
ＲＬ’を低下させる回路がトランジスタＱ5 のみから構
成されると入力電流に対するＺTRAN’の変化量よりもＲ
Ｌ’の変化量の方が大きいため、高域遮断周波数ｆ-3dB
を一定に保つことができない。このため、図８の回路で
は、入力電流が小さいうちからオンになるが、抵抗Ｒ５
の抵抗値以下には微分抵抗ＲＬ’が低下しないトランジ
スタＱ6 と抵抗Ｒ５とからなる回路と、入力電流が大き
くなってからオンになるが、微分負抗が非常に小さくな
るトランジスタＱ5 からなる回路との２つの回路から微
分負荷抵抗ＲＬ’を低下させる位相補償回路を構成して
いる。ここで、抵抗Ｒ６とＲ７の抵抗値の比を変えるこ
とでトランスインピーダンスＺTRANを低下させ始める入
力電流値を変えることができる。
ＲＬ’を低下させる回路がトランジスタＱ5 のみから構
成されると入力電流に対するＺTRAN’の変化量よりもＲ
Ｌ’の変化量の方が大きいため、高域遮断周波数ｆ-3dB
を一定に保つことができない。このため、図８の回路で
は、入力電流が小さいうちからオンになるが、抵抗Ｒ５
の抵抗値以下には微分抵抗ＲＬ’が低下しないトランジ
スタＱ6 と抵抗Ｒ５とからなる回路と、入力電流が大き
くなってからオンになるが、微分負抗が非常に小さくな
るトランジスタＱ5 からなる回路との２つの回路から微
分負荷抵抗ＲＬ’を低下させる位相補償回路を構成して
いる。ここで、抵抗Ｒ６とＲ７の抵抗値の比を変えるこ
とでトランスインピーダンスＺTRANを低下させ始める入
力電流値を変えることができる。
【００３４】更に、出力電圧振幅が０．４Ｖ以上である
ような入力電流値から、入力電流がゼロになった状態を
考える。この時のトランジスタＱ3 、Ｑ5 、Ｑ6 のオン
からオフになるステップは次の通りである。トランジス
タＱ3 に関しては、トランジスタＱ4 のベース電位の上
昇→トランジスタＱ4 のエミッタ電位の上昇→トランジ
スタＱ3 がオフの３ステップである。これに対し、トラ
ンジスタＱ5 、Ｑ6 に関しては、トランジスタＱ2 のベ
ース電位の上昇→トランジスタＱ5 、Ｑ6 がオフと２ス
テップである。このため、トランジスタＱ3 、Ｑ5 、Ｑ
6 は静的にはオンからオフへ同時になるが、過渡的には
Ｑ3 の方がＱ5 、Ｑ6 よりも遅れてオフになる。このた
め、前述した（７）式から分かるように、過渡的に対域
が大きく延びる現象が起き、立ち下がりを早めることが
できる。この結果、デューディ比の劣化をより小さく抑
さえることができる。
ような入力電流値から、入力電流がゼロになった状態を
考える。この時のトランジスタＱ3 、Ｑ5 、Ｑ6 のオン
からオフになるステップは次の通りである。トランジス
タＱ3 に関しては、トランジスタＱ4 のベース電位の上
昇→トランジスタＱ4 のエミッタ電位の上昇→トランジ
スタＱ3 がオフの３ステップである。これに対し、トラ
ンジスタＱ5 、Ｑ6 に関しては、トランジスタＱ2 のベ
ース電位の上昇→トランジスタＱ5 、Ｑ6 がオフと２ス
テップである。このため、トランジスタＱ3 、Ｑ5 、Ｑ
6 は静的にはオンからオフへ同時になるが、過渡的には
Ｑ3 の方がＱ5 、Ｑ6 よりも遅れてオフになる。このた
め、前述した（７）式から分かるように、過渡的に対域
が大きく延びる現象が起き、立ち下がりを早めることが
できる。この結果、デューディ比の劣化をより小さく抑
さえることができる。
【００３５】図８に示すように、バイパス回路１２に抵
抗Ｒ４を用いる構成は低電源電圧化に適している。なぜ
ならば、グランドと定電源電圧ＶCONTとの間は、トラン
ジスタ２段構成となっている。しかしながら、消費電流
は比較的大きい。例えばＲ４＝５０Ωとし、その両端の
電圧を０．４Ｖにするには、抵抗Ｒ４に８ｍＡの電流が
必要となる。
抗Ｒ４を用いる構成は低電源電圧化に適している。なぜ
ならば、グランドと定電源電圧ＶCONTとの間は、トラン
ジスタ２段構成となっている。しかしながら、消費電流
は比較的大きい。例えばＲ４＝５０Ωとし、その両端の
電圧を０．４Ｖにするには、抵抗Ｒ４に８ｍＡの電流が
必要となる。
【００３６】図９に示す構成は、低定電流消費化を図っ
た構成の前置増幅回路である。前述の抵抗Ｒ４に代え
て、定電流源ＩCONTを接続する。定電流源ＩCONTによる
レベル調整のために、図８に示す定電圧源ＶCONT6 にト
ランジスタＱ10を設けて定電圧源ＶCONT6 ’とするとと
もに、トランジスタＱ1 のエミッタとグランドとの間に
ダイオード接続のトランジスタＱ11を設けている。定電
流を例えば１ｍＡとすれば、無入力電流の場合にはトラ
ンジスタＱ4 に１ｍＡが流れ、トランジスタＱ3に０．
５ｍＡが流れる場合にはトランジスタＱ4 にも０．５ｍ
Ａの電流が流れる。このような電流値であっても、図８
と同等の機能が得られる。ただし、図８の回路に比べ、
高い電源電圧ＶCONTが必要となる。電源電圧ＶCONTとグ
ランドとの間はトランジスタ３段構成である。
た構成の前置増幅回路である。前述の抵抗Ｒ４に代え
て、定電流源ＩCONTを接続する。定電流源ＩCONTによる
レベル調整のために、図８に示す定電圧源ＶCONT6 にト
ランジスタＱ10を設けて定電圧源ＶCONT6 ’とするとと
もに、トランジスタＱ1 のエミッタとグランドとの間に
ダイオード接続のトランジスタＱ11を設けている。定電
流を例えば１ｍＡとすれば、無入力電流の場合にはトラ
ンジスタＱ4 に１ｍＡが流れ、トランジスタＱ3に０．
５ｍＡが流れる場合にはトランジスタＱ4 にも０．５ｍ
Ａの電流が流れる。このような電流値であっても、図８
と同等の機能が得られる。ただし、図８の回路に比べ、
高い電源電圧ＶCONTが必要となる。電源電圧ＶCONTとグ
ランドとの間はトランジスタ３段構成である。
【００３７】以上、本発明の実施例を説明した。本発明
は上記実施例に限定されるものではない。例えば、上記
バイポーラトランジスタをＭＯＳトランジスタとしても
同等の特性が得られる。なお、本願請求項の構成要素と
実施例中の構成要素との対応関係について、簡単に説明
する。
は上記実施例に限定されるものではない。例えば、上記
バイポーラトランジスタをＭＯＳトランジスタとしても
同等の特性が得られる。なお、本願請求項の構成要素と
実施例中の構成要素との対応関係について、簡単に説明
する。
【００３８】請求項１に記載のバイパス回路は、例えば
図１に示すバイパス回路１２に対応する。請求項２に記
載のバイパス回路は、例えば図２に示す構成のバイパス
回路１２に相当する。
図１に示すバイパス回路１２に対応する。請求項２に記
載のバイパス回路は、例えば図２に示す構成のバイパス
回路１２に相当する。
【００３９】請求項３に記載の第１及び第２のトランジ
スタはそれぞれトランジスタＱ4 とＱ3 に相当し、第１
の定電圧源は定電圧源ＶCONT1 に相当し、第１の抵抗は
抵抗Ｒ４に相当し、第２の定電圧源は定電圧源ＶCONT2
に相当する。請求項４に記載の第１及び第２のトランジ
スタはそれぞれトランジスタＱ4 とＱ3 に相当し、第１
の定電圧源は定電圧源ＶCONT1 に相当し、第１の電流源
はＩ CONTに相当し、第２の定電圧源は定電圧源ＶCONT2
に相当する。
スタはそれぞれトランジスタＱ4 とＱ3 に相当し、第１
の定電圧源は定電圧源ＶCONT1 に相当し、第１の抵抗は
抵抗Ｒ４に相当し、第２の定電圧源は定電圧源ＶCONT2
に相当する。請求項４に記載の第１及び第２のトランジ
スタはそれぞれトランジスタＱ4 とＱ3 に相当し、第１
の定電圧源は定電圧源ＶCONT1 に相当し、第１の電流源
はＩ CONTに相当し、第２の定電圧源は定電圧源ＶCONT2
に相当する。
【００４０】請求項５に記載の直列回路は例えば図５に
示す抵抗Ｒ６とＲ７とからなる直列回路に対応し、前記
直列回路内のノードとは接続ノードＡに対応する。請求
項６及び７に記載の補償回路は、例えば図３に示すトラ
ンジスタＱ5 と定電圧源ＶCONT3 からなる回路、又は図
８に示すトランジスタＱ5 、Ｑ6 、抵抗Ｒ１、Ｒ２、Ｒ
５からなる回路に対応する。
示す抵抗Ｒ６とＲ７とからなる直列回路に対応し、前記
直列回路内のノードとは接続ノードＡに対応する。請求
項６及び７に記載の補償回路は、例えば図３に示すトラ
ンジスタＱ5 と定電圧源ＶCONT3 からなる回路、又は図
８に示すトランジスタＱ5 、Ｑ6 、抵抗Ｒ１、Ｒ２、Ｒ
５からなる回路に対応する。
【００４１】請求項８に記載の第２の抵抗は、例えば図
６や図７の抵抗Ｒ５に対応し、第３のトランジスタはト
ランジスタＱ6 に対応し、第４のトランジスタはトラン
ジスタＱ5 に対応する。請求項９に記載の異なる定電圧
源とは、例えば図６の定電圧源ＶCONT3 、ＶCO NT4 に相
当する。
６や図７の抵抗Ｒ５に対応し、第３のトランジスタはト
ランジスタＱ6 に対応し、第４のトランジスタはトラン
ジスタＱ5 に対応する。請求項９に記載の異なる定電圧
源とは、例えば図６の定電圧源ＶCONT3 、ＶCO NT4 に相
当する。
【００４２】請求項１０に記載の第３の定電圧源は図７
に示すＶCONT5 に対応し、バイアス抵抗はＲ２に相当す
る。
に示すＶCONT5 に対応し、バイアス抵抗はＲ２に相当す
る。
【００４３】
【発明の効果】以上説明したように、本発明によれば以
下の効果が得られる。請求項１及び２に記載の発明によ
れば、入力電流に応じた出力電圧を出力する増幅器を有
する増幅回路において、前記入力電流が前記増幅器に入
力する前に、前記入力電流の一部をバイパス電流として
バイパスさせるバイパス回路を有することを特徴とする
増幅回路である。バイパス回路は過大な入力電流があっ
ても、その一部をバイパスさせるので、増幅器には常に
適切な入力電流が与えられる。よって、回路が飽和する
ことなくかつ出力電圧のデューティ比の劣化を抑さえる
ことができる。
下の効果が得られる。請求項１及び２に記載の発明によ
れば、入力電流に応じた出力電圧を出力する増幅器を有
する増幅回路において、前記入力電流が前記増幅器に入
力する前に、前記入力電流の一部をバイパス電流として
バイパスさせるバイパス回路を有することを特徴とする
増幅回路である。バイパス回路は過大な入力電流があっ
ても、その一部をバイパスさせるので、増幅器には常に
適切な入力電流が与えられる。よって、回路が飽和する
ことなくかつ出力電圧のデューティ比の劣化を抑さえる
ことができる。
【００４４】請求項３に記載の発明によれば、入力電流
が所定量となった時点で、バイパス回路の動作を開始さ
せることができるとともに、第１の抵抗を用いることで
定電源電圧化が可能になる。請求項４に記載の発明によ
れば、入力電流が所定量となった時点で、バイパス回路
の動作を開始させることができるとともに、定電流源を
用いることで、消費電流を減少させることができる。
が所定量となった時点で、バイパス回路の動作を開始さ
せることができるとともに、第１の抵抗を用いることで
定電源電圧化が可能になる。請求項４に記載の発明によ
れば、入力電流が所定量となった時点で、バイパス回路
の動作を開始させることができるとともに、定電流源を
用いることで、消費電流を減少させることができる。
【００４５】請求項５に記載の発明によれば、バイパス
回路の動作開始タイミングを制御することができる。請
求項６ないし１０に記載の発明によれば、所定の特性で
ある微分負荷抵抗特性を入力電流に応じて変化させるこ
とで高域遮断周波数を一定に保ち、応答特性を良好に保
つことができる。
回路の動作開始タイミングを制御することができる。請
求項６ないし１０に記載の発明によれば、所定の特性で
ある微分負荷抵抗特性を入力電流に応じて変化させるこ
とで高域遮断周波数を一定に保ち、応答特性を良好に保
つことができる。
【図１】本発明の原理を示す図である。
【図２】図１に示すバイパス回路の一構成例を有する増
幅回路を示す図である。
幅回路を示す図である。
【図３】図２に示す構成をより詳細に示す図である。
【図４】図３に示す増幅回路の出力応答特性を示す図で
ある。
ある。
【図５】図２の回路構成を変形した構成を示す図であ
る。
る。
【図６】図５に示す構成と図３に示す構成とを組み合わ
せた構成の増幅回路を示す図である。
せた構成の増幅回路を示す図である。
【図７】図６に示す構成の位相補償回路の変形例を含む
前置増幅回路の構成を示す図である。
前置増幅回路の構成を示す図である。
【図８】図７に示す２つの定電圧源を一体化した構成を
示す図である。
示す図である。
【図９】低定電流消費化を図った構成の増幅回路を示す
図である。
図である。
【図１０】従来の増幅回路を示す図である。
【図１１】図１０に示す増幅回路の出力応答特性を示す
図である。
図である。
１０ 前置増幅器 １２ バイパス回路 １４ バッファ回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｆ 3/08 Ｈ０４Ｂ 1/18
Claims (10)
- 【請求項１】 入力電流に応じた出力電圧を出力する増
幅器を有する増幅回路において、 前記入力電流が前記増幅器に入力する前に、前記入力電
流の一部をバイパス電流としてバイパスさせるバイパス
回路を有することを特徴とする増幅回路。 - 【請求項２】 前記バイパス回路は、前記入力電流に対
するバイパス電流の割合を前記増幅器の出力電圧に応じ
て決定することを特徴とする請求項１記載の増幅回路。 - 【請求項３】 前記バイパス回路は第１及び第２のトラ
ンジスタを有し、 前記第１のトランジスタは第１の定電圧源に接続された
第１の端子と、第１の抵抗に接続された第２の端子と、
前記増幅器の出力端子に接続された制御端子とを有し、 前記第２のトランジスタは前記増幅器の入力端子に接続
された第１の端子と、前記第１の抵抗に接続された第２
の端子と、第２の定電圧源に接続された制御端子とを有
することを特徴とする請求項１又は２記載の増幅回路。 - 【請求項４】 前記バイパス回路は第１及び第２のトラ
ンジスタを有し、 前記第１のトランジスタは第１の定電圧源に接続された
第１の端子と、第１の定電流源に接続された第２の端子
と、前記増幅器の出力端子に接続された制御端子とを有
し、 前記第２のトランジスタは前記増幅器の入力端子に接続
された第１の端子と、前記第１の定電流源に接続された
第２の端子と、第２の定電圧源に接続された制御端子と
を有することを特徴とする請求項１又は２記載の増幅回
路。 - 【請求項５】 前記増幅回路は更に前記増幅器の出力端
子と基準電位点との間に直列に接続された複数の抵抗を
有する直列回路を有し、 前記増幅器はその入力端子と前記直列回路内のノードと
の間に接続された帰還抵抗とを有することを特徴とする
請求項１ないし４のいずれか一項記載の増幅回路。 - 【請求項６】 前記増幅回路は更に、入力電流の大きさ
に応じて前記増幅器の所定の特性を変化させる補償回路
を有することを特徴とする請求項１ないし５のいずれか
一項記載の増幅回路。 - 【請求項７】 前記補償回路は、入力電流の大きさに応
じて前記増幅器内の増幅トランジスタの負荷抵抗を変化
させる回路を有することを特徴とする請求項６記載の増
幅回路。 - 【請求項８】 前記補償回路は、第２の抵抗を介して前
記負荷抵抗に並列に接続された第３のトランジスタと、
前記負荷抵抗に並列に接続された第４のトランジスタと
を有し、 前記第３及び第４のトランジスタは異なるベース電位で
オンすることを特徴とする請求項６、７及び８のいずれ
か一項記載の増幅回路。 - 【請求項９】 前記第３のトランジスタのベースと前記
第４のトランジスタのベースとはそれぞれ異なる定電圧
源に接続されていることを特徴とする請求項８記載の増
幅回路。 - 【請求項１０】 前記第４のトランジスタのベースは第
３の定電圧源に接続され、前記第３のトランジスタのベ
ースはバイアス抵抗を介して前記第３の定電圧源に接続
されていることを特徴とする請求項８記載の増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7343927A JPH09186659A (ja) | 1995-12-28 | 1995-12-28 | 増幅回路 |
| US08/773,044 US5874861A (en) | 1995-12-28 | 1996-12-24 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7343927A JPH09186659A (ja) | 1995-12-28 | 1995-12-28 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09186659A true JPH09186659A (ja) | 1997-07-15 |
Family
ID=18365326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7343927A Pending JPH09186659A (ja) | 1995-12-28 | 1995-12-28 | 増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5874861A (ja) |
| JP (1) | JPH09186659A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004179998A (ja) * | 2002-11-27 | 2004-06-24 | Mitsubishi Electric Corp | 前置増幅器 |
| WO2009153892A1 (ja) * | 2008-06-17 | 2009-12-23 | 住友電気工業株式会社 | ゲイン制御を行なう増幅器および光モジュール |
| JP2010045675A (ja) * | 2008-08-15 | 2010-02-25 | Sony Corp | 電流電圧変換回路、フォトディテクタ回路及び光ディスク装置 |
| JP2014209700A (ja) * | 2013-03-22 | 2014-11-06 | 株式会社東芝 | 受光回路および光結合装置 |
| JP2017216576A (ja) * | 2016-05-31 | 2017-12-07 | Ｓｉｍｐｌｅｘ Ｑｕａｎｔｕｍ株式会社 | 増幅器 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2783373B1 (fr) * | 1998-09-11 | 2002-10-31 | Dassault Electronique | Dispositif d'interface entre un capteur optoelectronique hyperfrequence a large bande et une charge |
| US6359517B1 (en) * | 2000-01-28 | 2002-03-19 | Integration Associates Incorporated | Photodiode transimpedance circuit |
| US7174143B1 (en) * | 2003-01-21 | 2007-02-06 | Analog Devices, Inc. | Receiver circuit with transmission loss compensation |
| US6879217B2 (en) * | 2003-09-05 | 2005-04-12 | Gennum Corporation | Triode region MOSFET current source to bias a transimpedance amplifier |
| US6876260B2 (en) * | 2003-09-09 | 2005-04-05 | Gennum Corporation | Elevated front-end transimpedance amplifier |
| US7049858B2 (en) * | 2003-09-18 | 2006-05-23 | Micrel, Inc. | Reducing transient current caused by capacitance during high speed switching |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3335455B2 (ja) * | 1994-01-19 | 2002-10-15 | 富士通株式会社 | 電流電圧変換回路 |
-
1995
- 1995-12-28 JP JP7343927A patent/JPH09186659A/ja active Pending
-
1996
- 1996-12-24 US US08/773,044 patent/US5874861A/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004179998A (ja) * | 2002-11-27 | 2004-06-24 | Mitsubishi Electric Corp | 前置増幅器 |
| WO2009153892A1 (ja) * | 2008-06-17 | 2009-12-23 | 住友電気工業株式会社 | ゲイン制御を行なう増幅器および光モジュール |
| JP2009303159A (ja) * | 2008-06-17 | 2009-12-24 | Sumitomo Electric Ind Ltd | 増幅器および光モジュール |
| US8248165B2 (en) | 2008-06-17 | 2012-08-21 | Sumitomo Electric Industries, Ltd. | Amplifier and optical module performing gain control |
| JP2010045675A (ja) * | 2008-08-15 | 2010-02-25 | Sony Corp | 電流電圧変換回路、フォトディテクタ回路及び光ディスク装置 |
| JP2014209700A (ja) * | 2013-03-22 | 2014-11-06 | 株式会社東芝 | 受光回路および光結合装置 |
| JP2017216576A (ja) * | 2016-05-31 | 2017-12-07 | Ｓｉｍｐｌｅｘ Ｑｕａｎｔｕｍ株式会社 | 増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5874861A (en) | 1999-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6259321B1 (en) | CMOS variable gain amplifier and control method therefor | |
| US6297699B1 (en) | Bias rail buffer circuit and method | |
| JP3158759B2 (ja) | 同相モード安定性が強化された差動増幅器 | |
| US5844445A (en) | Feedback type pre-amplifier | |
| JP2013115562A (ja) | トランスインピーダンスアンプ | |
| JPS615608A (ja) | 広帯域、可変利得、差動入力、直接結合増幅器 | |
| JPH05304422A (ja) | 光通信用前置増幅器 | |
| US20050052231A1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
| AU679791B2 (en) | Transimpedance amplifier circuit with feedback and load resistor variable circuits | |
| US5774019A (en) | Low distortion differential amplifier circuit | |
| US6879217B2 (en) | Triode region MOSFET current source to bias a transimpedance amplifier | |
| US5900779A (en) | Differential transimpedance amplifier | |
| JPH09186659A (ja) | 増幅回路 | |
| JPH10290127A (ja) | 電流／電圧変換ｉｃ及び光電気変換ｉｃ | |
| JPS62248303A (ja) | １対の差動入力を比較しかつデイジタル出力を与える比較器回路 | |
| KR940001817B1 (ko) | 노이즈 감소회로에 사용되는 액티브 필터용 고역 가중치 회로 | |
| JPS63136807A (ja) | 増幅回路 | |
| CN116633284A (zh) | 一种高增益跨阻放大器及高增益光电转换器 | |
| US4342005A (en) | Television intermediate frequency amplifier with feedback stabilization | |
| US4366443A (en) | Television intermediate frequency amplifier | |
| US6362686B1 (en) | Fast saturation recovery operational amplifier input stage | |
| JP2012028859A (ja) | 利得可変差動増幅回路 | |
| JP2003046347A (ja) | 高出力増幅器 | |
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| US6529076B2 (en) | Fast saturation recovery operational amplifier input stage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020924 |