JP5333520B2 - 増幅回路 - Google Patents

Description

本発明は、増幅回路に関し、さらに詳しくは、帰還回路が接続される増幅回路に関する。

オペアンプは、通常、出力信号の一部を負帰還させる負帰還回路が反転入力端子と出力端子との間に接続された状態で使用される。これにより、オペアンプを反転増幅回路あるいは非反転増幅回路として使用することが可能となる。

特許文献１には、オーディオ信号を増幅する電流帰還型アンプが開示されている。特許文献１に係る電流帰還型アンプでは、帰還回路としてＡＣ帰還ループとＤＣ帰還ループとを独立に備えている。ＡＣ帰還ループは、増幅されたオーディオ信号の一部を負帰還させる。

特許文献１に係る電流帰還型アンプの特徴として、ＡＣ帰還ループから見た電流帰還型アンプの入力インピーダンスが低い点が挙げられる。このため、ＡＣ帰還ループの構成により、電流帰還アンプの動作が変化する。すなわち、電流帰還アンプのゲインが、負帰還回路（ＡＣ帰還ループ）のインピーダンスにより変動するという問題がある。

非特許文献１には、入力段に差動増幅回路を用いたオペアンプが開示されている。非特許文献１に開示されている差動増幅回路は、二つのＮＰＮ型トランジスタと、定電流源とを備える。一方のＮＰＮ型トランジスタのベースには、非反転入力端子が接続される。他方のＮＰＮ型トランジスタのベースには、反転入力端子が接続される。二つのＮＰＮ型トランジスタのエミッタがそれぞれ定電流源に接続される。

二つのＮＰＮ型トランジスタのエミッタが定電流源に接続されるため、二つのＮＰＮ型トランジスタの各々のコレクタ電流は、定電流源から供給される定電流よりも小さい電流に制限される。この結果、トランジスタのコレクタ電流を、入力信号の変化に応じて、定電流よりも大きく変動させることができない。従来の差動増幅回路は、定電流源から供給される定電流の値によって動作が制限されるという問題があった。

特開２０１０−３５１１７号公報

「Precision Rail-to-Rail Input and Output Operational Amplifiers OP184/OP284/OP484」, ［online］, Analog Devices, Inc著，［２０１０年９月１０日検索］，Figure44, ＜URL：http://www.analog.com/static/imported-files/data_sheets/OP184_284_484.pdf＞

本発明の目的は、負帰還回路の構成によってゲインが変動することがなく、かつ、動作が制限されることのない増幅回路を提供することである。

課題を解決するための手段及び効果

本発明の増幅回路は、初段増幅回路を備える。初段増幅回路は、反転入力端子に入力される第１入力信号と、非反転入力端子に入力される第２入力信号とを増幅して初段増幅信号を出力する。初段増幅回路は、第１〜第６トランジスタを含む。第１トランジスタは、第１入力信号の正成分を入力とする第１エミッタフォロワ回路を形成する。第１トランジスタのコレクタに所定の第１電位が印加される。第２トランジスタは、第１入力信号の負成分を入力とする第２エミッタフォロワ回路を形成する。第２トランジスタのコレクタに所定の第２電位が印加される。第３トランジスタは、第２入力信号の正成分を入力とする第３エミッタフォロワ回路を形成する。第３トランジスタのコレクタに所定の第３電位が印加される。第４トランジスタは、第２入力信号の負成分を入力とする第４エミッタフォロワ回路を形成する。第４トランジスタのコレクタに所定の第４電位が印加される。第５トランジスタは、第１エミッタフォロワ回路の出力に接続されるエミッタと、第３エミッタフォロワ回路の出力に接続されるベースと、第１コレクタ抵抗を介して正電源の電位が印加され、初段増幅信号の正成分が出力されるコレクタとを有する。第６トランジスタは、第２エミッタフォロワ回路の出力に接続されるエミッタと、第４エミッタフォロワ回路の出力に接続されるベースと、第２コレクタ抵抗を介して負電源の電位が印加され、初段増幅信号の負成分が出力されるコレクタとを有する。

第１エミッタフォロワ回路及び第２エミッタフォロワ回路により、増幅回路における反転入力端子側の入力インピーダンスを高くすることができる。これにより、反転入力端子と、増幅回路の出力端子との間に帰還回路が接続されたときに、増幅回路のゲインが帰還回路の構成に応じて変動することを抑制できる。

第５トランジスタ及び第６トランジスタは、非反転入力端子から見た場合、エミッタ接地増幅回路を形成する。第５トランジスタ及び第６トランジスタは、反転入力端子から見た場合、ベース接地増幅回路を形成する。ベース接地増幅回路が入力信号と同相の信号を出力し、エミッタ接地増幅回路が入力信号と逆相の信号を出力するため、初段増幅回路を、第１入力信号と第２入力信号との差分を増幅する差動増幅回路として動作させることができる。

第５トランジスタのコレクタ電流は、正電源の電位と第１コレクタ抵抗の抵抗値とに基づいて決定される。第６トランジスタのコレクタ電流は、負電源の電位と第２コレクタ抵抗の抵抗値とに基づいて決定される。このため、従来の差動増幅回路に比べて、第５トランジスタ及び第６トランジスタのコレクタ電流の上限値が大幅に緩和される。第５トランジスタ及び第６トランジスタのコレクタ電流が第１入力信号及び第２入力信号に応じて変化するときに、各コレクタ電流の波形が歪むことを防止できる。

好ましくは、初段増幅回路は、さらに、第１抵抗と第２抵抗とを含む。第１抵抗は、第１トランジスタのエミッタと、第５トランジスタのエミッタとの間に接続される。第２抵抗は、第２トランジスタのエミッタと、第６トランジスタのエミッタとの間に接続される。

第５トランジスタ及び第６トランジスタの各エミッタ抵抗において、エミッタ内部抵抗及び帰還回路のインピーダンスの寄与を低下させることができる。したがって、増幅回路のゲインが帰還回路の構成に応じて変動することをさらに抑制できる。

好ましくは、初段増幅回路は、さらに、抑制回路を含む。抑制回路は、第５トランジスタのベースと第６トランジスタのベースとの間の電位差の変動を抑制する。

第１入力信号及び第２入力信号を増幅する第５トランジスタ及び第６トランジスタの動作点の変動を防止することができるため、増幅回路を安定的に動作させることができる。

好ましくは、抑制回路は、第７トランジスタと、第８トランジスタと、第３抵抗と、第４抵抗とを含む。第７トランジスタは、第５トランジスタのベースに接続されるベース及びコレクタと、第３トランジスタのエミッタに接続されるエミッタとを有する。第８トランジスタは、第６トランジスタのベースに接続されるベース及びコレクタと、第４トランジスタのエミッタに接続されるエミッタとを有する。第３抵抗は、第３トランジスタのエミッタと第７トランジスタのエミッタとの間に接続される。第４抵抗は、第４トランジスタのエミッタと第８トランジスタのエミッタとの間に接続される。

好ましくは、抑制回路は、さらに、第１コンデンサと、第２コンデンサとを含む。第１コンデンサは、第３トランジスタのエミッタと第７トランジスタとの間に、第３抵抗と並列に接続される。第２コンデンサは、第４トランジスタのエミッタと第８トランジスタとの間に、第４抵抗と並列に接続される。

第１の入力信号の正成分が、第３抵抗を経由することなく、第５トランジスタのベースに入力される。第１の入力信号の負成分が、第４抵抗を経由することなく、第６トランジスタのベースに入力される。第１の入力信号の高周波成分が減衰することなく増幅されるため、増幅回路の高周波特性を改善することができる。

好ましくは、本発明の増幅回路は、さらに、後段増幅回路と、バッファ回路とを備える。後段増幅回路は、初段増幅信号を増幅する。バッファ回路は、後段増幅回路の出力インピーダンスを変換する。後段増幅回路は、第９トランジスタと、第１０トランジスタと、第５抵抗と、第６抵抗とを有する。第９トランジスタは、バッファ回路に接続されるコレクタを有する。第９トランジスタは、初段増幅信号の正成分を入力とするエミッタ接地増幅回路を形成する。第５抵抗は、第９トランジスタのコレクタに接続される一端と、接地される他端とを有する。第１０トランジスタは、バッファ回路に接続されるコレクタを有する。第１０トランジスタは、初段増幅信号の負成分を入力とするエミッタ接地増幅回路を形成する。第６抵抗は、第１０トランジスタのコレクタに接続される一端と、接地される他端とを有する。

第９トランジスタ及び第１０トランジスタの各コレクタ抵抗において、コレクタ内部抵抗及び帰還回路のインピーダンスの寄与を低下させることができる。したがって、増幅回路のゲインが帰還回路の構成に応じて変動することをさらに抑制できる。

本発明の実施の形態によるオペアンプの回路図である。 オペアンプの初段増幅回路における信号経路を示す図である。 第１変形例におけるオペアンプの回路図である。 第２変形例におけるオペアンプの回路図である。 第３変形例におけるオペアンプの回路図である。 第４変形例におけるオペアンプの回路図である。 第５変形例におけるオペアンプの回路図である。 第６変形例におけるオペアンプの回路図である。 第７変形例におけるオペアンプの回路図である。 第８変形例におけるオペアンプの回路図である。 第９変形例におけるオペアンプの回路図である。

以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。

｛オペアンプ１の構成｝
図１は、本実施の形態に係るオペアンプ１の構成を示す回路図である。図１を参照して、オペアンプ１は、初段増幅回路１０と、後段増幅回路２０と、バッファ回路３０と、反転入力端子４１と、非反転入力端子４２と、出力端子４３とを備える。帰還回路５０は、オペアンプ１の外側に接続される、オペアンプ１とは別個の回路である。

初段増幅回路１０は、反転入力端子４１に入力される入力信号６１と、非反転入力端子４２に入力される入力信号６２とを増幅して初段増幅信号を出力する。初段増幅回路１０は、入力信号６１，６２の正成分と、入力信号６１，６２の負成分とを個別に増幅する。初段増幅信号の正成分を、初段増幅正成分６３Ａとする。初段増幅信号の負成分を、初段増幅負成分６３Ｂとする。

後段増幅回路２０は、初段増幅信号（初段増幅正成分６３Ａ及び初段増幅負成分６３Ｂ）を増幅して後段増幅信号を出力する。後段増幅信号の正成分を、後段増幅正成分６４Ａとする。後段増幅信号の負成分を、後段増幅負成分６４Ｂとする。

バッファ回路３０は、後段増幅回路２０の出力インピーダンスを変換する。後段増幅信号は、出力信号６４として出力端子４３から出力される。

｛初段増幅回路１０の構成｝
初段増幅回路１０の構成について説明する。初段増幅回路１０は、トランジスタＴＲ１〜ＴＲ８と、抵抗Ｒ１〜Ｒ６と、定電流源Ｃ１，Ｃ２とを含む。

トランジスタＴＲ１は、ＰＮＰ型のトランジスタである。トランジスタＴＲ１は、入力信号６１の正成分６１Ａを入力とするエミッタフォロワ回路を形成する。トランジスタＴＲ１のコレクタには、負電源４５の電位Ｖ２が印加される。

トランジスタＴＲ２は、トランジスタＴＲ１と対を成すＮＰＮ型のトランジスタである。トランジスタＴＲ２は、入力信号６１の負成分６１Ｂを入力とするエミッタフォロワ回路を形成する。トランジスタＴＲ２のコレクタには、正電源４４の電位Ｖ１が印加される。

トランジスタＴＲ３は、ＰＮＰ型のトランジスタである。トランジスタＴＲ３は、入力信号６２の正成分６２Ａを入力とするエミッタフォロワ回路を形成する。トランジスタＴＲ３のコレクタには、負電源４５の電位Ｖ２が印加される。

トランジスタＴＲ４は、トランジスタＴＲ３と対を成すＮＰＮ型のトランジスタである。トランジスタＴＲ４は、入力信号６２の負成分６２Ｂを入力とするエミッタフォロワ回路を形成する。トランジスタＴＲ４のコレクタには、正電源４４の電位Ｖ１が印加される。

トランジスタＴＲ５は、ＮＰＮ型のトランジスタである。トランジスタＴＲ５のエミッタは、トランジスタＴＲ１のエミッタフォロワ回路の出力に接続される。トランジスタＴＲ５のベースは、トランジスタＴＲ３のエミッタフォロワ回路の出力に接続される。トランジスタＴＲ５は、トランジスタＴＲ１のエミッタフォロワ回路から出力される正成分６１Ａと、トランジスタＴＲ３のエミッタフォロワ回路から出力される正成分６２Ａとを増幅して初段増幅正成分６３Ａを出力する。

トランジスタＴＲ６は、トランジスタＴＲ５と対を成すＰＮＰ型のトランジスタである。トランジスタＴＲ６のエミッタは、トランジスタＴＲ２のエミッタフォロワ回路の出力に接続される。トランジスタＴＲ６のベースは、トランジスタＴＲ４のエミッタフォロワ回路の出力に接続される。トランジスタＴＲ６は、トランジスタＴＲ２のエミッタフォロワ回路から出力される負成分６１Ｂと、トランジスタＴＲ４のエミッタフォロワ回路から出力される負成分６２Ｂとを増幅して初段増幅負成分６３Ｂを出力する。

抵抗Ｒ１は、トランジスタＴＲ５のエミッタ抵抗である。抵抗Ｒ５は、トランジスタＴＲ５のコレクタ抵抗である。抵抗Ｒ２は、トランジスタＴＲ６のエミッタ抵抗である。抵抗Ｒ６は、トランジスタＴＲ６のコレクタ抵抗である。

トランジスタＴＲ７，ＴＲ８と、抵抗Ｒ３，Ｒ４とは、トランジスタＴＲ５のベースとトランジスタＴＲ６のベースとの間の電位差（以下、「差分電位」と呼ぶ。）の変動を抑制する抑制回路を構成する。トランジスタＴＲ７は、ＮＰＮ型のトランジスタである。トランジスタＴＲ８は、トランジスタＴＲ７と対を成すＰＮＰ型のトランジスタである。

次に、初段増幅回路１０を構成する各素子の接続について説明する。反転入力端子４１は、トランジスタＴＲ１，ＴＲ２のベースにそれぞれ接続される。非反転入力端子４２は、トランジスタＴＲ３，ＴＲ４のベースにそれぞれ接続される。

抵抗Ｒ１の一端は、トランジスタＴＲ５のエミッタに接続される。抵抗Ｒ１の他端は、トランジスタＴＲ１のエミッタに接続される。トランジスタＴＲ１のコレクタは、負電源４５に接続される。

抵抗Ｒ２の一端は、トランジスタＴＲ６のエミッタに接続される。抵抗Ｒ２の他端は、トランジスタＴＲ２のエミッタに接続される。トランジスタＴＲ２のコレクタは、正電源４４に接続される。

抵抗Ｒ３の一端は、トランジスタＴＲ７のエミッタに接続される。抵抗Ｒ３の他端は、トランジスタＴＲ３のエミッタに接続される。トランジスタＴＲ３のコレクタは、負電源４５に接続される。

抵抗Ｒ４の一端は、トランジスタＴＲ８のエミッタに接続される。抵抗Ｒ４の他端は、トランジスタＴＲ４のエミッタに接続される。トランジスタＴＲ４のコレクタが、正電源４４に接続される。

トランジスタＴＲ７のコレクタは、定電流源Ｃ１を介して正電源４４に接続される。トランジスタＴＲ７のベースが、トランジスタＴＲ５のベースに接続される。トランジスタＴＲ７のベースとコレクタとは、短絡される。

トランジスタＴＲ８のコレクタは、定電流源Ｃ２を介して負電源４５に接続される。トランジスタＴＲ８のベースは、トランジスタＴＲ６のベースに接続される。トランジスタＴＲ８のベースとコレクタとは、短絡される。

トランジスタＴＲ５のコレクタが、抵抗Ｒ５を介して正電源４４に接続される。また、トランジスタＴＲ５のコレクタが、後段増幅回路２０を構成するトランジスタＴＲ９のベースに接続される。

トランジスタＴＲ６のコレクタが、抵抗Ｒ６を介して負電源４５に接続される。また、トランジスタＴＲ６のコレクタが、後段増幅回路２０を構成するトランジスタＴＲ１０のベースに接続される。

｛後段増幅回路２０の構成｝
次に、後段増幅回路２０の構成を説明する。後段増幅回路２０は、トランジスタＴＲ９，ＴＲ１０と、抵抗Ｒ７〜Ｒ１０とを備える。

トランジスタＴＲ９は、初段増幅正成分６３Ａを入力とするエミッタ接地増幅回路を形成する。トランジスタＴＲ９のコレクタは、バッファ回路３０に接続される。抵抗Ｒ７は、トランジスタＴＲ９のエミッタ抵抗である。抵抗Ｒ９は、トランジスタＴＲ９のコレクタ抵抗である。

トランジスタＴＲ１０は、初段増幅負成分６３Ｂを入力とするエミッタ接地増幅回路を形成する。トランジスタＴＲ１０のコレクタは、バッファ回路３０に接続される。抵抗Ｒ８は、トランジスタＴＲ１０のエミッタ抵抗である。抵抗Ｒ１０は、トランジスタＴＲ１０のコレクタ抵抗である。

後段増幅回路２０における各素子の接続を説明する。トランジスタＴＲ９のエミッタは、抵抗Ｒ７を介して正電源４４に接続される。トランジスタＴＲ９のコレクタは、抵抗Ｒ９の一端と、トランジスタＴＲ１１のベースとに接続される。トランジスタＴＲ１１は、後述するように、バッファ回路３０を構成する。抵抗Ｒ９の他端は、接地される。

トランジスタＴＲ１０のエミッタは、抵抗Ｒ８を介して負電源４５に接続される。トランジスタＴＲ１０のコレクタは、抵抗Ｒ１０の一端と、トランジスタＴＲ１２のベースとに接続される。トランジスタＴＲ１２は、後述するように、バッファ回路３０を構成する。抵抗Ｒ１０の他端は、接地される。

｛バッファ回路３０の構成｝
バッファ回路３０の構成を説明する。バッファ回路３０は、トランジスタＴＲ１１，ＴＲ１２と、抵抗Ｒ１１，Ｒ１２と、バイアス回路３１とを備える。

トランジスタＴＲ１１は、後段増幅正成分６４Ａを入力とするエミッタフォロワ回路を形成する。トランジスタＴＲ１２は、後段増幅負成分６４Ｂを入力とするエミッタフォロワ回路を構成する。バイアス回路３１は、トランジスタＴＲ１１，ＴＲ１２のベースにバイアス電圧を印加する。

トランジスタＴＲ１１のベースは、バイアス回路３１及びトランジスタＴＲ９のコレクタに接続される。トランジスタＴＲ１１のコレクタは、正電源４４に接続される。トランジスタＴＲ１１のエミッタは、抵抗Ｒ１１を介して出力端子４３に接続される。

トランジスタＴＲ１２のベースは、バイアス回路３１及びトランジスタＴＲ１０のコレクタに接続される。トランジスタＴＲ１２のコレクタは、負電源４５に接続される。トランジスタＴＲ１２のエミッタは、抵抗Ｒ１２を介して出力端子４３に接続される。

｛帰還回路５０の構成｝
帰還回路５０は、反転入力端子４１と出力端子４３との間に接続される外付け回路である。オペアンプ１を使用する場合、図１に示すように、帰還回路５０を接続することが前提となる。帰還回路５０は、抵抗ＲＡ，ＲＢを備える。抵抗ＲＡの一端は、出力端子４３に接続される。抵抗ＲＡの他端は、反転入力端子４１及び抵抗ＲＢの一端に接続される。抵抗ＲＢの他端は、接地される。

以下、初段増幅回路１０と、後段増幅回路２０とに分けて、オペアンプ１の動作について説明する。

｛初段増幅回路１０の動作｝
初段増幅回路１０において、入力信号６１，６２は、トランジスタＴＲ５，ＴＲ６により増幅される。

｛トランジスタＴＲ５，ＴＲ６｝
入力信号６１は、反転入力端子４１を介してオペアンプ１に入力される。入力信号６１のうち、正成分６１Ａは、トランジスタＴＲ１、抵抗Ｒ１を経由して、トランジスタＴＲ５のエミッタに入力される。したがって、反転入力端子４１側から見たトランジスタＴＲ５は、ベース接地増幅回路を形成する。

入力信号６２は、非反転入力端子４２を介してオペアンプ１に入力される。入力信号６２のうち、正成分６２Ａは、トランジスタＴＲ３、抵抗Ｒ３及びトランジスタＴＲ７を経由して、トランジスタＴＲ５のベースに入力される。したがって、非反転入力端子４２側から見たトランジスタＴＲ５は、エミッタ接地増幅回路を形成する。

この結果、正成分６１Ａ，６２Ａは、トランジスタＴＲ５により増幅される。増幅された信号は、初段増幅正成分６３Ａとして、初段増幅回路１０から出力される。初段増幅正成分６３Ａは、正成分６１Ａと正成分６２Ａとの差分が増幅された信号である。以下、正成分６１Ａと正成分６２Ａとの差分が増幅される理由を詳しく説明する。

トランジスタＴＲ５が、ベース接地増幅回路として正成分６１Ａを増幅するため、正成分６１Ａと増幅された正成分６１Ａとは、同相である。トランジスタＴＲ５が、エミッタ接地増幅回路として正成分６２Ａを増幅するため、正成分６２Ａと増幅された正成分６２Ａとは、逆相となる。増幅された正成分６１Ａと増幅された正成分６２Ａとが逆相となるため、初段増幅正成分６３Ａは、正成分６１Ａと正成分６２Ａとの差分が増幅された信号として、初段増幅回路１０から出力される。

トランジスタＴＲ６は、トランジスタＴＲ５と同様に動作する。すなわち、トランジスタＴＲ６は、ベース接地増幅回路として負成分６１Ｂを増幅する。トランジスタＴＲ６は、エミッタ接地増幅回路として負成分６２Ｂを増幅する。初段増幅負成分６３Ｂは、初段増幅正成分６３Ａと同様に、負成分６１Ｂと負成分６２Ｂとの差分が増幅された信号として、初段増幅回路１０から出力される。すなわち、初段増幅回路１０は、入力信号６１と入力信号６２との差分を増幅する差動増幅回路として動作する。

｛トランジスタＴＲ３，ＴＲ４｝
トランジスタＴＲ３、ＴＲ４は、上述したように、入力信号６２を入力としたエミッタフォロワ回路を形成する。これにより、オペアンプ１における非反転入力端子４２側の入力インピーダンスを高くすることができる。

｛トランジスタＴＲ１，ＴＲ２｝
トランジスタＴＲ１，ＴＲ２は、上述したように、エミッタフォロワ回路をそれぞれ形成する。これにより、初段増幅回路１０のゲインが、帰還回路５０の構成によって変動することを抑制できる。以下、トランジスタＴＲ１を例にして、初段増幅回路１０のゲインの変動を抑制できる理由を説明する。ここでは、トランジスタＴＲ５のエミッタ内部抵抗は考慮しない。

上述したように、トランジスタＴＲ５は、ベース接地増幅回路及びエミッタ接地増幅回路として動作する。したがって、正成分６１Ａ，６２Ａの増幅率は、コレクタ抵抗とエミッタ抵抗との比（コレクタ抵抗／エミッタ抵抗）で決定される。

帰還回路５０は、反転入力端子４１と出力端子４３との間に接続される。トランジスタＴＲ５から見た帰還回路５０の抵抗成分（以下、「抵抗ＲＦ」と呼ぶ。）は、抵抗ＲＡと抵抗ＲＢとの並列回路の合成抵抗として表わすことができる。

ここで、オペアンプ１が、トランジスタＴＲ１及び抵抗Ｒ１を備えていない場合を説明する。この場合、帰還回路５０が、トランジスタＴＲ５のエミッタに直接的に接続されるため、抵抗ＲＦのみが、トランジスタＴＲ５のエミッタ抵抗となる。したがって、トランジスタＴＲ５における正成分６１Ａ，６２Ａの増幅率は、帰還回路５０の抵抗ＲＦの値に応じて変動する。

同様に、オペアンプ１がトランジスタＴＲ２及び抵抗Ｒ２を備えていない場合、トランジスタＴＲ６における負成分６１Ｂ，６２Ｂの増幅率は、抵抗ＲＦに応じて変動する。つまり、オペアンプ１がトランジスタＴＲ１，ＴＲ２及び抵抗Ｒ１，Ｒ２を備えない場合、初段増幅回路１０のゲインが、帰還回路５０の構成に応じて変動する。

次に、図１に示すように、オペアンプ１が、トランジスタＴＲ１及び抵抗Ｒ１を備える場合を説明する。この場合、トランジスタＴＲ５のエミッタ抵抗として、抵抗Ｒ１と、トランジスタＴＲ１により構成されるエミッタフォロワの出力インピーダンスとを考慮する必要がある。具体的には、トランジスタＴＲ５のエミッタ抵抗は、抵抗Ｒ１と出力インピーダンスとの直列回路の合成抵抗となる。出力インピーダンスをＺ１とすると、Ｚ１は、以下の式で表わされる。
Ｚ１＝ＲＦ×（１／ｈ_ｆｅ（１））
ここで、ＲＦは、抵抗ＲＦ（帰還回路の抵抗成分）の抵抗値を示す。ｈ_ｆｅ（１）は、トランジスタＴＲ１の直流電流増幅率を示す。

ｈ_ｆｅ（１）の値を１００とした場合、トランジスタＴＲ５から見た抵抗ＲＦの値は、トランジスタＴＲ１がない場合の１／１００となる。また、抵抗Ｒ１の値がＺ１よりも大きければ、トランジスタＴＲ５のエミッタ抵抗において、抵抗Ｒ１の寄与が抵抗ＲＦの寄与よりも支配的になる。このように、オペアンプ１がトランジスタＴＲ１及び抵抗Ｒ１を備えた場合、トランジスタＴＲ５における正成分６１Ａ，６２Ａの増幅率が、帰還回路５０の構成により変動することが防止される。

同様に、オペアンプ１が、トランジスタＴＲ２及び抵抗Ｒ２を備えた場合、トランジスタＴＲ６における負成分６１Ｂ，６２Ｂの増幅率が、帰還回路５０の構成により変動することが防止される。なお、オペアンプ１が抵抗Ｒ１，Ｒ２を備えなくても、トランジスタＴＲ５，ＴＲ６のエミッタ抵抗における抵抗ＲＦの影響を防止できる。

｛トランジスタＴＲ５，ＴＲ６へのコレクタ電流の供給｝
トランジスタＴＲ５は、抵抗Ｒ５を介して正電源４４から電流の供給を受けることができる。トランジスタＴＲ６は、抵抗Ｒ６を介して負電源４５から電流の供給を受けることができる。すなわち、トランジスタＴＲ５，ＴＲ６は、従来の差動増幅回路を構成するトランジスタに比べて、コレクタに非常に多くの電流を流すことができる。トランジスタＴＲ５，ＴＲ６のコレクタ電流の上限が緩和されるため、初段増幅回路１０は、動作が制限されることなく、入力信号６１，６２を増幅することができる。

トランジスタＴＲ５を例にして、コレクタに多くの電流を供給できる理由を説明する。図１に示すように、トランジスタＴＲ５のコレクタが、抵抗Ｒ５を介して正電源４４に接続され、トランジスタＴＲ７のコレクタが、定電流源Ｃ１を介して正電源４４に接続されている。すなわち、トランジスタＴＲ５，ＴＲ７は、カレントミラー回路を構成しないため、トランジスタＴＲ５のエミッタ電流の上限は、正電源４４の電位と、抵抗Ｒ５の抵抗値とに基づいて決定される。定電流源Ｃ１は、トランジスタＴＲ５へバイアス電流を供給するために用いられる。この結果、トランジスタＴＲ５のコレクタ電流の上限値は、従来の差動増幅回路を構成するトランジスタのコレクタ電流の上限値よりも、大幅に上昇する。

トランジスタＴＲ５のコレクタ電流の上限値が大幅に上昇することにより、初段増幅正成分６３Ａが歪むことを防止できる。以下、初段増幅正成分６３の波形が歪むことを防止できる理由を説明する。

まず、反転入力端子４１の電位が固定されている場合における、正成分６２Ａの増幅について考える。この場合、トランジスタＴＲ１のエミッタ電位は、変動しない固定電位となる。トランジスタＴＲ１のエミッタ電位が固定された状態で、入力信号６２が非反転入力端子４２に入力されることにより、トランジスタＴＲ５のベース電位は、正成分６２Ａに応じて変化する。抵抗Ｒ１で生じる電位差は、通常のエミッタ接地増幅回路と同様に、トランジスタＴＲ５のベース電位の変化に応じて変化する。

抵抗Ｒ１で生じる電位差の変化に伴って、抵抗Ｒ１に流れる電流（以下、便宜的に「電流ＣＲ１」と呼ぶ。）が変化する。トランジスタＴＲ５のコレクタ電流の上限値が大幅に上昇しているため、電流ＣＲ１は、抵抗Ｒ１における電位差の変化に合わせて、歪むことなく（クリップすることなく）変化する。電流ＣＲ１の変化により発生するトランジスタＴＲ５のコレクタ電位の変動が、増幅された正成分６２Ａとして出力される。

次に、非反転入力端子４２の電位が固定されている場合における、入力信号６１の正成分６１Ａの増幅について考える。この場合、トランジスタＴＲ５のベース電位は、変動しない固定電位となる。トランジスタＴＲ５のベース電位が固定された状態で、入力信号６１が反転入力端子６１に入力されることにより、抵抗Ｒ１の電位差が、正成分６１Ａに応じて変化する。つまり、トランジスタＴＲ１のベースと、トランジスタＴＲ５のベースとの間の電位差（ベース間電圧）が、正成分６１Ａに応じて変動する。ベース間電圧は、トランジスタＴＲ１，ＴＲ５のＶ_ＢＥ（ベース−エミッタ間電圧）と、抵抗Ｒ１で生じる電位差との和として表わすことができる。トランジスタＴＲ１，ＴＲ５のＶ_ＢＥの変動は、抵抗Ｒ１の電位差の変動に比べて非常に小さいため無視することができる。

抵抗Ｒ１で生じる電位差の変化に伴って、電流ＣＲ１が変化する。上述のように、トランジスタＴＲ５のコレクタ電流の上限値が大幅に上昇しているため、電流ＣＲ１は、抵抗Ｒ１で生じる電位差の変化に合わせて、歪むことなく変化する。電流ＣＲ１の変化により発生するトランジスタＴＲ５のコレクタ電位の変動が、増幅された正成分６１Ａとして出力される。

このように、正電源４４から抵抗Ｒ５の抵抗値に応じた電流が供給されることにより、正成分６１Ａ，６２Ａの変化に応じて電流ＣＲ１（トランジスタＴＲ５のコレクタ電流）を変化させることができる。したがって、歪みのない初段増幅信号正成分６３Ａを出力することができる。同様に、トランジスタＴＲ６についても、負電源４５から電流が供給されることにより、歪みのない初段増幅信号負成分６３Ｂを出力することができる。

なお、正成分６１Ａ，６２Ａの増幅について、抵抗Ｒ１がトランジスタＴＲ１とトランジスタＴＲ５のエミッタとの間に接続されることを前提として説明した。しかし、初段増幅回路１０が抵抗Ｒ１，Ｒ２を備えていなくても、トランジスタＴＲ５，ＴＲ６は、入力信号６１，６２を増幅することができる。

この場合、正成分６１Ａ，６２Ａの変化に応じて、トランジスタＴＲ１，ＴＲ５のＶ_ＢＥが変動するため、エミッタ電流の変動の振幅が、抵抗Ｒ１が接続される場合と比べて、大きくなる。この場合、抵抗Ｒ５の抵抗値を調整することにより、トランジスタＴＲ５のゲインを調整すればよい。

｛トランジスタの温度特性の影響｝
また、オペアンプ１が抵抗Ｒ１，Ｒ２を備えることにより、トランジスタＴＲ５，ＴＲ６の温度特性によって生じる初段増幅回路１０のゲインの変動を抑制することができ、かつ、増幅の線形性を向上することができる。以下、トランジスタＴＲ５を例にして、この理由について説明する。ここでは、帰還回路５０の抵抗成分が、初段増幅回路１０のゲインに影響を及ぼさないと仮定する。

一般的には、初段増幅回路１０のゲインを極力高くするために、トランジスタＴＲ５のエミッタには、抵抗Ｒ１は接続されない。この場合、抵抗Ｒ５とエミッタ内部抵抗との比により正成分６１Ａ，６２Ａの増幅率が決定される。エミッタ内部抵抗が温度に応じて変動することにより、増幅率が温度によって変動する。つまり、トランジスタＴＲ５のエミッタに抵抗Ｒ１が接続されない場合、初段増幅回路１０のゲインが、温度によって変動する。

しかし、オペアンプ１では、抵抗Ｒ１がトランジスタＴＲ５のエミッタに接続される。トランジスタＴＲ５のエミッタ抵抗は、エミッタ内部抵抗と抵抗Ｒ１とが直列接続されたときの合成抵抗となる。このため、エミッタ内部抵抗が変動しても、エミッタ抵抗全体での変動幅は小さくなる。トランジスタＴＲ６についても同様である。このように、トランジスタＴＲ５，ＴＲ６のエミッタに抵抗Ｒ１，Ｒ２を接続することにより、温度によって増幅率が変動することが抑制される。したがって、初段増幅回路１０のゲインの変動を抑制することができる。

なお、抵抗Ｒ１，Ｒ２における電圧降下がトランジスタのエミッタ−ベース間電圧（０．６〜０．７Ｖ）以上となるように、抵抗Ｒ１，Ｒ２の抵抗値を設定することが望ましい。これにより、トランジスタＴＲ５，ＴＲ６における増幅率の変動を防止することができる。また、抵抗Ｒ１，Ｒ２の抵抗値の比率を調整することにより、反転入力端子４１の電位を調節することができる。この結果、オペアンプ１の出力ＤＣ電圧を調整することができる。

｛抑制回路の動作｝
次に、トランジスタＴＲ７，ＴＲ８及び抵抗Ｒ３，Ｒ４により構成される抑制回路の動作を説明する。図２は、トランジスタＴＲ５のベースからトランジスタＴＲ６のベースまでの信号経路を示す図である。図２を参照して、差分電位Ｖｂｂは、トランジスタＴＲ５のベースとトランジスタＴＲ６のベースとの間の電位差である。抑制回路は、トランジスタの温度特性の変動によって生じる差分電位Ｖｂｂの変動を抑制する。これにより、トランジスタＴＲ５，ＴＲ６の動作点を安定化させることができる。

初段増幅回路１０において、トランジスタＴＲ５，ＴＲ６のバイアス電流は、定電流源Ｃ１と定電流源Ｃ２との間に流れる電流によって決定される。差分電位Ｖｂｂが変動しなければ、トランジスタＴＲ５，ＴＲ６のバイアス電流は一定となる。つまり、トランジスタＴＲ５、ＴＲ６の動作点は変化しない。

図２を参照して、トランジスタＴＲ５のベースとトランジスタＴＲ７のベースとの間の一点を、点Ｐ１とする。トランジスタＴＲ６のベースとトランジスタＴＲ８のベースとの間の一点を、点Ｐ２とする。図２に示す矢印ＡＲ１，ＡＲ２は、点Ｐ１から点Ｐ２までの信号経路を示す。

エミッタ内部抵抗が温度によって変化するため、Ｖ_ＢＥ（ベース−エミッタ間電圧）も、温度によって変動する。矢印ＡＲ１で示す第１経路において、トランジスタＴＲ１，ＴＲ２，ＴＲ５，ＴＲ６のそれぞれのＶ_ＢＥが温度により変動する。矢印ＡＲ２で示す第２経路において、トランジスタＴＲ３，ＴＲ４，ＴＲ７，ＴＲ８のそれぞれのＶ_ＢＥが温度により変動する。第２経路においてトランジスタＴＲ７，ＴＲ８が存在するため、トランジスタの数が、第１経路と第２経路とで一致する。この結果、第１経路を経由した場合の差分電位Ｖｂｂと、第２経路を経由した場合の差分電位Ｖｂｂとは、同様に変化することになる。したがって、温度に関係なく差分電位Ｖｂｂが一定となるため、トランジスタＴＲ５、ＴＲ６の動作点が変動することを防止できる。

差分電位Ｖｂｂは、抵抗Ｒ１〜Ｒ４の抵抗値を調整することにより変更できる。抵抗値を大きくすれば、差分電位Ｖｂｂを大きくすることができる。この場合、差分電位Ｖｂｂに対するトランジスタＴＲ１〜ＴＲ８のＶ_ＢＥの寄与が相対的に低下するため、各トランジスタのＶ_ＢＥのばらつきが、差分電位Ｖｂｂに与える影響を小さくすることができる。

｛後段増幅回路２０の動作｝
図１を参照して、後段増幅回路２０では、トランジスタＴＲ９，ＴＲ１０がエミッタ接地増幅回路を形成している。オペアンプ１の増幅率を上げることを考えた場合、後段増幅回路２０は、抵抗Ｒ９を備えない方が望ましい。

しかし、トランジスタＴＲ９，ＴＲ１０のコレクタが抵抗Ｒ９，Ｒ１０を介してそれぞれ接地されることにより、後段増幅回路２０のゲインが、帰還回路５０の構成により変動することを防止できる。以下、トランジスタＴＲ９を例に詳しく説明する。

図１を参照して、抵抗Ｒ７は、トランジスタＴＲ９のエミッタ抵抗である。トランジスタＴＲ９のコレクタ抵抗は、抵抗Ｒ９と、トランジスタＴＲ９のコレクタ内部抵抗と、出力抵抗とが互いに並列接続された並列回路の合成抵抗により表わされる。トランジスタＴＲ９の出力アドミッタンスをｈ_ｏｅ（９）とした場合、コレクタ内部抵抗は、（１／ｈ_ｏｅ（９））で表わされる。出力抵抗は、トランジスタＴＲ９のコレクタ抵抗であり、トランジスタＴＲ９により形成されるエミッタ接地増幅回路の出力インピーダンスに相当する。

トランジスタＴＲ９のコレクタは、トランジスタＴＲ１１、抵抗Ｒ１１，ＲＡ，ＲＢを介して接地されている。出力抵抗の抵抗値をＲｏとすると、Ｒｏは、以下の式で表わされる。
Ｒｏ＝ｈ_ｆｅ（１１）×（Ｒ１１＋（ＲＡ＋ＲＢ））
ｈ_ｆｅ（１１）は、トランジスタＴＲ１１の直流電流増幅率を示す。Ｒ１１，ＲＡ，ＲＢは、抵抗Ｒ１１，ＲＢ，ＲＡの抵抗値を示す。

抵抗Ｒ９の抵抗値がトランジスタＴＲ９のコレクタ内部抵抗より非常に小さく（Ｒ９≪１／ｈ_ｏｅ（９））、かつ、抵抗Ｒ９の抵抗値がＲｏよりも非常に小さい（Ｒ９≪Ｒｏ）場合を考える。この場合、出力抵抗において、抵抗Ｒ９の寄与が支配的なる。一方、出力抵抗において、帰還回路５０の抵抗ＲＡ，ＲＢの寄与が低下する。初段増幅負成分６３Ｂを増幅するトランジスタＴＲ１０についても、同様である。

抵抗Ｒ９がトランジスタＴＲ９のコレクタに接続されていない場合を考える。出力抵抗がコレクタ内部抵抗よりも小さくなる（Ｒｏ＜１／ｈ_ｏｅ（９））と、抵抗ＲＡ，ＲＢが、トランジスタＴＲ９の出力抵抗において支配的となる。つまり、抵抗ＲＡ及び抵抗ＲＢの抵抗値によって、後段増幅回路２０のゲインが変動する。しかし、後段増幅回路２０が抵抗Ｒ９，Ｒ１０を備えることにより、帰還回路５０の抵抗ＲＡ，ＲＢが後段増幅回路２０のゲインに与える影響を抑制することが可能となる。

｛変形例｝
以下、本実施の形態の変形例について説明する。上述したオペアンプ１において、トランジスタＴＲ１，ＴＲ３のコレクタが負電源４５に接続され、トランジスタＴＲ２，ＴＲ４のコレクタが正電源４４に接続される例を説明した。しかし、トランジスタＴＲ１〜ＴＲ４のコレクタの接続は、これに限られない。

図３は、オペアンプ１の第１変形例を示す回路図である。図３を参照して、第１変形例では、トランジスタＴＲ１、ＴＲ２のコレクタが接地される。これにより、トランジスタＴＲ１，ＴＲ２の電力損失を低減することができる。

図４は、オペアンプ１の第２変形例を示す回路図である。図４を参照して、第２変形例では、トランジスタＴＲ１，ＴＲ３のコレクタが、トランジスタＴＲ６のベースに接続される。トランジスタＴＲ６のベース電位が負電源４５の電位よりも高いため、トランジスタＴＲ２，ＴＲ４の電力損失を低減することができる。トランジスタＴＲ２，ＴＲ４のコレクタが、トランジスタＴＲ５のベースに接続される。トランジスタＴＲ５のベース電位が正電源４４の電位よりも低いため、トランジスタＴＲ２，ＴＲ４の電力損失を低減することができる。また、図４に示すように、トランジスタＴＲ１〜ＴＲ４のコレクタを接続することにより、トランジスタＴＲ１〜ＴＲ４のコレクタ容量Ｃ_ｏｂの影響を小さくすることができる。

図５は、オペアンプ１の第３変形例を示す回路図である。図５を参照して、トランジスタＴＲ１，ＴＲ３のコレクタが、定電源４７に接続される。定電源４７の電位は、負電源４５の電位よりも高い。したがって、トランジスタＴＲ１，ＴＲ３の電力損失を低減することができる。また、トランジスタＴＲ２，ＴＲ４のコレクタが、定電源４６に接続される。定電源４６の電位は、正電源４４の電位よりも低い。したがって、トランジスタＴＲ２，ＴＲ４の電力損失を低減することができる。

また、オペアンプ１を図６〜図１１に示す回路構成としてもよい。

図６は、オペアンプ１の第４変形例を示す図である。図６を参照して、コンデンサＣＡ１が、トランジスタＴＲ３のエミッタとトランジスタＴＲ７のエミッタとの間に接続される。コンデンサＣＡ１と抵抗Ｒ３とは、並列接続される。コンデンサＣＡ２が、トランジスタＴＲ４のエミッタとトランジスタＴＲ８のエミッタとの間に接続される。コンデンサＣＡ１と抵抗Ｒ４とは、並列接続される。これにより、初段増幅回路１０の周波数特性を改善することができる。

以下、この理由について、抵抗Ｒ３、トランジスタＴＲ５、及びコンデンサＣＡ１の動作を例にして説明する。下記の説明は、抵抗Ｒ４、トランジスタＴＲ６、及びコンデンサＣＡ２に対しても適用できる。

非反転入力端子４２からトランジスタＴＲ５のベースまでの抵抗成分と、トランジスタＴＲ５のコレクタ容量Ｃ_ｏｂとにより、ローパスフィルタが形成される。ローパスフィルタにより、非反転入力端子４２から入力される正成分６２Ａの高周波成分が減衰する。一方、反転入力端子４１から入力される正成分６１Ａの高周波成分は、トランジスタＴＲ５のコレクタ容量Ｃ_ｏｂの影響を受けないため、減衰しない。正成分６２Ａが減衰するのに対して正成分６１Ａが減衰しないため、初段増幅回路１０における同相信号除去比が、高周波領域において劣化する。

非反転入力端子４２からトランジスタＴＲ５のベースまでの抵抗成分において、抵抗Ｒ３の寄与が支配的である。しかし、抵抗Ｒ１〜Ｒ４は、上述のように、差分電位Ｖｂｂを調整するために設けられているため、抵抗Ｒ３を外すことはできない。抵抗Ｒ３と並列に接続されるコンデンサＣＡ１を設けることにより、正成分６２Ａは、抵抗Ｒ３を経由せずに、トランジスタＴＲ５に入力される。上記のローパスフィルタにおいて、抵抗Ｒ３が抵抗成分として寄与しなくなるため、ローパスフィルタのカットオフ周波数を高くすることができる。この結果、初段増幅回路１０における高周波特性と、同相信号除去比とを改善することができる。

図７は、オペアンプ１の第５変形例を示す図である。図７を参照して、トランジスタＴＲ５が、トランジスタＴＲ１３とともにカスコード回路を形成する。トランジスタＴＲ６が、トランジスタＴＲ１４とともにカスコード回路を形成する。これにより、トランジスタＴＲ５，ＴＲ６で発生するミラー効果の影響を低減することができる。

具体的には、トランジスタＴＲ１３のベースが定電源４６に接続される。トランジスタＴＲ１３のエミッタが、トランジスタＴＲ５のコレクタに接続される。トランジスタＴＲ１３のコレクタが、抵抗Ｒ５の一端と、トランジスタＴＲ９のベースとに接続される。トランジスタＴＲ１４のベースが定電源４７に接続される。トランジスタＴＲ１４のエミッタが、トランジスタＴＲ６のコレクタに接続される。トランジスタＴＲ１５のコレクタが、抵抗Ｒ６の一端と、トランジスタＴＲ１０のベースとに接続される。

正成分６２Ａが、トランジスタＴＲ５により形成されるエミッタ接地増幅回路で増幅されるため、初段増幅回路１０の高周波特性は、トランジスタＴＲ５のミラー効果により劣化する。しかし、トランジスタＴＲ５，ＴＲ１３がカスコード回路を形成することにより、トランジスタＴＲ５のミラー効果が抑制される。同様に、トランジスタＴＲ６，ＴＲ１４がカスコード回路を形成することにより、トランジスタＴＲ６のミラー効果が抑制される。この結果、初段増幅回路１０の高周波特性を改善するとともに、初段増幅回路１０のスルーレートを改善することができる。

なお、図７に示す初段増幅回路１０において、コンデンサＣＡ１，ＣＡ２を設けなくてもよい。この場合であっても、トランジスタＴＲ５，ＴＲ６におけるミラー効果の影響を低減することができるため、初段増幅回路１０の高周波特性及びスルーレートを改善することができる。

図８は、オペアンプ１の第６変形例を示す回路図である。図８を参照して、初段増幅回路１０と後段増幅回路２０との間に、エミッタフォロワ回路が接続される。

具体的には、トランジスタＴＲ１３のベースがトランジスタＴＲ５のコレクタに接続される。トランジスタＴＲ１３のエミッタが、抵抗Ｒ１３の他端とトランジスタＴＲ９のベースとに接続される。抵抗Ｒ１３の他端が正電源４４に接続される。トランジスタＴＲ１３のコレクタが接地される。

トランジスタＴＲ１４のベースがトランジスタＴＲ６のコレクタに接続される。トランジスタＴＲ１４のエミッタが、抵抗Ｒ１４の一端とトランジスタＴＲ１０のベースとに接続される。抵抗Ｒ１４の他端が、負電源４５に接続される。トランジスタＴＲ１４のコレクタが接地される。これにより、後段増幅回路２０の周波数特性を改善することができる。

図９は、オペアンプ１の第７変形例を示す回路図である。図９を参照して、後段増幅回路２０において、トランジスタＴＲ９，ＴＲ１３がカスコード回路を構成する。トランジスタＴＲ１０，１４がカスコード回路を構成する。

具体的には、トランジスタＴＲ１３のエミッタが、トランジスタＴＲ９のコレクタに接続される。トランジスタＴＲ１３のコレクタが、抵抗Ｒ９の一端及びトランジスタＴＲ１１のベースに接続される。トランジスタＴＲ１３のベースが、定電源４６に接続される。

トランジスタＴＲ１８のエミッタが、トランジスタＴＲ１０のコレクタに接続される。トランジスタＴＲ１８のコレクタが、抵抗Ｒ１０の一端及びトランジスタＴＲ１２のベースに接続される。トランジスタＴＲ１８のベースが、定電源４７に接続される。

カスコード回路が追加されることにより、トランジスタＴＲ９，ＴＲ１０の電力損失を低減することができる。また、ミラー効果が発生しないため、後段増幅回路２０の周波数特性を改善することができる。

図１０は、オペアンプ１の第８変形例を示す回路図である。図１０を参照して、初段増幅回路１０は、トランジスタＴＲ７，ＴＲ８に代えて、ダイオードＤ１，Ｄ２を備える。

ダイオードＤ１のアノードが、定電流源Ｃ１の一端とトランジスタＴＲ５のベースとに接続される。ダイオードＤ１のカソードが、抵抗Ｒ３に接続される。ダイオードＤ２のカソードが、定電流源Ｃ２の一端とトランジスタＴＲ６のベースとに接続される。ダイオードＤ１のアノードが、抵抗Ｒ３に接続される。ダイオードの電圧降下の温度特性は、トランジスタのＶ_ＢＥの温度特性を同じである。このため、図１０に示す回路構成でも、差分電位Ｖｂｂの変動を抑えることができる。

図１１は、オペアンプ１の第９変形例を示す回路図である。図１１を参照して、オペアンプ１は、バッファ回路３０を備えなくてもよい。この場合、トランジスタＴＲ９のコレクタは、抵抗Ｒ９の一端と、出力端子４３とに接続される。トランジスタＴＲ１０のコレクタは、抵抗Ｒ１０の一端と、出力端子４３とに接続される。この場合、オペアンプ１の出力インピーダンスは、バッファ回路３０を備えたときよりも高くなる。

図１１に示すオペアンプ１を用いる場合、出力端子４３に接続される回路素子（以下、出力側素子と呼ぶ。）の抵抗が、抵抗Ｒ９，Ｒ１０の抵抗値よりも大きいことが望ましい。トランジスタＴＲ９の出力抵抗は、抵抗Ｒ９と出力側素子との並列回路の合成抵抗となる。出力側素子の抵抗値が抵抗Ｒ９の抵抗値よりも大きい場合、出力抵抗において抵抗Ｒ９の寄与が支配的となる。つまり、トランジスタＴＲ９により構成されるエミッタ接地増幅回路のゲインが、出力側素子の抵抗値により変動することを防止することができる。トランジスタＴＲ１０により構成されるエミッタ接地増幅回路についても同様である。この結果、後段増幅回路２０のゲインが、出力側素子により変動することを防止できる。

上記実施の形態では、初段増幅回路１０を備えるオペアンプ１を例にして説明したが、初段増幅回路１０のみを使用して、入力信号６１，６２を増幅してもよい。

以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。

１ オペアンプ
１０ 初段増幅回路
２０ 後段増幅回路
３０ バッファ回路
３１ バイアス回路
４１ 反転入力端子
４２ 非反転入力端子
４３ 出力端子
４４ 正電源
４５ 負電源
４６，４７ 定電源
５０ 帰還回路
Ｒ１〜Ｒ１４ 抵抗
ＴＲ１〜ＴＲ１４ トランジスタ
Ｃ１，Ｃ２ 定電流源
ＣＡ，ＣＡ２ コンデンサ

Claims (6)

1. 増幅回路であって、
   反転入力端子に入力される第１入力信号と、非反転入力端子に入力される第２入力信号とを増幅して初段増幅信号を出力する初段増幅回路を備え、
   前記初段増幅回路は、
   前記第１入力信号の正成分を入力とする第１エミッタフォロワ回路を形成し、コレクタに所定の第１電位が印加される第１トランジスタと、
   前記第１入力信号の負成分を入力とする第２エミッタフォロワ回路を形成し、コレクタに所定の第２電位が印加される第２トランジスタと、
   前記第２入力信号の正成分を入力とする第３エミッタフォロワ回路を形成し、コレクタに所定の第３電位が印加される第３トランジスタと、
   前記第２入力信号の負成分を入力とする第４エミッタフォロワ回路を形成し、コレクタに所定の第４電位が印加される第４トランジスタと、
   前記第１エミッタフォロワ回路の出力に接続されるエミッタと、前記第３エミッタフォロワ回路の出力に接続されるベースと、第１コレクタ抵抗を介して正電源の電位が印加され、前記初段増幅信号の正成分が出力されるコレクタとを有する第５トランジスタと、
   前記第２エミッタフォロワ回路の出力に接続されるエミッタと、前記第４エミッタフォロワ回路の出力に接続されるベースと、第２コレクタ抵抗を介して負電源の電位が印加され、前記初段増幅信号の負成分が出力されるコレクタとを有する第６トランジスタとを含む増幅回路。
2. 請求項１に記載の増幅回路であって、
   前記初段増幅回路は、さらに、
   前記第１トランジスタのエミッタと、前記第５トランジスタのエミッタとの間に接続される第１抵抗と、
   前記第２トランジスタのエミッタと、前記第６トランジスタのエミッタとの間に接続される第２抵抗とを含む増幅回路。
3. 請求項２に記載の増幅回路であって、
   前記初段増幅回路は、さらに、
   前記第５トランジスタのベースと前記第６トランジスタのベースとの間の電位差の変動を抑制する抑制回路を含む増幅回路。
4. 請求項３に記載の増幅回路であって、
   前記抑制回路は、
   前記第５トランジスタのベースに接続されるベース及びコレクタと、前記第３トランジスタのエミッタに接続されるエミッタとを有する第７トランジスタと、
   前記第６トランジスタのベースに接続されるベース及びコレクタと、前記第４トランジスタのエミッタに接続されるエミッタとを有する第８トランジスタと、
   前記第３トランジスタのエミッタと前記第７トランジスタのエミッタとの間に接続される第３抵抗と、
   前記第４トランジスタのエミッタと前記第８トランジスタのエミッタとの間に接続される第４抵抗とを含む増幅回路。
5. 請求項４に記載の増幅回路であって、
   前記抑制回路は、さらに、
   前記第３トランジスタのエミッタと前記第７トランジスタとの間に、前記第３抵抗と並列に接続される第１コンデンサと、
   前記第４トランジスタのエミッタと前記第８トランジスタとの間に、前記第４抵抗と並列に接続される第２コンデンサとを含む増幅回路。
6. 請求項１〜請求項５のいずれか１項に記載の増幅回路であって、さらに、
   前記初段増幅信号を増幅する後段増幅回路と、
   前記後段増幅回路の出力インピーダンスを変換するバッファ回路とを備え、
   前記後段増幅回路は、
   前記バッファ回路に接続されるコレクタを有し、前記初段増幅信号の正成分を入力とするエミッタ接地増幅回路を形成する第９トランジスタと、
   前記第９トランジスタのコレクタに接続される一端と、接地される他端とを有する第５抵抗と、
   前記バッファ回路に接続されるコレクタを有し、前記初段増幅信号の負成分を入力とするエミッタ接地増幅回路を形成する第１０トランジスタと、
   前記第１０トランジスタのコレクタに接続される一端と、接地される他端とを有する第６抵抗とを含む増幅回路。
   

Images