JP5445515B2 - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP5445515B2 JP5445515B2 JP2011121133A JP2011121133A JP5445515B2 JP 5445515 B2 JP5445515 B2 JP 5445515B2 JP 2011121133 A JP2011121133 A JP 2011121133A JP 2011121133 A JP2011121133 A JP 2011121133A JP 5445515 B2 JP5445515 B2 JP 5445515B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- collector
- resistor
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
図1は、本実施の形態に係る増幅回路1の構成を示す回路図である。図1を参照して、増幅回路1は、初段増幅回路10と、後段増幅回路20と、バッファ回路30と、反転入力端子41と、非反転入力端子42と、出力端子43とを備える。帰還回路50は、増幅回路1の外側に接続される、増幅回路1とは別個の回路である。
初段増幅回路10の構成について説明する。初段増幅回路10は、トランジスタTR1〜TR8と、抵抗R1、R2、R5、R6、R21〜R24と、定電流源C1,C2とを含む。トランジスタTR3、TR4、TR7、TR8、抵抗R21〜R24は定電圧源を構成している。
次に、後段増幅回路20の構成を説明する。後段増幅回路20は、トランジスタTR9,TR10と、抵抗R7〜R10とを備える。
バッファ回路30の構成を説明する。バッファ回路30は、トランジスタTR11,TR12と、抵抗R11,R12と、バイアス回路31とを備える。
帰還回路50は、反転入力端子41と出力端子43との間に接続される外付け回路である。増幅回路1を使用する場合、図1に示すように、帰還回路50を接続することが前提となる。帰還回路50は、抵抗RA,RBを備える。抵抗RAの一端は、出力端子43に接続される。抵抗RAの他端は、反転入力端子41及び抵抗RBの一端に接続される。抵抗RBの他端は、接地される。
初段増幅回路10において、入力信号61,62は、トランジスタTR5,TR6により増幅される。
入力信号61は、反転入力端子41を介して増幅回路1に入力される。入力信号61のうち、正成分61Aは、トランジスタTR1、抵抗R1を経由して、トランジスタTR5のエミッタに入力される。したがって、反転入力端子41側から見たトランジスタTR5は、ベース接地増幅回路を形成する。
上記の通り、トランジスタTR3、TR4、TR7、TR8、抵抗R21〜R24は定電圧源を構成している。トランジスタTR3、TR4、TR7、TR8の各ベース−エミッタ間電圧Vbeの合計電圧(0.6V×4=2.4V)が抵抗R22およびR23の両端に生じる。これにより、抵抗R22およびR23の両端に生じた電圧に基づいて、抵抗R22およびR23に電流が流れる。そして、抵抗R22およびR23に流れる電流とほぼ同じ電流が抵抗R21およびR24にも流れる。なぜなら、トランジスタTR7、TR8のベース−エミッタ間に流れる電流は無視できる程度に微少だからである。
トランジスタTR3、TR4は、上述したように、入力信号62を入力としたエミッタフォロワ回路を形成する。これにより、増幅回路1におけるトランジスタTR5、TR6のベース−コレクタ間容量Cobの悪影響を低くすることができる。
トランジスタTR1,TR2は、上述したように、エミッタフォロワ回路をそれぞれ形成する。これにより、初段増幅回路10のゲインが、帰還回路50の構成によって変動することを抑制できる。以下、トランジスタTR1を例にして、初段増幅回路10のゲインの変動を抑制できる理由を説明する。ここでは、トランジスタTR5のエミッタ内部抵抗は考慮しない。
Z1=RF×(1/hfe(1))
ここで、RFは、抵抗RF(帰還回路の抵抗成分)の抵抗値を示す。hfe(1)は、トランジスタTR1の直流電流増幅率を示す。
トランジスタTR5は、抵抗R5を介して正電源44から電流の供給を受けることができる。トランジスタTR6は、抵抗R6を介して負電源45から電流の供給を受けることができる。すなわち、トランジスタTR5,TR6は、従来の差動増幅回路を構成するトランジスタに比べて、コレクタに非常に多くの電流を流すことができる。トランジスタTR5,TR6のコレクタ電流の上限が緩和されるので、初段増幅回路10は、動作が制限されることなく、入力信号61,62を増幅することができる。
定電流源C1、C2の代わりに抵抗を挿入ことも可能である。しかし、定電流源C1、C2の代わりに抵抗を挿入する場合、挿入した抵抗が信号ラインにとって負荷として機能する。仮に負荷として機能しないように抵抗の値を大きくすると、バイアス電流が非常に小さくなってしまう。そこで、図1では、定電流源C1、C2を使用することによって、信号ラインに対するインピーダンスを無限大にすることができ、かつ、適切なバイアス電流を流すことができる。
また、増幅回路1が抵抗R1,R2を備えることにより、トランジスタTR5,TR6の温度特性によって生じる初段増幅回路10のゲインの変動を抑制することができ、かつ、増幅の線形性を向上することができる。以下、トランジスタTR5を例にして、この理由について説明する。ここでは、帰還回路50の抵抗成分が、初段増幅回路10のゲインに影響を及ぼさないと仮定する。
例えばトランジスタTR3、TR4、TR7、TR8と、TR1、TR2、TR5、TR6との温度特性が異なっている場合、トランジスタTR1、TR2、TR5、TR6のベース−エミッタ間電圧Vbeが温度によって変動してしまうと、トランジスタTR5のコレクタ電流が変動してしまう。この問題を解決するために、トランジスタTR3、TR4、TR7、TR8の温度特性を、TR1、TR2、TR5、TR6の温度特性と等しくする。つまり、トランジスタTR5のコレクタ電流が温度の影響を受けて変動したとしても、トランジスタTR7のコレクタ電流も温度によって同じ量だけ変動させることによって、温度の影響を相殺できる。
図1を参照して、後段増幅回路20では、トランジスタTR9,TR10がエミッタ接地増幅回路を形成している。増幅回路1の増幅率を上げることを考えた場合、後段増幅回路20は、抵抗R9を備えない方が望ましい。
Ro=hfe(11)×(R11+(RA+RB))
hfe(11)は、トランジスタTR11の直流電流増幅率を示す。R11,RA,RBは、抵抗R11,RB,RAの抵抗値を示す。
以下、本実施の形態の変形例について説明する。上述した増幅回路1において、トランジスタTR1,TR3のコレクタが負電源45に接続され、トランジスタTR2,TR4のコレクタが正電源44に接続される例を説明した。しかし、トランジスタTR1〜TR4のコレクタの接続は、これに限られない。第1変形例では、トランジスタTR1、TR2のコレクタが接地される。これにより、トランジスタTR1,TR2の電力損失を低減することができる。
10 初段増幅回路
20 後段増幅回路
30 バッファ回路
31 バイアス回路
41 反転入力端子
42 非反転入力端子
43 出力端子
44 正電源
45 負電源
50 帰還回路
Claims (4)
- 反転入力端子に入力される第1入力信号と、非反転入力端子に入力される第2入力信号とを増幅して初段増幅信号を出力する初段増幅回路を備え、
前記初段増幅回路が、
前記第2入力信号の正成分と規定される信号成分を入力とする第1エミッタフォロワ回路を形成し、コレクタに所定の第1電位が印加される第1トランジスタと、
前記第2入力信号の負成分と規定される信号成分を入力とする第2エミッタフォロワ回路を形成し、コレクタに所定の第2電位が印加される第2トランジスタと、
前記第1トランジスタのエミッタに接続されるエミッタを有する第3トランジスタと、
前記第2トランジスタのエミッタに接続されるエミッタを有する第4トランジスタと、
前記第3トランジスタのコレクタと前記第3トランジスタのベースとの間に接続された第1抵抗と、
前記第3トランジスタのベースと前記第4トランジスタのベースとの間に接続された第2抵抗と、
前記第4トランジスタのコレクタと前記第4トランジスタのベースとの間に接続された第3抵抗と、
前記第1入力信号の正成分と規定される信号成分が入力されるエミッタと、前記第3トランジスタのコレクタに接続されるベースと、第1コレクタ抵抗を介して正電源の電位が印加され、前記初段増幅信号の正成分と規定される信号成分が出力されるコレクタとを有する第5トランジスタと、
前記第1入力信号の負成分と規定される信号成分が入力されるエミッタと、前記第4トランジスタのコレクタに接続されるベースと、第2コレクタ抵抗を介して負電源の電位が印加され、前記初段増幅信号の負成分と規定される信号成分が出力されるコレクタとを有する第6トランジスタとを含み、
前記第1トランジスタと、前記第2トランジスタと、前記第3トランジスタと、前記第4トランジスタと、前記第1抵抗と、前記第2抵抗と、前記第3抵抗と、が定電圧源を構成する、増幅回路。 - 前記初段増幅回路が、
前記第1入力信号の正成分と規定される信号成分を入力とする第3エミッタフォロワ回路を形成し、エミッタが前記第5トランジスタのエミッタに接続され、コレクタに所定の第3電位が印加される第7トランジスタと、
前記第1入力信号の負成分と規定される信号成分を入力とする第4エミッタフォロワ回路を形成し、エミッタが前記第6トランジスタのエミッタに接続され、コレクタに所定の第4電位が印加される第8トランジスタと、をさらに含む、請求項1に記載の増幅回路。 - 前記初段増幅回路が、
前記第7トランジスタのエミッタと、前記第5トランジスタのエミッタとの間に接続される第4抵抗と、
前記第8トランジスタのエミッタと、前記第6トランジスタのエミッタとの間に接続される第5抵抗とをさらに含む、請求項2に記載の増幅回路。 - 前記初段増幅信号を増幅する後段増幅回路と、
前記後段増幅回路の出力インピーダンスを変換するバッファ回路とをさらに備え、
前記後段増幅回路が、
前記バッファ回路に接続されるコレクタを有し、前記初段増幅信号の正成分と規定される信号成分を入力とするエミッタ接地増幅回路を形成する第9トランジスタと、
前記第9トランジスタのコレクタに接続される一端と、接地される他端とを有する第6抵抗と、
前記バッファ回路に接続されるコレクタを有し、前記初段増幅信号の負成分と規定される信号成分を入力とするエミッタ接地増幅回路を形成する第10トランジスタと、
前記第10トランジスタのコレクタに接続される一端と、接地される他端とを有する第7抵抗とを含む、請求項1〜3のいずれかに記載の増幅回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011121133A JP5445515B2 (ja) | 2011-05-31 | 2011-05-31 | 増幅回路 |
EP11173814.2A EP2424108B1 (en) | 2010-08-30 | 2011-07-13 | Amplifying circuit |
US13/190,656 US8310307B2 (en) | 2010-08-30 | 2011-07-26 | Amplifying circuit |
CN201110231249.XA CN102386858B (zh) | 2010-08-30 | 2011-08-12 | 放大电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011121133A JP5445515B2 (ja) | 2011-05-31 | 2011-05-31 | 増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012249206A JP2012249206A (ja) | 2012-12-13 |
JP5445515B2 true JP5445515B2 (ja) | 2014-03-19 |
Family
ID=47469198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011121133A Expired - Fee Related JP5445515B2 (ja) | 2010-08-30 | 2011-05-31 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5445515B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6933797B2 (ja) | 2017-02-20 | 2021-09-08 | オンキヨーホームエンターテイメント株式会社 | オーディオアンプおよびオーディオパワーアンプ |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4358739A (en) * | 1980-02-11 | 1982-11-09 | Nelson David A | Wide-band direct-current coupled transistor amplifier |
US4502020A (en) * | 1983-10-26 | 1985-02-26 | Comlinear Corporation | Settling time reduction in wide-band direct-coupled transistor amplifiers |
JPS60103810A (ja) * | 1983-11-11 | 1985-06-08 | Matsushita Electric Ind Co Ltd | 電力増幅器 |
JP3103104B2 (ja) * | 1990-11-19 | 2000-10-23 | キヤノン株式会社 | バッファ回路 |
JPH08321729A (ja) * | 1995-05-26 | 1996-12-03 | Hideo Onishi | プッシュプル電力増幅器 |
JPH1070418A (ja) * | 1996-08-27 | 1998-03-10 | Hitachi Denshi Ltd | 多段カスコード増幅器 |
US6188281B1 (en) * | 1998-09-30 | 2001-02-13 | Maxim Integrated Products, Inc. | Linear transconductance circuits having class AB amplifiers parallel coupled with concave compensation circuits |
US6724260B2 (en) * | 2002-03-28 | 2004-04-20 | Texas Instruments Incorporated | Low power current feedback amplifier |
-
2011
- 2011-05-31 JP JP2011121133A patent/JP5445515B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012249206A (ja) | 2012-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101180793A (zh) | 快速建立的、低噪声、低偏移的运算放大器和方法 | |
US7532072B1 (en) | Method to control the output common mode in a differential OPAMP with rail-to-rail input stage | |
EP2424108B1 (en) | Amplifying circuit | |
US10931240B2 (en) | Amplifier with reduced power consumption and improved slew rate | |
JPH0362323B2 (ja) | ||
JP5333520B2 (ja) | 増幅回路 | |
JP6515666B2 (ja) | 増幅回路 | |
US7683715B2 (en) | Feedback biasing technique for a stage of an amplifier that uses a feedback control loop having low gain | |
JP5445515B2 (ja) | 増幅回路 | |
KR101834255B1 (ko) | 영상신호 출력 회로 | |
JP5810935B2 (ja) | スイッチングアンプ | |
US7538614B1 (en) | Differential amplifier with independent output common mode adjustment | |
JP2002542700A (ja) | 改良型演算増幅器出力段 | |
JP2016187080A (ja) | 利得可変差動増幅回路 | |
US9985589B2 (en) | System and method for improving total harmonic distortion of an amplifier | |
JP4919042B2 (ja) | カスコード増幅器 | |
JP3922906B2 (ja) | 広帯域差動増幅回路 | |
KR101126574B1 (ko) | 저잡음 고입력 임피던스 프리앰프 | |
JP3414454B2 (ja) | アンプのバイアス回路 | |
JP2607970B2 (ja) | オフセットキャンセル回路 | |
JP6933797B2 (ja) | オーディオアンプおよびオーディオパワーアンプ | |
JP2007019850A (ja) | Dcオフセットキャンセル回路およびこれを用いた表示装置 | |
JP2013005373A (ja) | 差動トランスインピーダンス増幅器 | |
JP4114255B2 (ja) | 増幅装置 | |
JP2009253709A (ja) | 信号増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5445515 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |