KR101126574B1

KR101126574B1 - 저잡음 고입력 임피던스 프리앰프

Info

Publication number: KR101126574B1
Application number: KR1020090132454A
Authority: KR
Inventors: 송원철
Original assignee: 조관영
Priority date: 2009-12-29
Filing date: 2009-12-29
Publication date: 2012-03-21
Also published as: KR20110075885A

Abstract

본 발명은 저잡음 고입력임피던스 프리앰프에 관한 것으로서, 더욱 상세하게는, 고입력 임피던스, 고증폭이득 및 저잡음 특성을 갖도록 구성되어서, 커패시터형 센서에서 감지한 신호를 왜곡됨이 없이 증폭하여 출력하는 저잡음 고입력 임피던스 프리앰프에 관한 것이다.

이를 위한 본 발명은, 센서(10)에서 감지된 전압신호를 입력단(1)으로 입력받아 전류신호로 변환하고 증폭하여 출력단(2)을 통해 출력하는 저잡음 고입력 임피던스 프리앰프에 있어서, 출력단(2)의 출력전압(Vout)를 분압한 궤환부(60)의 피드백전압(Vb)을 상기 입력단(1)에 인가하여서, 상기 피드백전압(Vb)이 센서(10)의 전압신호에 바이어싱되게 하는 바이어스부(20); 차동구조 전압전류변환부(40)에게 일정한 크기의 전류를 공급하는 정전류부(30); 두개의 전압전류변환소자로 차동구조회로를 구성하여 상기 피드백전압(Vb)으로 바이어싱된 입력단(1) 전압과 상기 피드백전압(Vb) 사이의 차전압에 대응되는 소신호전류를 전류증폭부(50)에 공급하되, 소신호전류를 공급하는 접속점(J1)에 상기 정전류부(30)의 정전류가 인가되게 회로구성하여서 차동구조회로에게 공급되는 DC전류를 상기 정전류에서 차감한 DC전류에 의해 바이어싱되게 하는 차동구조 전압전류변환부(40); 상기 접속점(J1)을 통해 공급받는 전류를 증폭하여 궤환부(60)로 흐르게 하는 전류증폭부(50); 상기 전류증폭부(50)로부터 공급받는 전류를 통과시켜 접지단(G)으로 흐르게 하여서, 피드백전압(Vb)을 발생시켜 상기 바이어스부(10)에 공급하는 궤환부(60); 를 포함하여 구성 된다.

프리앰프, 센서, 입력 임피던스, 차동구조, 저잡음, 고증폭이득, 전계효과 트랜지스터, 바이폴라 트랜지스터, 바이어스, 전류 동작점, 전압 동작점

Description

저잡음 고입력 임피던스 프리앰프{PRE-AMPLIFIER WITH LOW NOISE AND HIGH INPUT IMPEDANCE}

일반적으로, 아날로그 센서의 감지신호에 따라 제어동작을 수행하는 시스템에서는, 아날로그 센서로 감지한 전압 레벨이 매우 낮아서 해당 시스템의 내부에서 처리 가능한 레벨까지 증폭하는 프리앰프(Pre-Amplifier, 전치 증폭기)가 설치된다.

이때, 아날로그 센서는 출력신호의 레벨이 매우 낮을 뿐만 아니라, 출력 임피던스가 매우 크므로, 프리 앰프의 입력 임피던스를 크게 하여서 아날로그 센서로부터 입력받는 감지신호의 손실을 최소화하여야 하고, 아울러 프리앰프의 증폭 이득을 높이고 증폭에 따른 잡음도 최소화하는 것이 바람직하다.

도 1은 종래 기술에 따른 프리 앰프의 회로도이다.

먼저, 도 1(a)은 증폭소자인 접합형 전계효과 트랜지스터(JFET, J11)를 이용하여 구성한 프리앰프의 회로도로서, 센서(10)의 출력단을 접합형 전계효과 트랜지스터인 JFET(J11)의 게이트(gate) 단자에 연결하며, 이때 상기 JFET(J11)의 드레인(drain) 단자는 저항(R11)을 경유하여 전원(VCC)에 연결하고 상기 JFET(J11)의 소스(source) 단자는 접지단(G)에 연결하여서, 게이트 단자를 통해 입력받는 센서의 전압신호를 증폭한다. 여기서, 센서(10)에 병렬로 설치되는 저항(R12)는 상기 JFET(J11)의 게이트 단자의 기준 전위를 제공하기 위한 바이어스(bios) 역할을 한다.

다음으로 도 1(b)와 도 1(c)는, 증폭소자인 바이폴라 트랜지스터(BJT, T21)이나 CMOS(Q31)을 이용하여 구성한 프리 앰프의 회로도로서, 상기 도 1(a)와의 차이점은 JFET(J11)을 대신하여 바이폴라 트랜지스터(T21)나 COMS(Q31)을 사용한다는 것이며, 전원(Vcc)에 연결되는 저항(R21, R31)와 바이어스 저항(R22, R32)은 바이폴라 트랜지스터(T21)나 COMS(Q31)의 동작특성에 맞게 조절된다.

이와 같이, 각각의 상기 종래기술에 따른 프리앰프는 낮은 레벨의 센서(10) 전압신호를 증폭하여 높은 레벨의 전압(Vout) 및 전류를 얻을 수 있었다.

하지만, JFET(J11)은 입력 임피던스는 크지만 이득이 낮고, 바이폴라 트랜지스터(T21)는 이득은 높으나 입력 임피던스가 작으며, CMOS(Q31)는 입력 임피던스도 크고 이득도 적당하나 소자 자체의 잡음이 커서, 상기 종래기술들로는 고입력 임피던스, 고증폭이득 및 저잡음의 증폭 특성을 얻지 못하는 한계가 있었다.

도 2는, 상기 도 1의 한계를 해소하기 위한 종래기술로서, JFET(J41, J42)와 바이폴라 트랜지스터(T41)를 포함하여 구성된다.

상기 도 2에 따른 종래기술은, 센서(10)의 전압신호를 입력받는 입력단과 접지단 사이에 기준 전위를 제공하는 저항 R42; 기준 전위로 변위된 센서(10)의 전압신호를 게이트로 입력받아 증폭시킴과 아울러 전류신호로 변환하는 JFET(J41); 상기 JFET(J41)의 드레인과 출력(Vout) 사이에 연결되어 일정한 세기의 전류를 상기 JFET(J41)의 드레인 측에 공급되게 하는 JFET(J42); 베이스를 상기 JFET(J41)의 드레인에 연결하고 에미터를 출력(Vout)에 연결하고 콜렉터를 R43를 통해 접지시켜서, 전원(Vcc)과 출력(Vout) 사이에 연결된 저항 R41을 통과하는 전류를 변경시키게 하는 PNP타입 바이폴라 트랜지스터(T41);를 포함하여 구성되며, JFET(J41)가 갖고 있는 고입력 임피던스 특성과 바이폴라 트랜지스터(T41)가 갖고 있는 고증폭이득 특성을 이용하여서 고입력 임피던스 및 증폭이득을 동시에 만족하고 잡음도 적은 프리앰프를 제공할 수 있었다.

즉, 상기 도 2에 도시된 종래기술은, 고입력 임피던스를 갖는 JFET(J41)을 이용하여 센서(10) 전압신호를 전류신호로 변환하고, 고증폭이득을 갖는 바이폴라 트랜지스터(T41)를 이용하여 전류신호를 증폭하도록 구성되었다.

하지만, 상기 도 2에 도시된 종래기술은, 전압신호를 전류신호로 변환한 후에 전류신호를 증폭하도록 구성되지만, NPN 타입보다 전류 이득이 낮은 PNP타입 트랜지스터를 사용할 수밖에 없어서 큰 전류이득을 얻기 어려웠고, 이로 인해 저항 R43를 통한 출력전압의 피드백 전압도 낮아서 출력 신호의 왜곡을 충분히 감소시키지 못하였으며, 동작 바이어스 전류도 줄이기 어려웠다. 향후, 기기의 소형화 경향으로 센서의 크기가 더욱 작게 만들게 됨에 따라 센서 출력도 작아지게 되는데, 이럴 경우에 센서의 신호를 왜곡 없이 더욱 큰 이득으로 증폭시키는 프리앰프를 장착해야만 한다. 하지만, 상기 도 2의 종래기술로는 이와 같은 프리앰프를 제공할 수 없어서, 종래기술의 한계를 극복할 수 있는 기술이 필요하게 되었다.

더욱이, 프리앰프는, 기준이 되는 전압신호인 바이어스 전압을 센서(10)의 감지신호에 인가하여서, 안정된 동작점(또는, Q 포인트)에서 센서(10)의 소신호가 변동되게 하는 것이 바람직하다. 또한, 이러한 커패시턴스 타입(capacitance type)의 센서(10)에서 감지된 신호를 입력받는 JFET의 동작점도 안정되게 정하여서, 정해진 동작점에서 소신호가 변동되게 하고 그 변동되는 소신호를 왜곡 없이 증폭하여 출력하는 것이 바람직하다. 따라서, 프리앰프를 구성하는 소자의 파라미터(parameter) 값이 노후화 등의 원인으로 일정한 값을 갖지 아니하더라도 센서 신호의 동작점 및 JFET의 동작점을 안정되게 하는 회로구성이 필요하다.

따라서 본 발명의 목적은, 고입력 임피던스, 고증폭이득 및 저잡음 특성을 갖추며, 전류증폭소자를 NPN타입의 트랜지스터로 장착할 수 있도록 구성되어서, 종래기술에 비해 큰 이득을 얻을 수 있는 저잡음 고입력 임피던스 프리앰프를 제공하는 것이다.

본 발명의 다른 목적은, 입력단(1)에 충분한 바이어스 전압을 인가하여 왜곡 없이 소신호 전압을 전류신호로 변환하고 증폭할 수 있으며, 소자의 파라미터(parameter) 값이 변동되더라도 안정된 동작을 하는 저잡음 고입력 임피던스 프리앰프를 제공하는 것이다.

상기 목적을 달성하기 위해 본 발명은, 센서(10)에서 감지된 전압신호를 입력받는 입력단(1)과, 로드저항(RL)을 통해 전원(Vcc)에 접속되는 출력단(2)과, 기준전위를 제공하는 접지단(G) 을 구비하며, 입력단(1)을 통해 입력받는 신호를 증폭하여 출력단(2)을 통해 출력하는 저잡음 고입력 임피던스 프리앰프에 있어서, 출력단(2)의 출력전압(Vout)를 분압한 궤환부(60)의 피드백전압(Vb)을 상기 입력단(1)에 인가하여서, 상기 피드백전압(Vb)이 센서(10)의 전압신호에 바이어싱되게 하는 바이어스부(20); 차동구조 전압전류변환부(40)에게 일정한 크기의 전류를 공급하는 정전류부(30); 두개의 전압전류변환소자로 차동구조회로를 구성하여 상기 피드백전압(Vb)으로 바이어싱된 입력단(1) 전압과 상기 피드백전압(Vb) 사이의 차전압에 대응되는 소신호전류를 전류증폭부(50)에 공급하되, 소신호전류를 공급하는 접속점(J1)에 상기 정전류부(30)의 정전류가 인가되게 회로구성하여서 차동구조회로에게 공급되는 DC전류를 상기 정전류에서 차감한 DC전류에 의해 바이어싱되게 하는 차동구조 전압전류변환부(40); 상기 접속점(J1)을 통해 공급받는 전류를 증폭하여 궤환부(60)로 흐르게 하는 전류증폭부(50); 상기 전류증폭부(50)로부터 공급받는 전류를 통과시켜 접지단(G)으로 흐르게 하여서, 피드백전압(Vb)을 발생시켜 상기 바이어스부(10)에 공급하는 궤환부(60); 를 포함하여 구성됨을 특징으로 한다.

상기 차동구조 전압전류변환부(40)는, N채널 전계효과 트렌지스터인 제1 JFET(41) 및 제2 JFET(42)의 소스단을 전류바이어스부(43)로 바이어싱된 공통 소스단(J2)에 연결하여 차동구조를 구성하되, 상기 제1 JFET(41)에서 게이트단을 상기 입력단(1)에 연결하고 드레인단을 상기 출력단(2)에 연결하며, 상기 제2 JFET(42)에서 게이트단에 상기 궤환부(60)의 피드백전압(Vb)를 인가하고 드레인단을 소신호전류를 공급하는 상기 접속점(J1)에 연결하여 회로구성될 수 있음을 특징으로 한다.

상기 전류증폭부(50)는, NPN타입 바이폴라 트랜지스터로 구성될 수 있음을 특징으로 한다.

상기 정전류부(30) 및 전류바이어스부(43)는, 게이트단과 소스단을 상호 연결시킨 N채널 전계효과 트랜지스터로 구성될 수 있음을 특징으로 한다.

상기 바이어스부(20) 및 궤환부(60)는, 저항소자로 이루어질 수 있음을 특징 으로 한다.

따라서, 상기와 같이 구성되는 본 발명은, 센서(10)의 전압신호를 전류신호로 변환하는 부분을 차동구조의 전압전류변환부(40)로 구성하고 정전류부(30)와 연계시켜서, 전류증폭부(50)를 전류이득이 큰 NPN타입 바이폴라트랜지스터(TN1)로 구성할 수 있으므로, 고입력임피던스를 구현하면서도 종래기술들에 비해 큰 이득을 제공하는 효과를 거둔다.

또한, 본 발명은, 센서(10)에서 감지된 전압신호을 입력받는 입력단(1)에 출력단(2) 측의 궤환부(60)로부터 인가받는 피드백전압(Vb)으로 바이어싱하므로, 본 발명을 구성하는 소자들의 변수값이 변경되더라도 센서(10)의 전압 동작점을 안정되게 하고, 이에 따라 출력(Vout) 신호의 왜곡을 최소화하는 장점을 갖으며, 아울러, 피드백전압(Vb)을 입력단(1)에 바이어싱할 때에 바이어스부(20)를 고저항값을 갖는 소자로 채용하여서 입력 임피던스를 더욱 증가시킬 수 있으므로, 센서(10)의 작은 전압신호를 더욱 안정되게 입력받아 처리할 수 있는 이점을 갖는다.

또한, 본 발명은, 전류를 증폭하는 전류증폭부(50)의 전압 동작점도 안정시켜서 소자의 파라미터 값에 영향을 받지 않는 출력신호를 얻을 수 있으며, 이에 따라 프리앰프를 제작할 때에 제작 수율을 더욱 높일 수 있는 이점도 갖는다.

이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 당해 분야에 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 설명한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지의 기능 또는 공지의 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.

도 3은 본 발명의 실시예에 따른 저잡음 고입력 임피던스 프리앰프의 회로도이다.

상기 도 3을 참조하면, 본 발명의 실시예에 따른 프리앰프는, 센서(10)에서 감지된 전압신호를 입력단(1)을 통해 입력받고, 센서(10)의 두 출력단 중에서 상기 입력단(1)에 연결되지 아니한 다른 하나의 출력단을 접지단(G)에 연결되게 하며, 로드저항(RL)을 경유하여 전원(Vcc)에 연결되는 출력단(2)을 통해 전원을 공급받아서, 상기 출력단(2)과 접지단(G) 사이의 전압을 출력신호로 전달한다.

그리고, 본 발명의 실시예에 따른 프리앰프는, 바이어스부(20), 정전류부(30), 차동구조 전압전류변환부(40), 전류증폭부(50) 및 궤환부(60)를 내부에 구비한다.

이와 같이 구성되는 본 발명은, 궤환부(60)에 가해지는 피드백전압(Vb)을 바이어스부(20)를 통해 상기 입력단(1)에 인가하여서, 상기 피드백전압(Vb)이 센서(10) 전압신호의 전압 동작점이 되게 바이어싱시키고, 이와 같이 바어어싱된 센서(10) 전압신호를 차동구조 전압전류변환부(40)를 이용하여 전류신호로 변환시키 되, 전류신호의 전류 동작점을 정전류부(30)를 이용하여 조정한다.

다음으로, 본 발명은, 전류 동작점이 조정된 전류신호를 전류증폭부(50)를 이용하여 증폭하여서, 증폭한 전류를 상기 출력단(20)으로부터 궤환부(60)로 흐르게 하여 궤환부(60)에 피드백전압(Vb)을 발생시킨다. 이때 발생되는 피드백전압(Vb)은, 상기 전류증폭부(50)로부터 공급받는 전류가 상기 궤환부(60)를 통전하여 접지단(G)으로 흐르게 됨에 따라 전류증폭부(50)와 궤환부(60)의 접속점에 가해지는 전압으로서, 상기 바이어스부(20)를 경유하여 입력단(1)에 가해진다.

먼저, 본 발명의 실시예를 쉽게 이해시키기 위해서, 출력단(2)의 출력전압(Vout)를 분압한 피드백전압(Vb)에 대해서 우선적으로 설명한다.

출력단(2)을 살펴보면, 전류증폭부(50)와 궤환부(60)를 직렬 접속한 후에 상기 출력단(2)과 접지단(G)의 사이에 연결하였음을 볼 수 있다. 따라서, 상기 전류증폭부(50)와 궤환부(60)의 접속점과 상기 접지단(G) 사이의 전압, 즉 상기 궤환부(60)의 양단에 걸리는 전압은 상기 전류증폭부(50)로부터 공급받는 전류에 의해서 결정되며, 결국 출력전압(Vout)을 분압한 전압으로 되는 것이다. 그리고, 상기 궤환부(60)의 양단 전압은, 바이어싱하기 위한 피드백전압(Vb)으로서 상기 바이어스부(20) 및 차동구조 전압전류변환부(40)에 인가되는 것이다.

그리고, 본 발명의 설명함에 있어서, "동작점" 이라는 용어를 사용하는 데, 이 용어는 본 발명이 속하는 기술분야에서 통상적으로 사용되는 용어로서, 변동하는 소신호의 동작 포인트, 즉 DC 성분을 의미하는 용어이다. 이러한 동작점은 회로 를 구성하는 소자의 특성에 따라 적절한 포인트에서 소신호값이 변동되게 하는 바이어싱(biasing) 성분에 해당된다.

이하, 상기 바이어스부(20), 정전류부(30), 차동구조 전압전류변환부(40), 전류증폭부(50) 및 궤환부(60)에 대해서 상세히 설명한다.

상기 바이어스부(20), 상기 전류증폭부(50)와 궤환부(60)의 접속점을 상기 입력단(1)에 연결되게 하며, 본 발명의 실시예에서는 저항소자(R1)로 구성되어서, 상기 피드백전압(Vb)이 상기 바이어스부(20)를 통해 상기 입력단(1)에 인가되는 것이다. 여기서, 커패시턴스 타입(capacitance type)으로 이루어지는 상기 센서(10)로부터 전압신호를 입력받을 때의 입력단(1)의 전압을 살펴보면, 상기 피드백전압(Vb)에 의해 바이어싱됨을 알 수 있다. 즉, 상기 센서(10)의 전압신호는, 상기 피드백전압(Vb)을 전압 동작점으로 하는 소신호로서 상기 입력단(1)에 가해지는 것이다.

보다 구체적으로, 상기 바이어스부(20)를 구성하는 저항소자(R1)를 상기 센서(10)의 소신호 내부저항(미도시)보다 매우 큰 저항값을 갖는 소자로 실장하면, 예를 들어 수 기가옴(GΩ)의 값을 갖는 소자로 실장하면, 궤환부(60)에 의해 바이어싱되는 DC전압에 따른 상기 센서(10)의 DC 내부저항(미도시)이 거의 무한대에 가까우므로, DC전압인 피드백전압(Vb)에 의해 바이어싱은 되지만 소신호 전압은 실질적으로 거의 전달되지 아니한다. 따라서, 소자의 변수(파라미터)가 변하더라도 센 서(10)로 감지하는 소신호의 전압 동작점(Q포인트)이 상기 전류증폭부(50)로 증폭되는 소신호의 전압 동작점(Q포인트)과 거의 동일하게 하여서, 상기 전류증폭부(50)로 증폭되는 소신호의 동작점(Q포인트)을 안정되게 할 수 있다.

이와 같이, 입력단(1)에는, 상기 바이어스부(20)에 의해서 상기 궤환부(60)의 피드백전압(Vb)을 전압 동작점으로 하는 센서(10)의 소신호가 인가된다.

상기 정전류부(30)는, 후술하는 차동구조 전압전류변환부(40)에게 일정한 크기의 전류를 공급하며, 본 발명의 실시예에서는, 게이트단과 소스단을 상호 연결시킨 N채널 전계효과 트랜지스터(JN4)로 구성되며 드레인단을 출력단(2)에 연결하고 게이트단 및 소스단을 연결한 접속점을 후술하는 차동구조 전압전류변환부(40)에 연결하는 형태로 실장된다. 이와 같이 구성되는 전계효과 트랜지스터(JN4)는 소자의 파라미터값에 따라 결정되는 일정한 전류를 드레인단과 소스단의 사이로, 즉, N채널로 통과시킨다.

상기 차동구조 전압전류변환부(40)는, 상기 입력단(1)에 인가되는 전압과 상기 궤환부(60)의 피드백전압(Vb)을 각각 입력받도록 구성되는 차동구조 회로로 이루어져서, 두 입력 신호의 차전압에 대응되는 소신호전류를 출력시킨다. 이때, 상기 차동구조 전압전류변환부(40)는 상기 정전류부(30)로부터 정전류를 공급받도록 회로 구성되어서, 출력되는 소신호전류에게 일정한 바이어스전류를 인가시키고, 이와 같이 바이어스싱된 소신호전류를 후술하는 전류증폭부(50)에 공급한다.

본 발명의 실시예에서 상기 차동구조 전압전류변환부(40)는, N채널 전계효과 트렌지스터인 제1 JFET(41) 및 제2 JFET(42)와, 전류바이어스부(43)를 포함하여 회로구성된다. 여기서, 상기 제1 JFET(41) 및 제2 JFET(42)는 전압신호를 전류신호로 변환하는 전압전류변환소자이다.

구체적으로, 상기 제1 JFET(41) 및 제2 JFET(42)의 소스단을 상기 전류바이어스부(43)로 바이어싱된 공통 소스단(J2)에 연결하여 차동구조를 구성한다.

그리고, 상기 제1 JFET(41)은 게이트단을 상기 입력단(1)에 연결하여서 상기 입력단(1)에 인가되는 전압신호, 즉, 상기 피드백전압(Vb)으로 바이어싱된 센서(10)의 소신호를 입력받게 하고 드레인단을 상기 출력단(2)에 연결하여서 게이트단과 소스단 사이의 전압 크기에 대응되는 전류를 흐르게 한다.

또한, 상기 제2 JFET(42)은, 게이트단을 전류증폭부(50)와 궤환부(60) 사이의 접속점에 연결하여 상기 궤환부(60)의 피드백전압(Vb)를 인가받게 하고, 드레인단을 상기 정전류부(30) 및 전류증폭부(50)에 연결하여서 드레인단과 연결된 접속점(J1)을 통해 상기 정전류부(30)로부터 정전류를 공급받게 하고, 아울러, 차동 회로에 의한 소신호전류를 바이어싱시켜 전류증폭부(50)에 공급되게 한다.

또한, 상기 전류바이어스부(43)는, 상기 제1 JFET(41) 및 제2 JFET(42)의 공통 소스단(J2)과 접지단(G) 사이에 연결되며, 일정한 크기의 바이어스 전류를 흐르게 한다. 그리고, 본 발명의 실시예에서 상기 전류바이어스부(43)는, 게이트단과 소스단을 상호 연결한 N채널 전계효과 트랜지스터(JN3)로 구성하였다.

바람직하게, 상기 제1 JFET(41) 및 제2 JFET(42)은 N채널 전계효과 트랜지스 터이므로, 게이트단을 통해 인가받는 전압신호를 전류신호로 변환하되, 고입력 임피던스를 갖게 되어서 왜곡 없이 안정되게 전류신호로 변환할 수 있다.

다음으로, 상기 입력단(1)에 인가되는 전압신호에 의해 상기 접속점(J1)을 통해 출력되는 전류신호의 생성과정을 설명하면 다음과 같다.

상기 제1 JFET(41)의 게이트단은 피드백전압(Vb)으로 바이어싱된 센서(10)의 전압을 입력단(1)으로부터 인가받고, 상기 제2 JFET(42)의 게이트단은 피드백전압(Vb)을 궤환부(60)로부터 인가받으므로, 입력단(1) 전압과 피드백전압(Vb) 사이의 차전압에 대응되는 전류를 상기 접속점(J1)을 통해 출력되게 한다. 즉, 상기 제1 JFET(41)의 게이트단에 인가되는 전압의 변동이 전류신호로 변환되므로 공통 소스단(J2)의 전위가 변동되고, 공통 소스단(J2)의 전위의 변동이 상기 제2 JFET(42)의 전류도 변경시켜서, 결국, 상기 제1 JFET(41)의 게이트단에 인가되는 전압의 변동에 대응되는 소신호전류가 상기 접속점(J1)을 통해 전류증폭부(50)로 공급되는 것이다.

이때, 상기 정전류부(30)는 상기 접속점(J1)에게 정전류를 공급하므로, 상기 제2 JFET(42)에게 공급되는 전류를 상기 정전류부(30)의 정전류에서 차감하여 발생되는 전류가 상기 접속점(J1)을 통해 전류증폭부(50)로 공급된다. 따라서, 상기 정전류부(30)로부터 공급받는 정전류가 상기 제2 JFET(42)의 DC 성분 전류값보다 크도록 설정하여 소신호를 왜곡시키지 아니하게 하면, 상기 전류증폭부(50)로 공급되는 소신호전류는 상기 정전류부(30)의 정전류에서 상기 제2 JFET(42)의 DC 성분 전류를 차감한 DC 전류에 의해 바이어싱되는 것이다.

본 발명의 실시예에서 상기 정전류부(30) 및 전류바이어스부(43)는 N채널 전계효과 트랜지스터(JN3, JN4)로 구성되므로, 적절한 정전류의 크기를 갖는 전계효과 트랜지스터를 선택하여 소신호전류에 바이어싱되는 DC전류의 크기를 설정할 수 있다. 여기서, N채널 전계효과 트랜지스터(JN3, JN4)의 정전류 크기는 전류가 통과하는 N채널의 단면적에 따라 결정되며, 바람직하게 상기 제2 JFET(42)의 동작점 전류값이 상기 정전류부(30)의 정전류값보다 작게 되도록 상기 전류바이어스부(43)의 정전류값을 정하는 것이다.

그리고, 이와 같이 설정되는 DC전류는 후술하는 전류증폭부(50)의 동작점 전류가 되므로, 전류증폭부(50)의 소자 특성도 고려하여 설정되는 것이 바람직하다.

상기 전류증폭부(50)는, 상기 출력단(2)과 상기 궤환부(60) 사이에 연결되어서, 상기 차동구조 전압전류변환부(40)로부터 공급받는 전류를 증폭하고, 증폭하여 얻는 전류를 상기 궤환부(60)로 공급한다.

본 발명의 실시예에서는, 상기 전류증폭부(50)를 NPN타입 바이폴라 트랜지스터(TN1)로 구성하였다. 즉, 상기 바이폴라 트랜지스터(TN1)는, 베이스단을 상기 차동구조 전압전류변환부(40)의 접속점(J1)에 연결하고, 콜렉터단을 상기 출력단(2)에 연결하고, 에미터단을 상기 궤환부(60)에 연결하여 회로적으로 실장된다.

이와 같이 실장된 상기 바이폴라 트랜지스터(TN1)는, 전류 증폭소자로서, 상기 차동구조 전압전류변환부(40)로부터 공급받는 전류를 증폭하여 콜렉터단과 에미터단의 사이를 통전시킨다.

바람직하게, 상기 바이폴라 트랜지스터(TN1)는 NPN타입으로 이루어져서, PNP타입보다는 큰 전류 이득, 다시 말해서 큰 증폭률을 얻을 수 있다. 이는, NPN타입의 바이폴라 트랜지스터((Bipolar Transistor)가 PNP타입의 바이폴라 트랜지스터((Bipolar Transistor)보다 큰 전류 이득을 얻는 특성을 갖기 때문이다.

상기 궤환부(60)는, 상기 전류증폭부(50)의 에미터단과 접지단(G) 사이에 연결되는 것으로서, 본 발명의 실시예에서는 저항소자(R2)로 구성하였다. 그리고, 상기 전류증폭부(50)의 에미터단과의 접속점에 인가되는 전압, 즉, 상기 저항소자(R2)의 양단에 걸리는 전압을 피드백전압(Vb)으로 하여서, 상기 바이어스부(20) 및 차동구조 전압전류변환부(40)에게 인가한다.

상기에서 설명한 바와 같이, 본 발명의 실시예에 따른 저잡음 고입력 임피던스 프리앰프는, 센서(10)의 전압신호를 입력받는 입력단(1)에 고입력 임피던스를 갖는 제1 JFET(41)을 연결하고, 아울러, 궤환부(60)의 피드백전압(Vb)을 바이어스부(20)를 통해 입력단(1)에 바이어싱하여서 입력 임피던스를 더욱 증가시켰으므로, 센서(10)의 작은 전압신호를 안정되게 입력받아 신호처리할 수 있다.

또한, 본 발명은, 상기 정전류부(30) 및 차동구조 전압전류변환부(40)를 구성하는 소자를 적정히 선택하여서 상기 전류증폭부(50)의 동작점 특성에 맞게 설정할 수 있으므로, 상기 전류증폭부(50)를 NPN타입의 바이폴라 트랜지스터(TN1)로 구성할 수 있으며, 이에 따라 PNP타입보다 고이득을 갖는 NPN타입으로 높은 전류이득 을 얻을 수 있다.

또한, 본 발명은, 전류증폭부(50)에 연결된 궤환부(60)의 입력측에 가해지는 피드백전압(Vb)을 바이어스부(20)를 통해 입력단(1)에 인가하여서, 센서(10)에서 감지된 전압신호의 동작점과 궤환부(60)의 입력측에서 발생되는 전압신호의 동작점을 실질적으로 동일하게 하여서, 내부 소자들의 변수(파라미터) 값이 변경되더라도 안정된 동작점에서 소신호를 증폭할 수 있게 한다.

한편, 본 발명의 실시예에 따르면, 상기 전류증폭부(50)를 구성하는 바이폴라 트랜지스터(TN1)의 에미터단에 걸리는 동작점 전압이, 내부 소자의 변수(파라미터)가 변동되더라도 안정되게 유지된다.

즉, 상기 바이폴라 트랜지스터(TN1) 및 제2 JFET(42)의 변수(파라미터) 값이 노후화나 내부적의 원인에 의해 변경되더라도, 상기 바이폴라 트랜지스터(TN1)의 에미터단의 동작점 전압은 안정된 값을 갖게 된다.

예를 들면, 소자들의 변수값이 변경되어 바이폴라 트랜지스터(TN1)의 에미터단 전압이 높아지면, 전류바이어스부(43)의 드레인단 전압도 높아지면서 바이어스 전류가 증가하여 제2 JFET(42)를 통해 흐르는 전류도 증가하게 된다. 또한, 바이폴라 트랜지스터(TN1)의 에미터단 전압이 높아진다는 것은, 궤환부(60)로 흐르는 전류가 증가하는 것을 의미하므로, 출력단(2)의 전압도 낮아지는 결과를 가져와 정전류부(30)의 드레인단 전압도 낮아져 정전류부(30)을 통해 흐르는 전류도 줄어든다. 결국, 정전류부(30)을 통해 흐르는 전류가 줄고, 제2 JFET(42)를 통해 흐르는 전류 가 증가함에 따라, 바이폴라 트랜지스터(TN1)의 베이스단으로 입력되는 전류가 감소되어서, 결국 바이폴라 트랜지스터(TN1)의 에미터단 전압을 낮추게 된다.

같은 원리에 의해서, 바이폴라 트랜지스터(TN1)의 에미터단 전압은, 소자들의 변수값이 변경되어 낮아지더라도 상기 제2 JFET(42) 및 정전류부(30)의 상호작용에 의해 다시 높아지게 조정되는 것이다.

이와 같이 본 발명은, 소자들의 변수값이 변경되더라도 바이폴라 트랜지스터(TN1)의 에미터단 전압을 안정된 동작점이 되도록 유지시켜서, 바이폴라 트랜지스터(TN1)의 에미터단 전압, 즉, 상기 피드백전압(Vb)도 안정되게 유지시킨다.

이상에서 본 발명의 기술적 사상을 예시하기 위해 구체적인 실시 예로 도시하고 설명하였으나, 본 발명은 상기와 같이 구체적인 실시 예와 동일한 구성 및 작용에만 국한되지 않고, 여러가지 변형이 본 발명의 범위를 벗어나지 않는 한도 내에서 실시될 수 있다. 따라서, 그와 같은 변형도 본 발명의 범위에 속하는 것으로 간주해야 하며, 본 발명의 범위는 후술하는 특허청구범위에 의해 결정되어야 한다.

도 1은 종래기술에 따른 프리 앰프의 회로도.

도 2는 다른 종래기술에 따른 프리 앰프의 회로도.

도 3는 본 발명의 실시예에 따른 저잡음 고입력 임피던스 프리앰프의 회로도.

< 도면의 주요 부분에 대한 부호의 설명 >

1 : 입력단 2 : 출력단

10 : 센서 20 : 바이어스부

30 : 정전류부 40 : 차동구조 전압전류변환부

41 : 제1 JFET 42 : 제2 JFET

43 : 전류바이어스부

50 : 전류증폭부 60 : 궤환부

G : 접지단 RL : 로드저항

Claims

삭제
센서(10)에서 감지된 전압신호를 입력받는 입력단(1)과, 로드저항(RL)을 통해 전원(Vcc)에 접속되는 출력단(2)과, 기준전위를 제공하는 접지단(G) 을 구비하며, 입력단(1)을 통해 입력받는 신호를 증폭하여 출력단(2)을 통해 출력하는 저잡음 고입력 임피던스 프리앰프에 있어서,

출력단(2)의 출력전압(Vout)를 분압한 궤환부(60)의 피드백전압(Vb)을 상기 입력단(1)에 인가하여서, 상기 피드백전압(Vb)이 센서(10)의 전압신호에 바이어싱되게 하는 바이어스부(20);

차동구조 전압전류변환부(40)에게 일정한 크기의 전류를 공급하는 정전류부(30);

두개의 전압전류변환소자로 차동구조회로를 구성하여 상기 피드백전압(Vb)으로 바이어싱된 입력단(1) 전압과 상기 피드백전압(Vb) 사이의 차전압에 대응되는 소신호전류를 전류증폭부(50)에 공급하되, 소신호전류를 공급하는 접속점(J1)에 상기 정전류부(30)의 정전류가 인가되게 회로구성하여서 차동구조회로에게 공급되는 DC전류를 상기 정전류에서 차감한 DC전류에 의해 바이어싱되게 하는 차동구조 전압전류변환부(40);

상기 접속점(J1)을 통해 공급받는 전류를 증폭하여 궤환부(60)로 흐르게 하는 전류증폭부(50);

상기 전류증폭부(50)로부터 공급받는 전류를 통과시켜 접지단(G)으로 흐르게 하여서, 피드백전압(Vb)을 발생시켜 상기 바이어스부(20)에 공급하는 궤환부(60);

를 포함하여 구성되되,

상기 차동구조 전압전류변환부(40)는,

N채널 전계효과 트렌지스터인 제1 JFET(41) 및 제2 JFET(42)의 소스단을 전류바이어스부(43)로 바이어싱된 공통 소스단(J2)에 연결하여 차동구조를 구성하되, 상기 제1 JFET(41)에서 게이트단을 상기 입력단(1)에 연결하고 드레인단을 상기 출력단(2)에 연결하며, 상기 제2 JFET(42)에서 게이트단에 상기 궤환부(60)의 피드백전압(Vb)를 인가하고 드레인단을 소신호전류를 공급하는 상기 접속점(J1)에 연결하여 회로구성되는 것임을 특징으로 하는 저잡음 고입력 임피던스 프리앰프.
제 2항에 있어서,

상기 전류증폭부(50)는,

NPN타입 바이폴라 트랜지스터로 구성됨을 특징으로 하는 저잡음 고입력 임피던스 프리앰프.
제 3항에 있어서,

상기 정전류부(30) 및 전류바이어스부(43)는,

게이트단과 소스단을 상호 연결시킨 N채널 전계효과 트랜지스터로 구성됨을 특징으로 하는 저잡음 고입력 임피던스 프리앰프.
제 4항에 있어서,

상기 바이어스부(20) 및 궤환부(60)는,

저항소자로 이루어짐을 특징으로 하는 저잡음 고입력 임피던스 프리앰프.