KR20140089052A - 귀환 증폭기 - Google Patents

귀환 증폭기 Download PDF

Info

Publication number
KR20140089052A
KR20140089052A KR1020130000317A KR20130000317A KR20140089052A KR 20140089052 A KR20140089052 A KR 20140089052A KR 1020130000317 A KR1020130000317 A KR 1020130000317A KR 20130000317 A KR20130000317 A KR 20130000317A KR 20140089052 A KR20140089052 A KR 20140089052A
Authority
KR
South Korea
Prior art keywords
feedback
transistor
resistor
bias
voltage
Prior art date
Application number
KR1020130000317A
Other languages
English (en)
Inventor
이상흥
김성일
강동민
임종원
주철원
윤형섭
문재경
남은수
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020130000317A priority Critical patent/KR20140089052A/ko
Priority to US13/950,895 priority patent/US9178474B2/en
Publication of KR20140089052A publication Critical patent/KR20140089052A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0047—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using photo-electric elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H03G11/02—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/02—Manually-operated control

Abstract

본 발명은 귀환 증폭기에 관한 것이다. 본 발명의 귀환 증폭기는 입력 단자로부터 입력되는 버스트 패킷 신호의 전압을 증폭시켜 출력 단자로 출력하는 증폭 회로부, 입력 단자와 출력 단자 사이에 위치하고, 출력 단자로 출력되는 신호에 고정 저항값의 적용 여부를 제어받는 귀환 회로부, 출력 단자로부터 버스트 패킷 신호의 피크치를 검출하여 고정 저항값의 적용 여부를 제어하는 패킷 신호 검출부, 및 바이어스 전압을 생성하는 바이어스 회로부를 포함하고, 귀환 회로부는 적어도 하나의 제어 신호에 따라 고정 저항값을 변화시키기 위한 귀환 저항값이 결정되고, 바이어스 전압을 인가받아 이득을 조절한다.

Description

귀환 증폭기{FEEDBACK AMPLIFIER}
본 발명은 광 통신 시스템에 관한 것으로, 입력 신호의 크기에 관계없이 입력 신호를 수신할 수 있도록 하는 귀환 증폭기에 관한 것이다.
광 접속 네트워크는 수동형 광 가입자망(PON: Passive Optical Network) 기술을 이용한 광 다중 접속(optical multiple access)의 형태로 진화하고 있다. 이러한, 수동형 광 가입자망 시스템에서는 버스트 모드(burst mode)의 광 신호가 사용된다. 버스트 모드의 광 신호는 한 채널의 패킷으로부터 다른 채널의 패킷으로 전활될 때 갑자기 매우 큰 폭으로 변화한다. 따라서, 광수신기는 넓은 다이나믹 레인지와 더불어 높은 수신감도가 요구된다. 광수신기에서 신호가 입력되는 첫 단에 전치 증폭기가 위치하고 있으며, 전치 증폭기의 성능은 귀환 증폭기의 성능에 따라 결정된다.
이와 같이, 전치 증폭기에 사용되는 귀환 증폭기는 버스트 패킷 입력 신호를 감지하고, 증폭하기 위한 증폭기 회로를 갖는다. 귀환 증폭기 내에서는 버스트 패킷 입력 신호의 피크치를 감지하고, 감지한 신호의 출력 전압의 레벨을 제어하기 위한 귀환 회로가 제공된다. 여기서, 귀환 회로는 입력 단자와 출력 단자 사이에 연결된 귀환 저항과, 귀환 저항에 병렬로 연결된 귀환 트랜지스터를 포함한다. 여기서, 귀환 트랜지스터는 베이스에 제어 신호가 인가되어 귀환 회로를 통해 흐르는 전류를 제어하고, 출력 전압을 제어할 수 있다.
이와 같이, 귀환 증폭기가 버스트 패킷 입력 신호를 전압 레벨로 감지하고 있으나, 버스트 패킷 입력 신호의 전압 레벨이 매우 낮을 때에는 버스트 패킷 입력 신호를 감지할 수 없는 문제점이 있었다.
또한, 귀환 트랜지스터의 베이스에 제어 신호를 인가하는 방법으로 귀환 증폭기 외부에 별도의 이득 제어 신호 생성 회로를 구성하여 제어 신호를 발생시키는 방식과 귀환 증폭기 내부에 바이어스 회로를 위치시켜 자체적으로 제어 신호를 발생시키는 방식이 있다. 하지만, 제어 신호가 입력 신호에 응답하여 변화되기 때문에 입력 신호의 차이가 크다면, 전치 증폭기의 이득을 자유롭게 조절할 수 없는 문제점이 있었다.
본 발명의 목적은 크기가 작은 입력 신호를 감지할 수 있는 귀환 증폭기를 제공함에 있다.
본 발명의 다른 목적은 입력 신호의 차이가 큰 경우에도 이득을 조절할 수 있는 귀환 증폭기를 제공함에 있다.
본 발명에 따른 귀환 증폭기는 입력 단자로부터 입력되는 버스트 패킷 신호의 전압을 증폭시켜 출력 단자로 출력하는 증폭 회로부, 상기 입력 단자와 상기 출력 단자 사이에 위치하고, 상기 출력 단자로 출력되는 신호에 고정 저항값의 적용 여부를 제어받는 귀환 회로부, 상기 출력 단자로부터 버스트 패킷 신호의 피크치를 검출하여 상기 고정 저항값의 적용 여부를 제어하는 패킷 신호 검출부, 및 바이어스 전압을 생성하는 바이어스 회로부를 포함하고, 상기 귀환 회로부는 적어도 하나의 제어 신호에 따라 상기 고정 저항값을 변화시키기 위한 귀환 저항값이 결정되고, 상기 바이어스 전압을 인가받아 이득을 조절한다.
이 실시예에 있어서, 상기 귀환 회로부는 베이스가 상기 바이어스 전압을 제공받고, 콜렉터가 상기 입력 단자에 접속되고, 에미터가 상기 출력 단자에 접속되는 귀환 트랜지스터, 및 상기 귀환 트랜지스터에 병렬 연결된 귀환 저항부를 포함한다.
이 실시예에 있어서, 상기 귀환 저항부는 상기 입력 단자와 상기 출력 단자 사이에 접속된 고정 저항, 상기 고정 저항에 병렬 접속된 적어도 하나의 귀환 저항을 포함한다.
이 실시예에 있어서, 상기 귀환 저항에 직렬 접속되고, 베이스를 통해 입력된 제어 신호에 따라 턴 온/오프 동작을 통해 상기 고정 저항에 귀환 저항을 선택적으로 병렬 연결하는 적어도 하나의 스위치 트랜지스터를 더 포함한다.
이 실시예에 있어서, 상기 귀환 저항부는 상기 적어도 하나의 귀환 저항에 병렬 접속되어 주파수 응답을 보상하는 귀환 커패시터를 더 포함한다.
이 실시예에 있어서, 상기 패킷 신호 검출부는 상기 출력 노드의 버스트 패킷 신호의 피크치를 검출하는 검출 다이오드, 상기 검출된 피크치와 검출 기준 전압을 입력받고, 낸드 연산을 통해 낸드 연산 결과를 출력하는 검출 낸드 게이트, 및 상기 고정 저항에 병렬 연결되고, 상기 낸드 연산 결과에 따라 온 동작과 오프 동작 중 하나를 수행하여 상기 고정 저항값을 제어하는 검출 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 패킷 신호 검출부는 상기 검출 다이오드의 출력과 접지단 사이에 접속되어 상기 검출된 피크치를 유지하도록 하는 검출 커패시터, 및 상기 검출 다이오드의 출력과 접지단 사이에 접속되어 상기 검출된 피크치를 유지하도록 하는 검출 저항을 더 포함한다.
이 실시예에 있어서, 상기 바이어스 회로부는 접지단에 연결된 제 1 바이어스 저항, 상기 귀환 트랜지스터의 베이스에 베이스와 콜렉터가 공통 접속되어 상기 바이어스 전압을 제공하고, 에미터가 상기 제 1 바이어스 저항을 통해 상기 접지단에 연결된 제 1 바이어스 트랜지스터, 바이어스 전압을 인가받는 제 2 바이어스 저항, 및 에미터가 상기 제 1 바이어스 트랜지스터의 콜렉터에 접속되고, 베이스가 콜렉터에 접속되고, 콜렉터가 상기 제 2 바이어스 저항에 접속되는 제 2 바이어스 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 증폭 회로부는 전원 전압에 연결된 제 1 저항, 베이스가 상기 입력 단자에 접속되고, 에미터가 접지단에 접속되고, 콜렉터가 상기 제 1 저항을 통해 상기 전원 전압에 접속된 제 1 트랜지스터, 베이스가 상기 제 1 트랜지스터의 콜렉터에 접속되고, 콜렉터가 상기 전원 전압에 접속되고, 에미터가 상기 출력 단자에 접속되는 제 2 트랜지스터, 및 상기 출력 단자와 접지단 사이에 접속된 제 2 저항을 포함한다.
이 실시예에 있어서, 상기 증폭 회로부와 상기 바이어스 회로부 사이에서 귀환 전류량의 증가에 따른 출력 파형의 왜곡을 방지하는 위상 보상 회로부를 더 포함한다.
이 실시예에 있어서, 상기 위상 보상 회로부는 콜렉터가 전원 전압에 접속되고, 베이스가 상기 제 2 바이어스 트랜지스터의 콜렉터에 접속되고, 에미터가 상기 제 1 트랜지스터의 콜렉터에 접속되는 보상 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 출력 단자의 출력 전압과 비교 기준 전압의 비교 결과에 근거하여 상기 적어도 하나의 제어 신호를 생성하는 제어 신호 생성부를 더 포함한다.
이 실시예에 있어서, 상기 제어 신호 생성부는 상기 출력 단자의 출력 전압과 비교 기준 전압을 입력받고, 상기 출력 전압이 상기 비교 기준 전압보다 클 때 로우 상태의 제어 신호를 생성하고, 상기 출력 전압이 상기 비교 기준 전압보다 작을 때 하이 상태의 상기 제어 신호를 생성하는 적어도 하나의 비교기를 포함한다.
본 발명의 귀환 증폭기는 출력 신호와 제어 신호에 따라 귀환 저항값의 제어를 통해 크기가 작은 입력 신호를 감지할 수 있다. 또한, 본 발명의 귀환 증폭기는 입력 전류의 증가에 따라 귀환 저항부의 임피던스 값을 변화시켜 이득을 제어함으로 입력 신호의 차이가 큰 경우에도 이득을 조절할 수 있다.
도 1은 일반적인 귀환 증폭기를 개략적으로 도시한 도면,
도 2는 본 발명의 실시예에 따른 귀환 증폭기를 도시한 도면,
도 3은 본 발명의 다른 실시예에 따른 귀환 증폭기를 도시한 도면,
도 4는 본 발명의 또 다른 실시예에 따른 귀환 증폭기를 도시한 도면, 및
도 5는 본 발명의 또 다른 실시예에 따른 귀환 증폭기를 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 모호하지 않도록 하기 위해 생략될 것이라는 것을 유의하여야 한다.
본 발명은 광 통신 시스템 일예로, 수동형 광 네트워크수동형 광 가입자망(PON: Passive Optical Network) 시스템에서 입력 신호의 크기에 관계없이 이득을 조절할 수 있는 귀환 증폭기(Feedback Amplifier)를 제공한다. 예를 들어, 귀환 증폭기는 일예로, 광수신기 내부에 위치할 수 있다.
도 1은 일반적인 귀환 증폭기를 개략적으로 도시한 도면이다.
도 1을 참조하면, 제 1 귀환 증폭기(100)는 입력 단자(IN)와 출력 단자(OUT) 사이에 접속된다. 입력 단자(IN)는 전원에 접속된 수광 소자 즉, 포토 다이오드(PD: Photo Diode)에 접속된다. 포토 다이오드(PD)의 음극 전류에 대응하는 입력 전류(I_in)가 입력 단자(IN)에 공급된다.
제 1 귀환 증폭기(100)는 제 1 NPN 트랜지스터(110), 제 1 저항(120), 제 2 NPN 트랜지스터(130), 제 2 저항(140), 및 귀환 회로(150)를 포함한다.
제 1 NPN 트랜지스터(110)의 베이스는 입력 단자(IN)에 접속된다. 제 1 NPN 트랜지스터(110)의 콜렉터는 제 1 저항(120)을 통해서 전원(VCC)에 접속되고, 제 2 NPN 트랜지스터(130)의 베이스에 접속된다. 제 1 NPN 트랜지스터(110)의 에미터는 접지단에 접속된다.
제 2 NPN 트랜지스터(130)의 콜렉터는 전원(VCC)에 접속된다. 제 2 NPN 트랜지스터(130)의 에미터는 출력단자(OUT)에 접속되고, 제 2 저항(140)을 통해 접지단에 접속된다.
귀환 회로(150)는 귀환 저항(151) 및 귀환 트랜지스터(152)를 포함한다.
귀환 저항(151)은 제 1 NPN 트랜지스터(110)의 베이스와 출력 단자(OUT) 사이에 접속된다.
귀환 트랜지스터(152)의 콜렉터는 제 1 NPN 트랜지스터(110)의 베이스에 접속된다. 귀환 트랜지스터(152)의 에미터는 출력 단자(OUT)에 접속된다. 귀환 트랜지스터(152)의 베이스는 귀환 전류를 제어하기 위한 외부 회로(미도시)로부터의 제어 신호(V_AGC)가 인가된다.
이와 같은, 제 1 귀환 증폭기(100)는 버스트 패킷 입력 신호(이하, '입력 신호'라 칭하기로 함)를 전압 레벨로 감지한다. 따라서, 제 1 귀환 증폭기(100)에서 전압 레벨을 통해 감지될 수 없을 정도로 크기가 작은 입력 신호가 입력될 경우 증폭 동작을 할 수 없다.
또한, 제 1 귀환 증폭기(100)는 저전압의 제어 신호(V_AGC)가 귀환 트랜지스터(152)의 베이스에 인가되는 경우, 귀환 트랜지스터(152)는 오프 상태에 있게 된다. 그러므로, 귀환 트랜지스터(152)는 개방된 것과 등가이고, 트랜스임피던스(Transimpedance)는 귀환 저항(151)의 저항값과 동일한 것으로 간주된다.
제어 신호(V_AGC)의 레벨이 상승하면, 귀환 트랜지스터(152)가 턴온되어 귀환 트랜지스터(152)의 콜렉터와 에미터 사이의 임피던스가 감소된다. 귀환 저항(151)은 귀환 트랜지스터(152)와 병렬 연결된다. 이에 따라, 귀환 트랜지스터의 임피던스 감소에 따라 귀환 저항도 감소되고, 트랜스임피던스가 감소된다.
따라서, 제 1 귀환 증폭기(100)의 이득은 제어 신호(V_AGC)에 응답하여 제어된다. 즉, 제 1 귀환 증폭기(100)에서 제어 신호(V_AGC)가 입력 전류(I_in)에 응답하여 변화되는 경우, 제어 신호(V_AGC)는 출력 전압(V_out)이 포화가 되지 않는 범위에서 입력 전류(I_in)에 근거하여 결정된다. 이러한 제어 신호(V_AGC)는 적절한 크기로 공급하기 위해서 별도의 이득 제어 신호 생성회로를 구성해야 한다. 그리고, 이득 제어 신호 생성 회로는 제 1 귀환 증폭기(100)로 제어 신호(V_AGC)를 공급한다. 그러나, 이와 같은 귀환 트랜지스터(152)의 턴 온 저항만을 이용하여 이득을 조절하기 때문에, 입력 신호의 차이가 큰 경우 이득을 자유롭게 조절할 수 없었다.
이에 따라, 입력 신호의 크기가 작은 경우에도 신호 검출이 가능하고, 입력 신호의 차이가 큰 경우에도 이득을 자유롭게 조절할 수 있는 귀환 증폭기들을 하기의 도 2 내지 도 5를 통해 제안한다.
도 2는 본 발명의 실시예에 따른 귀환 증폭기를 도시한 도면이다.
도 2를 참조하면, 제 2 귀환 증폭기(200)는 입력 단자(IN)와 출력 단자(OUT) 사이에 접속된다. 입력 단자(IN)는 전원에 접속된 수광 소자 즉, 포토 다이오드(PD: Photo Diode)에 접속된다. 포토 다이오드(PD)의 음극 전류에 대응하는 입력 전류(I_in)가 입력 단자(IN)에 공급된다.
제 2 귀환 증폭기(200)는 제 1 증폭 회로부(210), 제 2 증폭 회로부(220), 귀환 회로부(230), 바이어스 회로부(240), 위상 보상 회로부(250), 제 1 패킷 신호 검출부(260), 및 제 2 패킷 신호 검출부(270)를 포함한다.
제 1 증폭 회로부(210)와 제 2 증폭 회로부(220)는 입력 단자(IN)로부터 입력되는 입력 신호(즉, 버스트 패킷 입력 신호)를 증폭하여 출력 신호를 생성한다. 여기서, 입력 신호와 출력 신호는 전압이 될 수 있다.
제 1 증폭 회로부(210)는 제 1 NPN 트랜지스터(Q1)(이하, NPN 트랜지스터는 '트랜지스터'라 칭하기로 함)와 제 1 저항(R1)을 포함한다.
제 1 트랜지스터(Q1)의 베이스는 입력 단자(IN)에 접속된다. 제 1 트랜지스터(Q1)의 콜렉터는 제 1 저항(R1)을 통해서 전원(VCC)에 접속된다. 제 1 트랜지스터(Q1)의 에미터는 접지단에 접속된다.
제 2 증폭 회로부(220)는 제 2 트랜지스터(Q2)와 제 2 저항(R2)을 포함한다.
제 2 트랜지스터(Q2)의 베이스는 제 1 트랜지스터(Q1)의 콜렉터와 접속되고, 콜렉터는 전원 전압(VCC)에 접속된다. 제 2 트랜지스터(Q2)의 에미터는 제 2 저항(R2)을 통해 접지단에 접속되고, 출력 단자(OUT)에 접속된다.
귀환 회로부(230)는 귀환 트랜지스터(Qf0)와 귀환 저항부(231)를 포함한다. 귀환 저항부(231)는 귀환 트랜지스터(Qf0)에 병렬 연결된다. 귀환 저항부(231)는 입력 단자(IN), 출력 단자(OUT), 및 제 2 패킷 신호 검출부(270)에 접속된다. 귀환 저항부(231)는 적어도 하나의 제어 신호에 의해 전체 저항값이 결정된다.
귀환 저항부(231)는 고정 저항(Rf0), 제 1 귀환 저항(Rf1), 제 2 귀환 저항(Rf2), 제 1 스위치 트랜지스터(Qf1), 제 2 스위치 트랜지스터(Qf2), 제 1 커패시터(Cf1), 및 제 2 커패시터(Cf2)를 포함한다. 여기서, 제 1 커패시터(Cf1)와 제 2 커패시터(Cf2)는 선택적으로 포함될 수 있다.
고정 저항(Rf0)은 입력 단자(IN)와 출력 단자(OUT) 사이에 접속된다.
제 1 귀환 저항(Rf1)과 제 2 귀환 저항(Rf2) 각각은 고정 저항(Rf0)을 기준으로 고정 저항(Rf0)에 병렬 연결된다.
제 1 스위치 트랜지스터(Qf1)는 제 1 귀환 저항(Rf1)에 직렬 접속된다. 제 1 스위치 트랜지스터(Qf1)의 베이스는 제 1 제어 신호(AGC1)를 인가받는다. 제 1 스위치 트랜지스터(Qf1)의 에미터는 제 1 귀환 저항(Rf1)에 연결되고, 제 1 스위치 트랜지스터(Qf1)의 콜렉터는 고정 저항(Rf0)에 연결된다. 제 1 스위치 트랜지스터(Qf1)는 제 1 제어 신호(AGC1)에 따라 턴 온(turn on) 또는 턴 오프(turn off)되는 스위치 역할을 한다.
제 2 스위치 트랜지스터(Qf2)는 제 2 귀환 저항(Rf2)에 직렬 접속된다. 제 2 스위치 트랜지스터(Qf2)의 베이스는 제 2 제어 신호(AGC2)를 인가받는다. 제 2 스위치 트랜지스터(Qf2)의 에미터는 제 2 귀환 저항(Rf2)에 연결되고, 제 2 스위치 트랜지스터(Qf2)의 콜렉터는 고정 저항(Rf0)에 연결된다. 제 2 스위치 트랜지스터(Qf1)는 제 2 제어 신호(AGC2)에 따라 턴 온 또는 턴 오프되는 스위치 역할을 한다.
제 1 및 제 2 제어 신호(AGC1, AGC2)는 제 1 스위치 트랜지스터(Qf1)와 제 2 스위치 트랜지스터(Qf2)에 인가되어 제 1 귀환 저항(Rf1)과 제 2 귀환 저항(Rf2)이 고정 저항(Rf0)에 선택적으로 고정 저항(Rf0)에 병렬 연결되도록 제어한다. 예를 들어, 제 1 제어 신호(AGC1)에 의해 제 1 트랜지스터(Qf1)가 턴 온되고, 제 2 제어 신호(AGC2)에 의해 제 2 트랜지스터(Qf2)가 턴 오프되면, 제 1 귀환 저항(Rf1)만 고정 저항(Rf0)에 병렬 연결된다. 이때, 귀환 저항부(231)의 전체 저항값은 (Rf0*Rf1)/(Rf0+Rf1)옴(Ω)이 된다.
한편, 제 1 귀환 저항(Rf1)과 제 2 귀환 저항(Rf2)이 모두 병렬 연결되어 귀환 저항부(231)의 전체 저항값이 작아질 경우, 제 2 귀환 증폭기(200)의 주파수 응답은 피크(peak)값을 갖는다. 하지만, 제 2 귀환 증폭기(200)의 성능 향상을 위해서는 주파수 응답을 평탄화할 필요가 있다. 따라서, 귀환 저항부(231)의 전체 저항값의 감소로 인한 제 2 귀환 증폭기(200)의 주파수 응답 보상을 위해 제 1 귀환 저항(Rf1)에 제 1 커패시터(Cf1)를 병렬 연결하고, 제 2 귀환 저항(Rf2)에 제 2 귀환 커패시터(Cf2)를 병렬 연결할 수 있다.
제 1 귀환 커패시터(Qf1)와 제 2 귀환 커패시터(Qf2)는 전체 귀환 저항값의 감소로 인한 주파수 응답을 보상한다.
귀환 트랜지스터(Qf0)의 콜렉터는 입력 단자(IN)에 접속되고, 에미터는 출력 단자(OUT)에 접속된다. 귀환 트랜지스터(Qf0)의 베이스는 바이어스 전압을 인가받는다. 귀환 트랜지스터(Qf0)는 바이어스 전압에 따라 이득을 조절할 수 있다.
바이어스 회로부(240)는 귀환 트랜지스터(Qf0)에 바이어스 전압을 제공한다. 바이어스 회로부(240)는 제 1 바이어스 트랜지스터(Qb1), 제 2 바이어스 트랜지스터(Qb2), 제 1 바이어스 저항(Rb1), 및 제 2 바이어스 저항(Rb2)을 포함한다.
제 1 바이어스 트랜지스터(Qb1)는 베이스와 콜렉터가 공통 접속된다. 공통 접속된 제 1 바이어스 트랜지스터(Qb1)의 베이스와 콜렉터는 귀환 트랜지스터(Qf0)에 접속된다. 제 1 바이어스 트랜지스터(Qb1)의 에미터는 제 1 바이어스 저항(Rb1)을 통해 접지단에 접속된다.
제 1 바이어스 저항(Rb1)은 일단이 제 1 바이어스 트랜지스터(Qb1)의 에미터에 접속되고, 타단이 접지단에 접속된다.
제 2 바이어스 트랜지스터(Qb2)는 베이스와 콜렉터가 공통 접속되고, 에미터가 제 1 바이어스 트랜지스터(Qb1)의 콜렉터에 접속된다.
제 2 바이어스 저항(Rb2)은 일단이 제 2 바이어스 트랜지스터(Qb2)의 콜렉터에 접속되고, 타단을 통해 바이어스 전압(Vb)을 인가받는다.
위상 보상 회로부(250)는 귀환 전류량의 증가에 따라 출력 파형이 왜곡되는 것을 방지한다. 위상 보상 회로부(250)는 보상 트랜지스터(Qb3)를 포함한다. 보상 트랜지스터(Qb3)의 콜렉터는 전원 전압(VCC)에 접속되고, 에미터는 제 1 트랜지스터(Q1)의 콜렉터에 접속된다. 보상 트랜지스터(Qb3)의 베이스는 제 2 바이어스 저항(Rb2)에 접속된다. 여기서, 위상 보상 회로부(250)는 제 2 귀환 증폭기(200)에 선택적으로 포함될 수 있다.
제 1 패킷 신호 검출부(260)는 출력 단자(OUT)로부터 버스트 패킷 신호의 피크치를 검출한다. 제 1 패킷 신호 검출부(260)는 검출 다이오드(Dd), 검출 커패시터(Cd), 검출 저항(Rd), 검출 낸드 게이트(NAND)를 포함한다.
검출 다이오드(Dd)는 출력 단자(OUT)에 접속되고, 출력 단자(OUT)를 통해 출력 신호를 입력으로 피크치를 검출한다. 검출 다이오드(Dd)는 검출된 피크값을 검출 낸드 게이트(NAND)의 입력들 중 하나로 출력한다.
검출 커패시터(Cd)의 일단은 검출 다이오드(Dd)와 낸드 게이트(NAND)의 입력과의 접점에 접속된다. 또한, 검출 커패시터(Cd)의 타단은 접지단에 접속된다.
검출 저항(Rd)의 일단이 검출 다이오드(Dd)와 낸드 게이트(NAND)의 입력과의 접점에 접속된다. 또한, 검출 저항(Rd)의 타단은 접지단에 접속된다.
검출 낸드 게이트(NAND)는 검출 기준 전압(VREF)과 검출 다이오드(Dd)의 출력을 입력으로 낸드 연산을 한다. 검출 낸드 게이트(NAND)는 낸드 연산 결과를 제 2 패킷 신호 검출부로 출력한다.
제 2 패킷 신호 검출부(270)는 제 1 패킷 신호 검출부(260)를 통해 검출된 피크치에 따라 입력 단자(IN)와 출력 단자(OUT) 사이의 고정 저항(Rf0)을 온-오프 시킨다. 제 2 패킷 신호 검출부(270)는 검출 트랜지스터(Qd)를 포함한다.
검출 트랜지스터(Qd)의 베이스는 검출 낸드 게이트(NAND)의 출력에 접속되고, 낸드 연산 결과를 입력받는다. 검출 트랜지스터(Qd)의 콜렉터는 고정 저항(Rf0)과 입력 단자(IN) 사이에 접속되고, 검출 트랜지스터(Qd)의 에미터는 고정 저항(Rf0)과 출력 단자(OUT) 사이에 접속된다. 즉, 검출 트랜지스터(Qd)는 고정 저항에 병렬 연결된다. 검출 트랜지스터(Qd)는 고정 저항의 온 오프 동작을 통해 고정 저항값을 적용하거나 제거할 수 있다.
상술한 구성을 갖는 제 2 귀환 증폭기(200)에서 버스트 패킷 신호의 피크치를 검출하고, 검출된 버스트 패킷 신호의 자동 이득을 조절하는 동작을 하기에서 설명한다.
제 1 버스트 패킷 신호 검출부(260)는 출력 단자(OUT)로부터 버스트 패킷 신호의 피크치를 검출한다. 이때, 검출 다이오드(Dd)는 출력 단자(OUT)로부터 버스트 패킷 신호의 피크치를 검출한다. 검출 커패시터(Cd)와 검출 저항(Rd)은 검출된 버스트 패킷 신호의 피크치를 유지하도록 한다. 여기서, 검출 낸드 게이트(NAND)는 입력들 중 하나를 통해 피크치가 유지된 버스트 패킷 신호를 입력받는다.
검출 낸드 게이트(NAND)는 두 개의 입력들을 통해 입력된 신호들이 모두 하이(High) 신호(하이 상태의 신호)일 때에만 로우(Low) 신호(로우 상태의 신호)를 출력한다. 따라서, 검출 낸드 게이트(NAND)는 검출 다이오드(Dd)에서 검출된 신호와 기준 전압(VREF)을 입력받아 로우 신호를 발생시킨다.
또한, 검출 낸드 게이트(NAND)는 피크값이 검출되지 않거나 검출부 기준 전압(VREF)이 인가되지 않으면, 하이 신호를 발생시킨다.
제 2 패킷 신호 검출부(270)는 제 1 패킷 신호 검출부에서 출력되는 신호에 근거하여 고정 저항(Rf0)의 고정 저항값의 적용 여부를 제어한다.
검출 트랜지스터(Qd)는 로우 신호를 입력받으면, 검출 트랜지스터(Qd)의 동작을 오프시켜 고정 저항(Rf0)의 고정 저항값을 적용한다. 즉, 검출 트랜지스터(Qd)는 고정 저항값(Qd)을 유지한다.
이와 반대로 검출 트랜지스터(Qd)는 하이 신호를 입력 받으면, 검출 트랜지스터(Qd)의 동작을 온시켜 출력 신호에 고정 저항(Rf0)의 고정 저항값을 적용하지 않는다. 즉, 검출 트랜지스터(Qd)는 고정 저항값을 제거한다. 이를 통해, 검출 트랜지스터(Qd)는 제 2 귀환 증폭기(200)를 동작시키지 않는다.
귀환 저항부(221)는 제 1 제어 신호(AGC1)와 제 2 제어 신호(AGC2)에 의해 고정 저항(Rf0)의 고정 저항값의 크기를 변화시킬 수 있다.
검출 트랜지스터(Qd)가 오프되어 고정 저항값이 유지되고, 제 2 귀환 증폭기(200)가 동작될 때, 귀환 저항부(221)의 두 개의 귀환 트랜지스터들(Qf1, Qf2)은 각각 제 1 제어 신호(AGC1)와 제 2 제어 신호(AGC2)를 베이스로 입력받아 스위치로 동작한다.
제 1 제어 신호(AGC1)와 제 2 제어 신호(AGC2)에 의해 제 1 귀환 트랜지스터(Qf1)와 제 2 귀환 트랜지스터(Qf2)가 모두 턴 오프되는 경우, 고정 저항의 저항값만이 적용되어 출력 신호는 높은 이득을 얻을 수 있다.
제 1 제어 신호(AGC1)에 의해 제 1 귀환 트랜지스터(Qf1)는 턴 온되고, 제 2 제어 신호(AGC2)에 의해 제 2 귀환 트랜지스터(Qf2)는 턴 오프되는 경우, 고정 저항(Rf0)과 제 1 귀환 저항(Rf1)이 병렬 접속된다. 이때, 전체 저항값은 제 1 귀환 저항(Rf1)의 귀환 저항값에 의해 감소하고 낮은 이득을 획득한다. 여기서, 전체 저항값은 고정 저항(Rf0)의 고정 저항값보다 작은 값을 갖는다.
이와 반대로, 제 1 제어 신호(AGC)에 의해 제 1 귀환 트랜지스터(Qf1)는 턴 오프되고, 제 2 제어 신호(AGC2)에 의해 제 2 귀환 트랜지스터(Qf2)는 턴 온되는 경우, 고정 저항(Rf0)과 제 2 귀환 저항(Rf2)이 병렬 접속된다. 이때, 전체 저항값은 제 1 귀환 저항(Rf2)의 귀환 저항값에 의해 감소하고 낮은 이득을 획득한다. 여기서, 전체 저항값은 고정 저항(Rf0)의 고정 저항값보다 작은 값을 갖는다.
고정 저항(Rf0), 제 1 귀환 저항(Rf1), 제 2 귀환 저항(Rf2)은 적어도 일부가 동일한 값을 갖거나 모두 서로 다른 값을 가질 수 있다. 이를 통해, 출력 신호에 적용되는 이득을 제어할 수 있다.
귀환 회로부(230)의 귀환 트랜지스터(Qf0)는 바이어스 회로부(240)의 제 1 바이어스 트랜지스터(Qb1)의 베이스에 접속되므로, 바이어스 회로부(240)로부터 제공되는 바이어스 전압(Vb)에 의해 귀환 트랜지스터(Qf0)의 동작이 고정된다. 즉, 바이어스 전압(Vb)에 의해 결정되는 출력 단자(OUT)의 전압 레벨에 의해 귀환 트랜지스터(Qf0)의 콜렉터와 에미터 간의 임피던스가 조절된다.
이에 따라, 입력 전류(I_in)가 충분히 감소하면, 출력 단자(OUT)의 전압 레벨이 동작점(Q-point) 또는 직류 레벨)로부터 거의 벗어나지 않는다. 그러므로, 귀환 트랜지스터(Qf0)가 턴 오프 상태에 있게 되고, 귀환 트랜지스터(Qf0)의 콜렉터와 에미터 사이는 개방된 상태로 간주된다. 그 결과, 귀환 회로부(230)는 귀환 저항부의 저항만으로 구성되고, 자동 이득 조절 기능이 없는 귀환 증폭기와 거의 같은 동작을 한다. 따라서, 출력 단자(OUT)의 전압은 귀환 저항부(231)의 전체 저항값과 입력 전류(I_in)의 곱과 거의 같아진다.
이와 달리, 입력 전류(I_in)가 충분히 증가하면, 출력 단자(OUT)의 전압 레벨이 동작점(Q-point)보다 점차로 낮아지면서 귀환 트랜지스터(Qf0)가 턴 온된다. 이에 따라, 귀환 트랜지스터(Qf0)가 도통되어 콜렉터와 에미터 사이의 임피던스가 감소한다. 또한, 귀환 회로부(230)의 전체 임피던스가 감소하여 제 2 귀환 증폭기(200)의 이득이 감소한다. 즉, 제 2 귀환 증폭기(200)는 자동 이득 조절 동작을 수행한다.
이와 같은 자동 이득 조절 동작에 대해 보다 구체적으로 설명하면, 귀환 트랜지스터(Qf0)의 베이스에 제 1 바이어스 트랜지스터(Qb1)의 베이스가 접속되어 있으므로, 다이오드 턴 온 전압 레벨 정도의 전압이 귀환 트랜지스터(Qf0)의 베이스에 인가된다.
귀환 트랜지스터(Qf0)의 콜렉터는 증폭 회로부(210)의 제 1 트랜지스터(Q1)의 베이스에 접속되어 있으므로, 귀환 트랜지스터(Qf0)의 콜렉터에도 다이오드 턴온 전압 레벨 정도의 직류 전압이 인가된다. 이에 따라, 귀환 트랜지스터(Qf0)의 베이스와 콜렉터는 유사한 전압 레벨의 직류 전압이 인가된다. 이와 같은 직류 상태(동작점 상태)에서 입력 전류(I_in)가 증가하면 반전 증폭에 의해 출력 단자(OUT)의 전압이 감소한다.
여기서, 귀환 트랜지스터(Qf0)의 베이스와 콜렉터를 연결하지 않은 것은 바이어스 전압(Vb)으로 귀환 트랜지스터(Qf0)의 턴 온 전압을 조절하기 위함이다.
귀환 저항부(231)와 귀환 트랜지스터(Qf0)가 병렬 접속되어 있으므로, 귀환 저항부(231)의 전체 저항값을 Rf라하고, 귀환 트랜지스터(Qf0)의 턴 온 저항값을 RQf라 가정한다. 이때, 귀환 회로부(230)의 전체 귀환 임피던스(Zf)는 하기의 수학식 1과 같이 나타낼 수 있다.
Figure pat00001
여기서, 입력 전류(I_in)가 증가하면, 귀환 트랜지스터(Qf0)의 턴 온 저항(RQf)이 감소되어 총 귀환 임피던스(Zf)도 감소한다.
또한, 귀환 회로부(230)의 이득은 하기의 수학식 2와 같이 나타낼 수 있다.
Figure pat00002
귀환 회로부(230)의 이득은 음의 귀환 임피던스(Zf)가 되므로, 입력 전류(I_in)가 증가하면, 제 2 귀환 증폭기(200)의 이득도 감소한다.
이때, 자동 이득 조절 동작이 시작되는데 필요한 최소 입력 전류(I_in)의 크기는 귀환 트랜지스터(Qf0)의 베이스에 인가되는 전압에 의해 결정된다. 그러므로, 바이어스 전압(Vb)의 조정을 통해 원하는 최소 입력 전류(I_in)의 크기를 설정할 수 있다.
결과적으로, 귀환 트랜지스터(Qf0)의 베이스 전압은 바이어스 회로부(240)에서 공급하는 전압에 의해 고정된다. 그리고, 귀환 트랜지스터(Qf0)의 에미터가 접속된 출력 단자(OUT)의 전압 레벨에 의해 귀환 트랜지스터(Qf0)의 콜렉터와 에미터 사이의 임피던스 크기가 자동 조절되므로 별도의 이득 제어 신호 생성 회로가 필요하지 않게 된다. 또한, 입력 전류(I_in)가 증가함에 따라 귀환 회로부(220)의 임피던스가 감소하게 되므로, 제 2 귀환 증폭기(200)의 이득이 자동 조절된다.
한편, 제 1 증폭 회로부(210)와 제 2 증폭 회로부(220)는 하나의 증폭 회로부로 간주하고, 제 1 패킷 신호 검출부(260)와 제 2 패킷 신호 검출부(270)는 하나의 패킷 신호 검출부로 간주할 수 있다.
본 발명에서 제안된 제 2 귀환 증폭기(200)는 제 1 제어 신호(AGC1)와 제 2 제어 신호(AGC2)에 따른 제 1 스위치 트랜지스터(Qf1), 제 2 스위치 트랜지스터(Qf2)의 온 또는 오프 동작에 의해 귀환 저항부(231)의 전체 저항값을 결정한다. 이러한 상태에서, 입력 전류(I_in)의 증가에 따라 귀환 회로부(220)의 임피던스를 감소시킴으로서 이득을 조절할 수 있게 되므로, 입력 신호의 차이가 큰 경우에도 자유롭게 이득을 조절할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 귀환 증폭기를 도시한 도면이다.
도 3을 참조하면, 제 3 귀환 증폭기(300)는 입력 단자(IN)와 출력 단자(OUT) 사이에 접속된다. 입력 단자(IN)는 전원에 접속된 수광 소자 즉, 포토 다이오드(PD: Photo Diode)에 접속된다. 포토 다이오드(PD)의 음극 전류에 대응하는 입력 전류(I_in)가 입력 단자(IN)에 공급된다.
제 3 귀환 증폭기(300)는 제 1 증폭 회로부(310), 제 2 증폭 회로부(320), 귀환 회로부(330), 바이어스 회로부(340), 위상 보상 회로부(350), 제 1 패킷 신호 검출부(360), 제 2 패킷 신호 검출부(370), 및 제어 신호 생성부(380)를 포함한다.
제 3 귀환 증폭기(300)는 제 2 귀환 증폭기(200)와 유사한 구조를 갖는다. 다만, 제 3 귀환 증폭기(300)는 제 2 귀환 증폭기(200)에 비하여 제어 신호 생성부(380)를 추가로 구비한다. 따라서, 제어 신호 생성부(380)에 관련된 동작을 제외한 제 3 귀환 증폭기(300)의 나머지 구성에 대한 상세 설명은 도 2를 참조하기로 한다.
여기서, 제어 신호 생성부(380)는 제 1 비교기(Comp1)와 제 2 비교기(Comp2)를 포함한다.
제 1 비교기(Comp1)는 양(+)의 입력을 통해 제 1 비교 기준 전압(Vref1)을 입력받고, 음(-)의 입력을 통해서 출력 단자(OUT)의 출력 전압(V_out)을 입력받는다. 일예로, 제 1 비교 기준 전압(Vref1)이 출력 전압(V_out)에 비해 큰 값을 가질 때, 제 1 제어 신호(AGC1)는 제 1 귀환 트랜지스터(Qf1)를 턴 온 동작(하이 상태의 신호 출력)시키고, 제 1 비교 기준 전압(Vref1)이 출력 전압(V_out)에 비해 작은 값을 가질 때, 제 1 제어 신호(AGC1)는 제 1 귀환 트랜지스터(Qf1)를 턴 오프(로우 상태의 신호 출력) 동작시킬 수 있다.
제 2 비교기(Comp2)는 양(+)의 입력을 통해 제 2 비교 기준 전압(Vref2)을 입력받고, 음(-)의 입력을 통해서 출력 단자(OUT)의 출력 전압(V_out)을 입력받는다. 일예로, 제 2 비교 기준 전압(Vref2)이 출력 전압(V_out)에 비해 큰 값을 가질 때, 제 2 제어 신호(AGC2)는 제 2 귀환 트랜지스터(Qf2)를 턴 온 동작시키고, 제 2 비교 기준 전압(Vref2)이 출력 전압(V_out)에 비해 작은 값을 가질 때, 제 2 제어 신호(AGC2)는 제 2 귀환 트랜지스터(Qf2)를 턴 오프 동작시킬 수 있다.
이와 같이, 제어 신호 생성부(380)는 제 1 제어 신호(AGC1)와 제 2 제어 신호(AGC2)를 출력 단자(OUT)의 출력 전압(V_out)에 근거하여 생성할 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 귀환 증폭기를 도시한 도면이다.
도 4를 참조하면, 제 4 귀환 증폭기(400)는 입력 단자(IN)와 출력 단자(OUT) 사이에 접속된다. 입력 단자(IN)는 전원에 접속된 수광 소자 즉, 포토 다이오드(PD: Photo Diode)에 접속된다. 포토 다이오드(PD)의 음극 전류에 대응하는 입력 전류(I_in)가 입력 단자(IN)에 공급된다.
제 4 귀환 증폭기(400)는 제 1 증폭 회로부(410), 제 2 증폭 회로부(420), 귀환 회로부(430), 바이어스 회로부(440), 위상 보상 회로부(450), 제 1 패킷 신호 검출부(460), 및 제 2 패킷 신호 검출부(470)를 포함한다.
제 4 귀환 증폭기(400)는 제 2 귀환 증폭기(200)와 유사한 구조를 갖는다. 다만, 제 4 귀환 증폭기(400)는 제 2 귀환 증폭기(200)에 비하여 귀환 회로부(430) 내부의 귀환 저항부(431)의 구조에서 차이점을 갖는다. 따라서, 귀환 저항부(431)에 관련된 동작을 제외한 제 4 귀환 증폭기(400)의 나머지 구성에 대한 상세 설명은 도 2를 참조하기로 한다.
귀환 저항부(431)는 N개의 귀환 저항들(Rf1, Rf2, RfN), N개의 귀환 저항들(Rf1, Rf2, RfN) 각각에 직렬 접속된 N 개의 귀환 트랜지스터들(Qf1, Qf2, QfN), 및 N개의 귀환 저항들(Rf1, Rf2, RfN) 각각에 병렬 접속된 N 개의 귀환 커패시터들(Cf1, Cf2, CfN)을 포함한다.
이로 인해, N 개의 귀환 트랜지스터들(Qf1, Qf2, QfN)은 N개의 제어 신호들(AGC1, AGC2, AGCN) 각각에 응답하여 동작하며, 고정 저항(Rf0)의 고정 저항값을 변화시킬 수 있다.
여기서도, N개의 귀환 저항들(Rf1, Rf2, RfN) 각각의 크기는 적어도 일부가 동일하거나 모두 다른 값을 가질 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 귀환 증폭기를 도시한 도면이다.
도 5를 참조하면, 제 5 귀환 증폭기(500)는 입력 단자(IN)와 출력 단자(OUT) 사이에 접속된다. 입력 단자(IN)는 전원에 접속된 수광 소자 즉, 포토 다이오드(PD: Photo Diode)에 접속된다. 포토 다이오드(PD)의 음극 전류에 대응하는 입력 전류(I_in)가 입력 단자(IN)에 공급된다.
제 5 귀환 증폭기(500)는 제 1 증폭 회로부(510), 제 2 증폭 회로부(520), 귀환 회로부(530), 바이어스 회로부(540), 위상 보상 회로부(550), 제 1 패킷 신호 검출부(560), 제 2 패킷 신호 검출부(570), 및 제어 신호 생성부(580)를 포함한다.
제 5 귀환 증폭기(500)는 제 4 귀환 증폭기(400)와 유사한 구조를 갖는다. 다만, 제 5 귀환 증폭기(500)는 제 4 귀환 증폭기(400)에 비해 제어 신호 생성부(580)를 추가로 구비한다. 따라서, 제어 신호 생성부(580)에 관련된 동작을 제외한 제 5 귀환 증폭기(500)의 나머지 구성에 대한 상세 설명은 도 4의 제 4 귀환 증폭기(400)를 참조하기로 한다.
제어 신호 생성부(580)는 제 1 비교기(Comp1), 제 2 비교기(Comp2), 및 제 N 비교기(CompN)를 포함한다.
제 1 비교기(Comp1)는 양(+)의 입력을 통해 제 1 비교 기준 전압(Vref1)을 입력받고, 음(-)의 입력을 통해서 출력 단자(OUT)의 출력 전압(V_out)을 입력받는다. 일예로, 제 1 비교 기준 전압(Vref1)이 출력 전압(V_out)에 비해 큰 값을 가질 때, 제 1 제어 신호(AGC1)는 제 1 귀환 트랜지스터(Qf1)를 턴 온 동작시키고, 제 1 비교 기준 전압(Vref1)이 출력 전압(V_out)에 비해 작은 값을 가질 때, 제 1 제어 신호(AGC1)는 제 1 귀환 트랜지스터(Qf1)를 턴 오프 동작시킬 수 있다.
제 2 비교기(Comp2)는 양(+)의 입력을 통해 제 2 비교 기준 전압(Vref2)을 입력받고, 음(-)의 입력을 통해서 출력 단자(OUT)의 출력 전압(V_out)을 입력받는다. 일예로, 제 2 비교 기준 전압(Vref2)이 출력 전압(V_out)에 비해 큰 값을 가질 때, 제 2 제어 신호(AGC2)는 제 2 귀환 트랜지스터(Qf2)를 턴 온 동작시키고, 제 2 비교 기준 전압(Vref2)이 출력 전압(V_out)에 비해 작은 값을 가질 때, 제 2 제어 신호(AGC2)는 제 2 귀환 트랜지스터(Qf2)를 턴 오프 동작시킬 수 있다.
제 N 비교기(compN)는 양(+)의 입력을 통해 제 N 비교 기준 전압(VrefN)을 입력받고, 음(-)의 입력을 통해서 출력 단자(OUT)의 출력 전압(V_out)을 입력받는다. 일예로, 제 N 비교 기준 전압(VrefN)이 출력 전압(V_out)에 비해 큰 값을 가질 때, 제 N 제어 신호(AGCN)는 제 N 귀환 트랜지스터(QfN)를 턴 온 동작시키고, 제 N 비교 기준 전압(VrefN)이 출력 전압(V_out)에 비해 작은 값을 가질 때, 제 N 제어 신호(AGCN)는 제 N 귀환 트랜지스터(QfN)를 턴 오프 동작시킬 수 있다.
이와 같이, 제어 신호 생성부(580)는 제 1 제어 신호(AGC1), 제 2 제어 신호(AGC2), 제 N 제어 신호(AGCN)를 출력 단자(OUT)의 출력 전압(V_out)에 근거하여 생성할 수 있다.
상술한, 본 발명의 귀환 증폭기들(200, 300, 400, 500)은 귀환 저항부 내부에 두 개 또는 복수개의 귀환 저항들을 포함한 경우를 예시적으로 설명하고 있으나, 적어도 하나 이상의 귀환 저항을 포함한 모든 구조에 적용될 수 있다.
이와 같이, 본 발명에서 제안된 귀환 증폭기들(200, 300, 400, 500)은 출력 신호와 제어 신호에 의해 귀환 회로부(230, 330, 430, 530)의 저항값을 제어한다. 이를 통해, 귀환 증폭기들(200, 300, 400, 500)은 출력 신호를 검출하여 귀환 회로부의 저항값의 제어를 통해 이득을 제어할 수 있고, 크기가 작은 입력 신호를 감지할 수 있고, 입력 신호의 차이가 큰 경우에도 이득을 조절할 수 있다.
이를 통해, 본 발명의 귀환 증폭기는 일예로, 광 통신 시스템의 전치 증폭기로 사용되는 귀환 증폭기에 관한 것으로, 광수신기에 적용될 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100, 200, 300, 400, 500: 귀환 증폭기들
110, 130: NPN 트랜지스터들 120, 140: 저항들
150: 귀환 회로 151: 귀환 저항
152: 귀환 트랜지스터
210, 310, 410, 510: 제 1 증폭 회로부들
220, 320, 420, 520: 제 2 증폭 회로부들
230, 330, 430, 530: 귀환 회로부들
231, 331, 431, 531: 귀환 저항부들
240 ,340, 440, 540: 바이어스 회로부들
250, 350, 450, 550: 위상 보상 회로부들
260, 360, 460, 560: 제 1 패킷 신호 검출부들
270, 370, 470, 570: 제 2 패킷 신호 검출부들
380, 580: 제어 신호 생성부들

Claims (13)

  1. 입력 단자로부터 입력되는 버스트 패킷 신호의 전압을 증폭시켜 출력 단자로 출력하는 증폭 회로부;
    상기 입력 단자와 상기 출력 단자 사이에 위치하고, 상기 출력 단자로 출력되는 신호에 고정 저항값의 적용 여부를 제어받는 귀환 회로부;
    상기 출력 단자로부터 버스트 패킷 신호의 피크치를 검출하여 상기 고정 저항값의 적용 여부를 제어하는 패킷 신호 검출부; 및
    바이어스 전압을 생성하는 바이어스 회로부를 포함하고,
    상기 귀환 회로부는 적어도 하나의 제어 신호에 따라 상기 고정 저항값을 변화시키기 위한 귀환 저항값이 결정되고, 상기 바이어스 전압을 인가받아 이득을 조절하는 귀환 증폭기.
  2. 제 1 항에 있어서,
    상기 귀환 회로부는
    베이스가 상기 바이어스 전압을 제공받고, 콜렉터가 상기 입력 단자에 접속되고, 에미터가 상기 출력 단자에 접속되는 귀환 트랜지스터; 및
    상기 귀환 트랜지스터에 병렬 연결된 귀환 저항부를 포함하는 귀환 증폭기.
  3. 제 2 항에 있어서,
    상기 귀환 저항부는
    상기 입력 단자와 상기 출력 단자 사이에 접속된 고정 저항; 및
    상기 고정 저항에 병렬 접속된 적어도 하나의 귀환 저항을 포함하는 귀환 증폭기.
  4. 제 3 항에 있어서,
    상기 귀환 저항에 직렬 접속되고, 베이스를 통해 입력된 제어 신호에 따라 턴 온/오프 동작을 통해 상기 고정 저항에 귀환 저항을 선택적으로 병렬 연결하는 적어도 하나의 스위치 트랜지스터를 더 포함하는 귀환 증폭기.
  5. 제 3 항에 있어서,
    상기 귀환 저항부는
    상기 적어도 하나의 귀환 저항에 병렬 접속되어 주파수 응답을 보상하는 귀환 커패시터를 더 포함하는 귀환 증폭기.
  6. 제 3 항에 있어서,
    상기 패킷 신호 검출부는
    상기 출력 노드의 버스트 패킷 신호의 피크치를 검출하는 검출 다이오드;
    상기 검출된 피크치와 검출 기준 전압을 입력받고, 낸드 연산을 통해 낸드 연산 결과를 출력하는 검출 낸드 게이트; 및
    상기 고정 저항에 병렬 연결되고, 상기 낸드 연산 결과에 따라 온 동작과 오프 동작 중 하나를 수행하여 상기 고정 저항값을 제어하는 검출 트랜지스터를 포함하는 귀환 증폭기.
  7. 제 5 항에 있어서,
    상기 패킷 신호 검출부는
    상기 검출 다이오드의 출력과 접지단 사이에 접속되어 상기 검출된 피크치를 유지하도록 하는 검출 커패시터; 및
    상기 검출 다이오드의 출력과 접지단 사이에 접속되어 상기 검출된 피크치를 유지하도록 하는 검출 저항을 더 포함하는 귀환 증폭기.
  8. 제 2 항에 있어서,
    상기 바이어스 회로부는
    접지단에 연결된 제 1 바이어스 저항;
    상기 귀환 트랜지스터의 베이스에 베이스와 콜렉터가 공통 접속되어 상기 바이어스 전압을 제공하고, 에미터가 상기 제 1 바이어스 저항을 통해 상기 접지단에 연결된 제 1 바이어스 트랜지스터;
    상기 바이어스 전압을 인가받는 제 2 바이어스 저항; 및
    에미터가 상기 제 1 바이어스 트랜지스터의 콜렉터에 접속되고, 베이스가 콜렉터에 접속되고, 콜렉터가 상기 제 2 바이어스 저항에 접속되는 제 2 바이어스 트랜지스터를 포함하는 귀환 증폭기.
  9. 제 8 항에 있어서,
    상기 증폭 회로부는
    전원 전압에 연결된 제 1 저항;
    베이스가 상기 입력 단자에 접속되고, 에미터가 접지단에 접속되고, 콜렉터가 상기 제 1 저항을 통해 상기 전원 전압에 접속된 제 1 트랜지스터;
    베이스가 상기 제 1 트랜지스터의 콜렉터에 접속되고, 콜렉터가 상기 전원 전압에 접속되고, 에미터가 상기 출력 단자에 접속되는 제 2 트랜지스터; 및
    상기 출력 단자와 접지단 사이에 접속된 제 2 저항을 포함하는 귀환 증폭기.
  10. 제 9 항에 있어서,
    상기 증폭 회로부와 상기 바이어스 회로부 사이에서 귀환 전류량의 증가에 따른 출력 파형의 왜곡을 방지하는 위상 보상 회로부를 더 포함하는 귀환 증폭기.
  11. 제 1 항에 있어서,
    상기 위상 보상 회로부는
    콜렉터가 전원 전압에 접속되고, 베이스가 상기 제 2 바이어스 트랜지스터의 콜렉터에 접속되고, 에미터가 상기 제 1 트랜지스터의 콜렉터에 접속되는 보상 트랜지스터를 포함하는 귀환 증폭기.
  12. 제 1 항에 있어서,
    상기 출력 단자의 출력 전압과 비교 기준 전압의 비교 결과에 근거하여 상기 적어도 하나의 제어 신호를 생성하는 제어 신호 생성부를 더 포함하는 귀환 증폭기.
  13. 제 12 항에 있어서,
    상기 제어 신호 생성부는
    상기 출력 단자의 출력 전압과 비교 기준 전압을 입력받고, 상기 출력 전압이 상기 비교 기준 전압보다 클 때 로우 상태의 제어 신호를 생성하고, 상기 출력 전압이 상기 비교 기준 전압보다 작을 때 하이 상태의 상기 제어 신호를 생성하는 적어도 하나의 비교기를 포함하는 귀환 증폭기.
KR1020130000317A 2013-01-02 2013-01-02 귀환 증폭기 KR20140089052A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130000317A KR20140089052A (ko) 2013-01-02 2013-01-02 귀환 증폭기
US13/950,895 US9178474B2 (en) 2013-01-02 2013-07-25 Feedback amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130000317A KR20140089052A (ko) 2013-01-02 2013-01-02 귀환 증폭기

Publications (1)

Publication Number Publication Date
KR20140089052A true KR20140089052A (ko) 2014-07-14

Family

ID=51016523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130000317A KR20140089052A (ko) 2013-01-02 2013-01-02 귀환 증폭기

Country Status (2)

Country Link
US (1) US9178474B2 (ko)
KR (1) KR20140089052A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102163036B1 (ko) * 2014-06-03 2020-10-08 한국전자통신연구원 귀환 증폭기
US9397658B2 (en) * 2014-06-25 2016-07-19 Freescale Semiconductor, Inc. Gate drive circuit and a method for controlling a power transistor
EP3451531B1 (en) * 2017-08-28 2020-11-18 IMEC vzw Method for improving feedback circuit performance
KR102593635B1 (ko) 2018-04-11 2023-10-26 한국전자통신연구원 공진기 기반 센서 및 그의 감지 방법
CN111490739B (zh) * 2019-01-25 2023-09-26 杭州海康威视数字技术股份有限公司 一种放大音频信号的装置以及设备
CN112564637B (zh) * 2019-09-26 2023-08-25 瑞昱半导体股份有限公司 放大器装置
CN112385902A (zh) * 2020-11-03 2021-02-23 深圳市合元科技有限公司 一种气溶胶生成装置
US11616477B2 (en) * 2020-12-18 2023-03-28 Northrop Grumman Systems Corporation Selectively switchable wideband RF summer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0230202B2 (ja) 1981-05-27 1990-07-05 Hitachi Cable Ritokukahenzofukukairo
JPH10242773A (ja) * 1997-02-27 1998-09-11 Oki Electric Ind Co Ltd 帰還増幅回路
JP2001320253A (ja) * 2000-05-12 2001-11-16 Nec Miyagi Ltd 前置増幅回路
KR100617294B1 (ko) 2003-11-24 2006-08-30 한국전자통신연구원 자동 이득 조절 귀환 증폭기
JP4361087B2 (ja) * 2004-03-25 2009-11-11 三菱電機株式会社 前置増幅器
KR100802518B1 (ko) 2005-12-08 2008-02-12 한국전자통신연구원 이득 제어 기능을 갖는 트랜스임피던스 전치 증폭기
US8385853B2 (en) * 2007-05-10 2013-02-26 Skyworks Solutions, Inc. System and method for power detection in a power amplifier
KR20130077432A (ko) * 2011-12-29 2013-07-09 한국전자통신연구원 자동 이득 조절 귀환 증폭기

Also Published As

Publication number Publication date
US9178474B2 (en) 2015-11-03
US20140184333A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
KR20140089052A (ko) 귀환 증폭기
US8841972B2 (en) Electronic device, fiber-optic communication system comprising the electronic device and method of operating the electronic device
JP4927664B2 (ja) 前置増幅回路
JP5138990B2 (ja) 前置増幅器および光受信装置
US8841969B2 (en) Automatic gain control feedback amplifier
TWI451691B (zh) 進行增益控制之放大器及光模組
JP2013115562A (ja) トランスインピーダンスアンプ
KR102163036B1 (ko) 귀환 증폭기
US9927469B2 (en) Log-linear power detector
KR20220162026A (ko) 온도 변화에 관계없이 일정한 게인을 유지할 수 있는 전력 증폭기
US7245188B2 (en) Light receiving amplification circuit
KR100617294B1 (ko) 자동 이득 조절 귀환 증폭기
JPWO2005093946A1 (ja) 前置増幅器
US7466196B2 (en) Detector for automatic gain control
JP5423994B2 (ja) 半導体集積回路、増幅器および光モジュール
US20050225394A1 (en) Automatic current reduction biasing technique for RF amplifier
US6949977B2 (en) Circuit arrangement having a transimpedance amplifier connected to a current limiter circuit
KR20170089466A (ko) 궤환 증폭기
US11394352B2 (en) Transimpedance amplifier circuit
KR20120061155A (ko) 귀환 증폭기
CN116633284A (zh) 一种高增益跨阻放大器及高增益光电转换器
US20090051428A1 (en) Agc circuit
JP5456162B2 (ja) バースト等化増幅器
CN117478086A (zh) 可变增益放大器及通信设备
JP2009004956A (ja) 自動利得制御装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid