JP5138990B2 - 前置増幅器および光受信装置 - Google Patents

前置増幅器および光受信装置 Download PDF

Info

Publication number
JP5138990B2
JP5138990B2 JP2007170774A JP2007170774A JP5138990B2 JP 5138990 B2 JP5138990 B2 JP 5138990B2 JP 2007170774 A JP2007170774 A JP 2007170774A JP 2007170774 A JP2007170774 A JP 2007170774A JP 5138990 B2 JP5138990 B2 JP 5138990B2
Authority
JP
Japan
Prior art keywords
signal
output
preamplifier
differential amplifier
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007170774A
Other languages
English (en)
Other versions
JP2009010741A (ja
Inventor
等 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2007170774A priority Critical patent/JP5138990B2/ja
Priority to CN200810100735.6A priority patent/CN101335503B/zh
Priority to US12/144,685 priority patent/US7755433B2/en
Publication of JP2009010741A publication Critical patent/JP2009010741A/ja
Application granted granted Critical
Publication of JP5138990B2 publication Critical patent/JP5138990B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は、光通信システム用の前置増幅器および光受信装置に関する。
従来の光受信装置は、図12の従来の光受信装置の構成を示すブロック図のように構成されていた。
図12において、101は光受信装置であり、受光素子103、前置増幅器104、閾値設定リミッタ増幅回路105、およびクロック・データ識別再生回路106等で構成されたものである。
受光素子103は光ファイバ102から受光した光信号を電流信号に変換するものであり、例えばPIN−PD(Positive Intrinsic Negative−Photo Diode)やAPD(Avanlanche Photo Diode)等である。
前置増幅器104は受光素子103から出力される電流信号を電圧信号に変換し、増幅するためのものであり、例えばTIA(Trans−impedance Amplifier)等である。
閾値設定リミッタ増幅回路105は前置増幅器104から出力される電圧信号を設定された閾値に基づいて“1”(ハイレベル)か“0”(ローレベル)のいずれかであるかを識別し、また伝送されてくる光のパワーに依存せず一定の振幅を出力するためのものであり、例えばリミッティングアンプ(LA:Limiting Amplifier)等である。
クロック・データ識別再生回路106は閾値設定リミッタ増幅回路105から出力される信号からクロック信号およびそのクロック信号に同期したデータ信号を再生するためのものであり、例えばCDR(Clock and Data Recoverry Circuit)等である。
また、光通信システムを構成する光送信装置と光受信装置101の間に図示しない光増幅器(例えばEDFA:Erbium Doped Fiber Amplifier等)が設けられる場合もある。この光増幅器は送信側の光パワーを上げる目的で光送信装置の直後に設けられ、また伝送による減衰する光パワーを補い伝送距離を長距離化させる目的で光ファイバ102の途中に設けられ、さらに信号レベルの幅を広げるために光受信装置101の直前に設けられる。
ここで、光受信装置101の動作について説明する。
説明の簡便化のため、まず上述した光増幅器を設けない構成での動作を説明する。
図13は従来の光受信装置に入力される光信号の波形および統計的ノイズ確率の分布を示す説明図(光増幅装置を使用しない場合)であり、光増幅器を使用しない場合の光受信装置101に入力される光信号の波形を模式化したもの(アイパターン)を図13(a)に示し、“1”(ハイレベル)ならびに“0”(ローレベル)の統計的ノイズ確率の分布状態を図13(b)に示している。
図13(b)の縦軸のレベルは光パワーに相当し、“1”と“0”のノイズ分布の標準偏差σ1およびσ0はほぼ等しく“1”と“0”を識別するための最適な閾値レベルは“1”と“0”の中心値の中間、すなわち“0”レベルを0%、“1”レベルを100%とした場合、50%のレベルになる。
このような光信号波形が光受信装置101に入力された場合、まず入力された光信号は受光素子103で電流信号に変換される。変換された電流信号は前置増幅器104において電圧信号に変換され、電流振幅が小さい場合には線形増幅した電気信号が出力される。一方、電流振幅が大きい場合は飽和された電気信号が出力される。どちらの場合においても前置増幅器104の出力部での最適な閾値は“1”と“0”の中間レベル、つまり出力振幅の中心値となる。
前置増幅器104からの出力信号が入力される閾値設定リミッタ増幅回路105は前置増幅器104の出力電圧振幅の絶対値レベルで閾値を設定し、また前置増幅器104と閾値設定リミッタ増幅回路105とは容量結合されるのが一般的であり、最適な閾値が入力振幅の中心値である場合、閾値設定リミッタ増幅回路105に設定する閾値は前置増幅器104の出力振幅に依存せず0mV付近となる。
次に、光増幅器を設けた構成での動作を説明する。
図14は従来の光受信装置に入力される光信号の波形および統計的ノイズ確率の分布を示す説明図(光増幅装置を使用した場合)であり、光増幅器を使用した場合の光受信装置101に入力される光信号の波形を模式化したもの(アイパターン)を図14(a)に示し、“1”(ハイレベル)ならびに“0”(ローレベル)の統計的ノイズ確率の分布状態を図14(b)に示している。
光増幅器を使用した場合、図14(b)に示すように光増幅器による光パワーに比例する自然放出光ノイズの影響で“1”のノイズ分布の標準偏差σ1は“0”のノイズ分布の標準偏差σ0より大きく、すなわち“0”側のノイズに比べ“1”側のノイズの分布(分散)が大きくなるため、“1”と“0”を識別するための最適な閾値レベルは“0”よりに偏ったレベルになる。
このような光信号波形が光受信装置101に入力されると上述したように前置増幅器104で電圧信号に変換され増幅されるが、仮に前置増幅器104が理想的に線形動作(等価増幅)した場合、前置増幅器104の出力波形における最適な閾値は“0”レベルを0%、“1”レベルを100%としたときの比率としての閾値は受信する光パワーに依存えず一定であるが出力電圧振幅の絶対値で閾値を表したときにはその閾値は入力光信号の平均パワーに比例することになる。
閾値設定リミッタ増幅回路105に設定する閾値は上述したとおり絶対値レベルであるため、例えば “0”レベルを0%、“1”レベルを100%としたとき、閾値が比率で40%であった場合、閾値設定リミッタ増幅回路105に設定する閾値は前置増幅器104の片相の出力振幅が100mVのとき−10mVとなり、200mVのとき−20mVとなる。
閾値が比率で40%、前置増幅器104の利得(トランスインピーダンス利得)が1KΩであった場合、閾値設定リミッタ増幅回路105の閾値設定値と光信号パワーとの関係を図15に示し、閾値設定リミッタ増幅回路105の閾値設定値と受光素子の平均電流値との関係を図16に示す。図16より、閾値設定リミッタ増幅回路105の閾値設定値は受光素子の平均電流値に比例することがわかる。
閾値設定リミッタ増幅回路105の閾値設定値は受光素子の平均電流値に比例することから光増幅器を用いた光通信システムの光受信装置101では受光素子103に流れる電流を参照して決定した閾値設定値を閾値設定リミッタ増幅回路105に設定するフィードバック制御が一般に採用されている。
このような光通信システムにおいて、受光素子としてPIN−PDを用いて10Gbpsの転送速度を実現させる場合、光受信装置101に要求される入力光信号パワーは−20dBm〜+1dBm程度であり、そのダイナミックレンジは電圧換算で42dB:125倍にもなる。また、光増幅器を用いた場合、光受信装置101に要求される入力光信号パワーは上述した要求に対して光信号に含まれるノイズに起因するペナルティ(光受信装置に起因しない入力光信号パワーのダイナミックレンジを狭くさせる外的な要因)を差し引いた特性になる。
また、閾値設定リミッタ増幅回路105として用いられるリミッティングアンプの入力感度は片相10mVpp程度が一般的であり、またクロック・データ識別再生回路106で誤りなくクロックやデータを識別させるためには前置増幅器104の片相出力で20mVpp程度の出力振幅が必要であるため、前置増幅器104は片相1KΩ程度の利得が必要になる。
しかしながら、線形動作(等価増幅)する利得1KΩ程度の前置増幅器104は+1dBmの光信号入力時には片相の出力振幅が2.5Vpp程度になってしまうため、通常のリミッティングアンプでは定格を超える振幅になってしまうという問題がある。
この問題を解決するため、大光信号入力時に自動的に利得を下げる自動利得制御(AGC:Automatic Gain Control)機能を搭載させた前置増幅器104が開発されている。
また、上述した技術の他に長距離伝送時の受信感度を向上させるために前置増幅器104により増幅された電気信号を可変の通過帯域で調整するフィルタを設けたものがある(例えば、特許文献1参照)。
さらに、受光パワーの急激な変化に応答できるように前置増幅器の出力を一定電圧でクランプするようにしているものもある(例えば、特許文献2参照)。
特開2006−81141号公報(段落「0023」〜段落「0030」、図1、図2) 特開平6−152535号公報(段落「0013」〜段落「0016」、図1)
上述した従来の技術である自動利得制御機能を搭載させた前置増幅器104を使用したときの閾値設定リミッタ増幅回路105の閾値設定値と受光素子103の平均電流値との関係を図17に示す。なお、図17では入力光波形の閾値を比率で40%、前置増幅器104の小信号入力時の利得を1KΩとしている。
このような自動利得制御機能を搭載させた前置増幅器104を用いた光受信装置101においては良好な誤り特性が得られるものの図17に示されるように閾値設定リミッタ増幅回路105の閾値設定値に対して、受光素子103の電流に比例する領域と自動利得制御機能が動作し始める受光素子103の電流の領域がICの電源変動や動作温度で変化したり、自動利得制御動作領域での閾値設定値の制御が難しいことから周辺回路にプログラマブルな制御IC等を用いることになり煩雑な閾値制御が必要になるという問題がある。
また、特許文献1の技術では、可変容量ダイオードを有するフィルタおよびその可変容量ダイオードに印加する電圧を制御するための電圧制御回路を設ける必要があり、煩雑な制御が必要であるとともに回路が複雑になってしまうという問題がある。
さらに、特許文献2の技術では、出力波形のローレベルおよびハイレベルをクリップさせ、上下対象で振幅が一定の波形を出力させるようにしているため、信号の良好な識別再生を得ることができないという問題がある。
本発明は、このような問題を解決することを課題とする。
そのため、本発明は、光信号を受けた受光素子からの電流信号を電圧信号に変換して増幅する前置増幅器において、受光素子からの電流信号を電圧信号に変換して所定の利得で増幅するシングルエンドアンプと、前記シングルエンドアンプから入力した電圧信号を増幅するとともに逆相信号および正相信号を生成して出力する差動アンプと、前記差動アンプの逆相出力および正相出力の両相出力の電圧を入力し、出力を差動アンプの片側の入力にフィードバックするオペレーショナルアンプと、前記差動アンプの逆相出力および正相出力の両相出力の電圧を入力し、所定の出力インピーダンスで信号を出力する出力バッファ差動アンプと、前記差動アンプの逆相出力のハイレベルおよび正相出力のローレベルのいずれか一方の振幅をクリップするクリップ手段とを設け、前記クリップ手段を、前記差動アンプの正相出力と前記出力バッファ差動アンプの正相入力との間、および前記差動アンプの逆相出力と前記出力バッファ差動アンプの逆相入力との間のいずれか一方に配置したことを特徴とする。
また、光信号を受けた受光素子からの電流信号を電圧信号に変換して増幅する前置増幅器において、受光素子からの電流信号を電圧信号に変換して所定の利得で増幅するシングルエンドアンプと、前記シングルエンドアンプから入力した電圧信号を増幅するとともに逆相信号および正相信号を生成して出力する差動アンプと、前記差動アンプの逆相出力および正相出力の両相出力の電圧を入力し、出力を差動アンプの片側の入力にフィードバックするオペレーショナルアンプと、前記差動アンプの逆相出力および正相出力の両相出力の電圧を入力し、所定の出力インピーダンスで信号を出力する出力バッファ差動アンプと、前記差動アンプの正相出力電圧を逆相出力電圧よりも高くなるようにオフセットを持たせるオフセット生成回路とを設け、前記オフセット生成回路を、前記差動アンプの正相出力および逆相出力と前記オペレーショナルアンプの入力との間に配置するとともに、前記差動アンプの正相出力と前記出力バッファ差動アンプの正相入力との間および前記差動アンプの逆相出力と前記出力バッファ差動アンプの逆相入力との間に接続したことを特徴とする。
また、受光した光信号を電流信号に変換する受光装置と、前記受光素子から出力される電流信号を電圧信号に変換して増幅する前置増幅器と、前記前置増幅器から出力される電圧信号のレベルを設定された閾値に基づいて識別して出力する閾値設定リミッタ増幅回路と、前記閾値設定リミッタ増幅回路から出力される信号からクロック信号およびそのクロック信号に同期したデータ信号を再生して出力するクロック・データ識別再生回路とを備えた光受信装置において、前記前置増幅器を、上記クリップ機能を有する前置増幅器としたことを特徴とする。
このようにした本発明は、大きな光パワーの信号が入力された場合であっても周辺回路にプログラマブルな制御IC等を用いて煩雑な閾値制御や電圧制御を必要とすることなく良好に信号の識別再生をすることができ、またハイレベルの振幅をクリップして良好に信号の識別再生をすることができるという効果が得られる。
本発明は、光受信装置内の前置増幅器の出力振幅、特に大信号入力時の“1”レベルの信号をクリップすることにより、閾値設定リミッタ増幅回路における最適な設定閾値の光入力パワー依存性を低減し、一定の設定閾値で信号の識別再生を良好に行うことができるようにしたものである。
以下、図面を参照して本発明による前置増幅器および光受信装置の実施例を説明する。
なお、以下の実施例においては、GaAs/AlGaAs系型HEMT(High Electron Mobility Transistor)をFET(Feild Effect Transistor)として使用した回路を構成する場合について説明する。
図1は第1の実施例における光受信装置の構成を示すブロック図である。
図1において、1は光受信装置であり、受光素子3、前置増幅器4、閾値設定リミッタ増幅回路5、およびクロック・データ識別再生回路6等で構成されたものである。
受光素子3は光ファイバ2から受光した光信号を電流信号に変換するものであり、例えばPIN−PD(Positive Intrinsic Negative−Photo Diode)やAPD(Avanlanche Photo Diode)等である。
前置増幅器4は受光素子3から出力される電流信号を電圧信号に変換し、増幅するためのものであり、例えばTIA(Trans−impedance Amplifier)等である。
閾値設定リミッタ増幅回路5は前置増幅器4から出力される電圧信号を設定された閾値に基づいて“1”(ハイレベル)か“0”(ローレベル)のいずれかであるかを識別し、また伝送されてくる光のパワーに依存せず一定の振幅を出力するためのものであり、例えばリミッティングアンプ(LA:Limiting Amplifier)等である。
クロック・データ識別再生回路6は閾値設定リミッタ増幅回路5から出力される信号からクロック信号およびそのクロック信号に同期したデータ信号を再生するためのものであり、例えばCDR(Clock and Data Recoverry Circuit)等である。
なお、光通信システムを構成する光送信装置と光受信装置1の間に図示しない光増幅器(例えばEDFA:Erbium Doped Fiber Amplifier等)が設けられる場合もあるのは従来の技術と同様である。
次に、前置増幅器4を図2の第1の実施例における前置増幅器の概念を示す説明図に基づいて説明する。
図2において、41はシングルエンドアンプ、42はシングルエンドアンプ41と並列に接続された帰還抵抗であり、受光素子からの電流信号を電圧信号に変換して所定の利得で増幅するためのものである。
43は差動アンプ、46はオペレーショナルアンプであり、差動アンプ43の逆相出力および正相出力の両相出力の電圧を入力し、出力を差動アンプの片側の入力にフィードバックするように接続され、シングルエンドアンプ41から入力した電圧信号を増幅するとともに逆相信号44および正相信号45を生成して出力するためのものである。
このように前置増幅器4は、シングルエンドアンプ41、およびそれに続く差動アンプ43、またシングルエンドアンプ41と並列に帰還抵抗42が接続されて、逆相出力44および正相出力45の両相出力の電圧を参照したオペレーショナルアンプ46の出力を差動アンプ43の片側の入力にフィードバックさせる構成となっている。また、逆相出力44と正電源端子47の間にはダイオード48が、そのアノードを正電源端子47に接続させる極性で設置されている。
このダイオード48の接続部位は、出力部に限定されるものではない。前置増幅器4内で、主信号が反転する(負論理となる)部分のどの部位においても設置することが可能である。好ましくは、大信号入力時の“1”レベルをクリップする目的を効果的に実施するため、出力側に近い部位での設置が有効である。
図3は第1の実施例における前置増幅器の構成を示すブロック図である。
図3において、前置増幅器4は、1段のシングルエンドアンプ41、およびそれに続く2段で構成される差動アンプ43、そして、例えば、50Ωの出力インピーダンスで信号を出力するための1段の出力バッファ差動アンプ49により構成される。なお、この実施例においては、負側電源はグランド、正電源は+3.3Vを用いている。
逆相出力44の出力部分から見て1段前の負理論信号が通過する部位と正電源との間にアノードが正電源端子47に接続される極性で2段のクリップ手段としてのダイオード48を設けた。出力部分ではなく、1段前の部位に当該ダイオード48を設けたのは、図2のような構成の場合、大光信号入力時、当該ダイオード48に電流が流れ始める状況においてダイオード48が低インピーダンスになり、出力インピーダンスが50Ωからずれてしまうのを防ぐためである。
また、ダイオード48を2段で直列に接続したのは、当該ダイオード48の接続部位において、大きなパワーの光信号が入力された場合、“1”レベルの振幅を効果的にクリップするためである。
上述した構成の作用について説明する。
小さいパワーの光信号が入力された場合には、ダイオード48の有無による特性の差異は無いが、大きなパワーの光信号が入力された場合には、ダイオード48が光増幅器によりノイズが乗った“1”レベルの振幅をその振幅に応じてクリップする(振幅が小さいときにはほとんどクリップすることなく、振幅が大きくなるとより多くの部分をクリップする)。
本実施例を適用した場合に得られる閾値設定リミッタ増幅回路5の閾値設定値の受光素子平均電流依存性を図4に示す。本実施例を適用した場合、ダイナミックレンジとして必要とされる1.25mAまでの受光素子平均電流の領域で、閾値設定値の変動は±20mV程度であり、ダイオード48が無い場合(図16)に比べ非常に小さいことがわかる。
また、前置増幅器4へ供給する電源の変動を考えた場合、通常、回路内の電流源は、負電源側に設けられ、主信号が増幅・伝達される経路の電位は、電源変動に対して正電源側に追従することになるため、電源変動に対する“1”レベルの振幅のクリップの安定性は良い。
以上説明したように、第1の実施例では、光受信装置1の逆相出力44と正電源端子47の間にアノードを正電源端子47に接続させる極性でダイオード48を設けたことにより、入力光パワーに応じて閾値設定リミッタ増幅回路5に閾値を設定するフィードバック制御を必要とせず、常に−20mV程度の閾値設定値に固定して閾値設定リミッタ増幅回路5に設定することで良好に信号の識別再生をすることができるという効果が得られる。
また、前置増幅器へ供給する電源の変動があった場合であっても振幅をクリップして良好に信号の識別再生をすることができるという効果が得られる。
次に、第2の実施例の前置増幅器4を図5の第2の実施例における前置増幅器の概念を示す説明図、図6の第2の実施例における前置増幅器の構成を示すブロック図に基づいて説明する。なお、上述した第1の実施例と同様の部分は、同一の符号を付してその説明を省略する。
第2の実施例の構成は、第1の実施例において設けた正電源−逆相出力44間のダイオード48の代わりに、負電源−正相出力45間にカソードを負電源端子50に接続させる極性でクリップ手段としてのダイオード51を設置するようにした。
このダイオード51の接続部位は、実施例1と同様に出力部に限定されるものではない。前置増幅器4内で、主信号が正論理となる部分のどの部位においても設置することが可能である。好ましくは、実施例1と同様に大信号入力時の“1”レベルをクリップする目的を効果的に実施するため、出力側に近い部位での設置が有効である。
図6において、前置増幅器4は、第2の実施例と同様に1段のシングルエンドアンプ41、およびそれに続く2段で構成される差動アンプ43、そして、例えば、50Ωの出力インピーダンスで信号を出力するための1段の出力バッファ差動アンプ49により構成される。なお、この実施例においては、負側電源はグランド、正電源は+3.3Vを用いている。
正相出力45の出力部分から見て1段前の正理論信号が通過する部位と負電源との間にカソードが負電源端子50に接続される極性で2段のダイオード51を設けた。
上述した構成の作用について説明する。
第1の実施例と同様に、小さいパワーの光信号が入力された場合には、ダイオード51の有無による特性の差異は無いが、大きなパワーの光信号が入力された場合には、ダイオード51が光増幅器によりノイズが乗った“1”レベルの振幅をその振幅に応じてクリップする。
本実施例を適用した場合に得られる閾値設定リミッタ増幅回路5の閾値設定値の受光素子平均電流依存性を図7に示す。本実施例を適用した場合、ダイナミックレンジとして必要とされる1.25mAまでの受光素子平均電流の領域で、閾値設定値の変動は±25mV程度であり、ダイオード51が無い場合(図16)に比べ非常に小さいことがわかる。
なお、第1の実施例と比較すると設定閾値の変動が若干悪くなっているが、これは、第1の実施例と同様の構成のダイオードを一義的に導入したためで、ダイオードの段数や、接合面積を調整することで、第1の実施例と同様の結果が得られるものと考えられる。
以上説明したように、第2の実施例では、光受信装置1の正相出力45と負電源端子50の間にカソードが負電源端子50に接続される極性でダイオード51を設けたことにより、入力光パワーに応じて閾値設定リミッタ増幅回路5に閾値を設定するフィードバック制御を必要とせず、常に−25mV程度の閾値設定値に固定して閾値設定リミッタ増幅回路5に設定することで良好に信号の識別再生ができることができるという効果が得られる。
次に、第3の実施例の前置増幅器4を図8の第3の実施例における前置増幅器の概念を示す説明図、図9ならびに図10の第3の実施例におけるオフセット生成回路の構成を示すブロック図に基づいて説明する。なお、上述した第1の実施例と同様の部分は、同一の符号を付してその説明を省略する。
図8において、前置増幅器4は、1段のシングルエンドアンプ41、およびそれに続く3段の差動アンプ43で構成される。また、第1の実施例および第2の実施例と同様にシングルエンドアンプ41と並列に帰還抵抗42が接続されている。差動アンプ43の逆相出力44および正相出力45の両相出力の電圧を参照したオペレーショナルアンプ46が設けられており、その出力が差動アンプ43の片側の入力にフィードバックさせる構成となっている。また、差動アンプ43の両相出力とオペレーショナルアンプ46の入力との間にクリップ手段としての出力オフセット生成回路52が接続されている。
出力オフセット生成回路52の接続部位は、出力部に限定させるものではなく、両相出力電圧にオフセットを生じさせることのできる部位に接続させることができる。例えば、図3や図6のように出力部より1段前の信号部とオペレーショナルアンプ46との間に出力オフセット生成回路52を設けても良い。
出力のオフセットは、正相出力電圧を、逆相出力電圧よりも高くなるように設定する。出力オフセット生成回路52として、図9のような回路を用いた場合、正相出力電圧が、逆相出力電圧よりも高くなるように、正相側と逆相側のダイオードの段数に差を付ける等の正相側と逆相側が非対称になる構成をとる。また、図10のような回路を用いた場合、分割抵抗値を、正相側と逆相側で異なる値にするような構成をとる。さらに、図10のe端子を前置増幅器4の外部に取り出し、外部から電圧を印加することにより、両相出力電圧にオフセットを持たせることもできる。
図9の回路では、正電源端子と負電源端子との間に、制御電極が正相出力の端子に接続され、正相出力からの信号aが入力される第1のFETと、3つのダイオードと、制御電極が負電源端子に接続された第2のFETとが直列に接続された第1の構成部分と、制御電極が逆相出力の端子に接続され、逆相出力からの信号bが入力される第3のFETと、2つのダイオードと、制御電極が負電源端子に接続された第4のFETとが直列に接続された第2の構成部分とが並列に配置して構成されている。図9の出力オフセット生成回路の出力となる信号cはそれぞれ第1の構成部分におけるダイオードと第2のFETとの間の部位の信号であり、信号dはそれぞれ第2の構成部分におけるダイオードと第4のFETとの間の部位の信号である。
図10の回路では、正電源端子と負電源端子との間に、制御電極が正相出力の端子に接続され、正相出力からの信号aが入力される第1のFETと、3つのダイオードと、制御電極が、正電源端子と負電源端子との間に直列に接続された2つの抵抗素子により分圧された電圧が印加される第2のFETとが直列に接続された第1の構成部分と、制御電極が逆相出力の端子に接続され、逆相出力からの信号bが入力される第3のFETと、3つのダイオードと、制御電極が、正電源端子と負電源端子との間に直列に接続された2つの抵抗素子(前述した第1の構成部分の2つの抵抗素子とは異なる抵抗素子)により分圧された電圧が印加される第4のFETとが直列に接続された第2の構成部分とが並列に配置して構成されている。図9の出力オフセット生成回路の出力となる信号cはそれぞれ第1の構成部分におけるダイオードと第2のFETとの間の部位の信号であり、信号dはそれぞれ第2の構成部分におけるダイオードと第4のFETとの間の部位の信号である。端子eは、第2の構成部分の2つの抵抗素子の間に接続されている。
このように構成された前置増幅器4は、小さいパワーの光信号が入力された場合には、入力光波形と同様の電気波形を出力させ、大きなパワーの光信号が入力された場合には、正電源電圧により、光増幅器によりノイズが乗った“1”レベルの振幅をその振幅に応じてクリップする。
図10に示す出力オフセット生成回路52を採用し、正相出力電圧と逆相出力電圧のオフセットは、図10に示すe端子を前置増幅器の外部に取り出し、外部から一定電圧を印加させ、正相出力電圧を逆相出力電圧よりも高く設定した前置増幅器4を用いた場合の効果を図11に示す。
図11は第3の実施例における前置増幅器の誤り特性の説明図であり、図10のe端子に一定電圧を加えることにより、出力電圧のオフセット差を250mV持たせた状態と、オフセットを持たせない0mVにした状態での誤り率を測定したものである。
また、測定に際しては、閾値設定リミッタ増幅回路5の設定閾値は−10mVで固定し、ビットレートは10Gbps、光増幅器を用い、OSNR(Optical Signal to Noise Ratio)を15dBに設定した。
図11に示すように、出力オフセットの有無で小信号入力時の誤り特性の差異は認められなかったが、大信号入力時の誤り特性には、出力オフセットの有無で大きな差異が認められ、閾値設定リミッタ増幅回路5の設定閾値を固定にし、入力光パワーを参照しない状態でも、良好な特性が得られた。
以上説明したように、第3の実施例では、出力オフセット生成回路52を採用し、出力のオフセットは、正相出力電圧を、逆相出力電圧よりも高くなるように設定するようにしたことにより、入力光パワーに応じて閾値設定リミッタ増幅回路5に閾値を設定するフィードバック制御を必要とせず、固定された閾値設定値を閾値設定リミッタ増幅回路5に設定することで良好に信号の識別再生ができることができるという効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である光受信装置の前置増幅器として利用する。
第1の実施例における光受信装置の構成を示すブロック図 第1の実施例における前置増幅器の概念を示す説明図 第1の実施例における前置増幅器の構成を示すブロック図 第1の実施例における閾値設定リミッタ増幅回路の閾値設定値と受光素子の平均電流値との関係を示す説明図 第2の実施例における前置増幅器の概念を示す説明図 第2の実施例における前置増幅器の構成を示すブロック図 第2の実施例における閾値設定リミッタ増幅回路の閾値設定値と受光素子の平均電流値との関係を示す説明図 第3の実施例における前置増幅器の構成を示すブロック図 第3の実施例におけるオフセット生成回路の構成を示すブロック図 第3の実施例におけるオフセット生成回路の構成を示すブロック図 第3の実施例における前置増幅器の誤り特性の説明図 従来の光受信装置の構成を示すブロック図 従来の光受信装置に入力される光信号の波形および統計的ノイズ確率の分布を示す説明図(光増幅装置を使用しない場合) 従来の光受信装置に入力される光信号の波形および統計的ノイズ確率の分布を示す説明図(光増幅装置を使用した場合) 従来の閾値設定リミッタ増幅回路の閾値設定値と光信号パワーとの関係を示す説明図 従来の閾値設定リミッタ増幅回路の閾値設定値と受光素子の平均電流値との関係を示す説明図 AGC付前置増幅器を使用したときの閾値設定リミッタ増幅回路の閾値設定値と受光素子の平均電流値との関係を示す説明図
符号の説明
1 光受信装置
2 光ファイバ
3 受光素子
4 前置増幅器
5 閾値設定リミッタ増幅回路
6 クロック・データ識別再生回路
41 シングルエンドアンプ
42 帰還抵抗
43 差動アンプ
44 逆相出力
45 正相出力
46 オペレーショナルアンプ
47 正電源端子
48、51 ダイオード
49 出力バッファ差動アンプ
50 負電源端子
52 出力オフセット生成回路

Claims (10)

  1. 光信号を受けた受光素子からの電流信号を電圧信号に変換して増幅する前置増幅器において、
    受光素子からの電流信号を電圧信号に変換して所定の利得で増幅するシングルエンドアンプと、
    前記シングルエンドアンプから入力した電圧信号を増幅するとともに逆相信号および正相信号を生成して出力する差動アンプと、
    前記差動アンプの逆相出力および正相出力の両相出力の電圧を入力し、出力を差動アンプの片側の入力にフィードバックするオペレーショナルアンプと、
    前記差動アンプの逆相出力および正相出力の両相出力の電圧を入力し、所定の出力インピーダンスで信号を出力する出力バッファ差動アンプと、
    前記差動アンプの逆相出力のハイレベルおよび正相出力のローレベルのいずれか一方の振幅をクリップするクリップ手段とを設け、
    前記クリップ手段を、前記差動アンプの正相出力と前記出力バッファ差動アンプの正相入力との間および前記差動アンプの逆相出力と前記出力バッファ差動アンプの逆相入力との間のいずれか一方に配置したことを特徴とする前置増幅器。
  2. 請求項1の前置増幅器において、
    前記クリップ手段を、負論理信号が通過する部位と正電源端子の間にアノードを正電源端子に接続させる極性で設置されたダイオードとしたことを特徴とする前置増幅器。
  3. 請求項2の前置増幅器において、
    前記負論理信号が通過する部位を、前記差動アンプの逆相出力端子としたことを特徴とする前置増幅器。
  4. 請求項1の前置増幅器において、
    前記クリップ手段を、正論理信号が通過する部位と負電源端子の間にカソードを負電源端子に接続させる極性で設置されたダイオードとしたことを特徴とする前置増幅器。
  5. 請求項4の前置増幅器において、
    前記正論理信号が通過する部位を、前記差動アンプの正相出力端子としたことを特徴とする前置増幅器。
  6. 光信号を受けた受光素子からの電流信号を電圧信号に変換して増幅する前置増幅器において、
    受光素子からの電流信号を電圧信号に変換して所定の利得で増幅するシングルエンドアンプと、
    前記シングルエンドアンプから入力した電圧信号を増幅するとともに逆相信号および正相信号を生成して出力する差動アンプと、
    前記差動アンプの逆相出力および正相出力の両相出力の電圧を入力し、出力を差動アンプの片側の入力にフィードバックするオペレーショナルアンプと、
    前記差動アンプの逆相出力および正相出力の両相出力の電圧を入力し、所定の出力インピーダンスで信号を出力する出力バッファ差動アンプと、
    前記差動アンプの正相出力電圧を逆相出力電圧よりも高くなるようにオフセットを持たせるオフセット生成回路とを設け、
    前記オフセット生成回路を、前記差動アンプの正相出力および逆相出力と前記オペレーショナルアンプの入力との間に配置するとともに、前記差動アンプの正相出力と前記出力バッファ差動アンプの正相入力との間および前記差動アンプの逆相出力と前記出力バッファ差動アンプの逆相入力との間に接続したことを特徴とする前置増幅器。
  7. 請求項6の前置増幅器において、
    前記出力オフセット生成回路は、正相側と逆相側のダイオードの段数に差がつくように構成したことを特徴とする前置増幅器。
  8. 請求項6の前置増幅器において、
    前記出力オフセット生成回路は、分割抵抗値を正相側と逆相側で異なる値になるように構成したことを特徴とする前置増幅器。
  9. 請求項6の前置増幅器において、
    前記出力オフセット生成回路は、外部から逆相側に電圧を印加するように構成したことを特徴とする前置増幅器。
  10. 受光した光信号を電流信号に変換する受光装置と、前記受光素子から出力される電流信号を電圧信号に変換して増幅する前置増幅器と、前記前置増幅器から出力される電圧信号のレベルを設定された閾値に基づいて識別して出力する閾値設定リミッタ増幅回路と、前記閾値設定リミッタ増幅回路から出力される信号からクロック信号およびそのクロック信号に同期したデータ信号を再生して出力するクロック・データ識別再生回路とを備えた光受信装置において、
    前記前置増幅器を、請求項1から請求項9のいずれかひとつの前置増幅器としたことを特徴とする光受信装置。
JP2007170774A 2007-06-28 2007-06-28 前置増幅器および光受信装置 Active JP5138990B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007170774A JP5138990B2 (ja) 2007-06-28 2007-06-28 前置増幅器および光受信装置
CN200810100735.6A CN101335503B (zh) 2007-06-28 2008-05-20 前置放大器和光接收装置
US12/144,685 US7755433B2 (en) 2007-06-28 2008-06-24 Preamplifier and optical receiving device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007170774A JP5138990B2 (ja) 2007-06-28 2007-06-28 前置増幅器および光受信装置

Publications (2)

Publication Number Publication Date
JP2009010741A JP2009010741A (ja) 2009-01-15
JP5138990B2 true JP5138990B2 (ja) 2013-02-06

Family

ID=40159674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007170774A Active JP5138990B2 (ja) 2007-06-28 2007-06-28 前置増幅器および光受信装置

Country Status (3)

Country Link
US (1) US7755433B2 (ja)
JP (1) JP5138990B2 (ja)
CN (1) CN101335503B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101893452B (zh) * 2009-05-20 2013-07-17 上海华魏光纤传感技术有限公司 一种相干涉光信号的共模分量系数消除装置
CN101599766B (zh) * 2009-06-09 2013-09-25 上海华魏光纤传感技术有限公司 光信号的差模分量提取方法及其装置
JP2011066751A (ja) * 2009-09-18 2011-03-31 Nec Corp 帰還増幅器および帰還増幅方法
JP2013012870A (ja) * 2011-06-29 2013-01-17 Toshiba Corp 差動増幅回路及びコンパレータ
CN102288208A (zh) * 2011-07-29 2011-12-21 复旦大学 利用光纤放大器提高干涉光路中有效干涉光强度的方法
CN104660190A (zh) * 2013-11-18 2015-05-27 伍锦程 光电耦合动态甲类偏置电路
CN106233644B (zh) * 2014-06-05 2018-01-02 三菱电机株式会社 突发信号接收电路
KR101606791B1 (ko) 2015-09-08 2016-03-28 박재성 주파수 변화에 따라 실시간 진동을 제공하는 진동 제공시스템 및 이것의 진동 제공방법
WO2017059880A1 (en) * 2015-10-05 2017-04-13 Telefonaktiebolaget Lm Ericsson (Publ) Amplification device incorporating limiting
CN105577270A (zh) * 2016-01-05 2016-05-11 深圳市极致兴通科技有限公司 时钟提取装置、时钟提取方法及眼图测试设备
CN106374854B (zh) * 2016-09-05 2019-05-10 中国科学院高能物理研究所 电流前置放大器、时间分辨读出电路及时间分辨探测装置
US9966907B1 (en) 2017-02-07 2018-05-08 Apple Inc. Method and apparatus for high-speed clipping and recovery in amplifier circuit
CN109861661A (zh) * 2019-03-05 2019-06-07 深圳市傲科光电子有限公司 一种跨阻放大器和跨阻放大器电路
WO2021038716A1 (ja) * 2019-08-27 2021-03-04 三菱電機株式会社 受信装置
CN115811283A (zh) * 2022-11-25 2023-03-17 厦门优迅高速芯片有限公司 一种跨阻放大器的抗wifi信号干扰电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793540B2 (ja) * 1985-12-13 1995-10-09 株式会社東芝 光受信器
JPH0437206A (ja) * 1990-05-31 1992-02-07 Sanyo Electric Co Ltd 電力増幅器
JPH06152535A (ja) 1992-11-13 1994-05-31 Matsushita Electric Ind Co Ltd 光送受信回路
US5619578A (en) * 1994-01-10 1997-04-08 Peavey Electronics Corporation Multi-stage solid state amplifier that emulates tube distortion
JPH08223228A (ja) * 1994-03-17 1996-08-30 Fujitsu Ltd 等化増幅器及びこれを用いた受信機並びにプリアンプ
JPH08274259A (ja) * 1995-03-29 1996-10-18 Nissan Motor Co Ltd 演算増幅器回路
US6091275A (en) * 1998-06-02 2000-07-18 Maxim Integrated Products, Inc. Linear quad variable gain amplifier and method for implementing same
JP3904817B2 (ja) * 2000-08-31 2007-04-11 株式会社ルネサステクノロジ 電力増幅器モジュール
JP2002232271A (ja) * 2001-02-01 2002-08-16 Fujitsu Ltd Dcオフセットキャンセル回路、光−電気パルス変換回路、及びパルス整形回路
JP4152784B2 (ja) * 2003-03-19 2008-09-17 シャープ株式会社 受光アンプ回路およびそれを備えた光ピックアップ装置
US7305190B2 (en) * 2003-05-06 2007-12-04 Vitesse Semiconductor Corporation Optical dispersion correction in transimpedance amplifiers
JP2005117464A (ja) * 2003-10-09 2005-04-28 Fujitsu Ltd 識別レベル制御方法及びそれを用いた光受信器
JP2006081141A (ja) 2004-08-09 2006-03-23 Sumitomo Electric Ind Ltd 光受信器

Also Published As

Publication number Publication date
US20090002078A1 (en) 2009-01-01
CN101335503A (zh) 2008-12-31
JP2009010741A (ja) 2009-01-15
US7755433B2 (en) 2010-07-13
CN101335503B (zh) 2012-09-19

Similar Documents

Publication Publication Date Title
JP5138990B2 (ja) 前置増幅器および光受信装置
US7525391B2 (en) Linear transimpedance amplifier with multiplexed gain stage
US10355655B2 (en) Transimpedance amplifier (TIA) circuit having reduced power consumption, improved linearization and reduced peaking
US20040207473A1 (en) Optical receiver with wide dynamic range transimpedance amplifier
JP5861363B2 (ja) 増幅装置
JP5630325B2 (ja) 利得可変差動増幅回路
US7030702B2 (en) Optical receiver with wide dynamic range transimpedance amplifier
US20020153958A1 (en) Signal amplifier and optical signal receiver using the same
JP2010093353A (ja) 光受信器
US6879217B2 (en) Triode region MOSFET current source to bias a transimpedance amplifier
JP5459424B2 (ja) 光受信回路用信号増幅器
US20200091881A1 (en) Differential trans-impedance amplifier
US6876260B2 (en) Elevated front-end transimpedance amplifier
US6844784B1 (en) Wide dynamic range transimpedance amplifier
JP3058922B2 (ja) 広ダイナミックレンジ光受信器
JP2008167312A (ja) 光信号受信装置
US7088174B2 (en) Offset cancellation and slice adjust amplifier circuit
JP2014103499A (ja) 利得可変差動増幅器
JPH10313222A (ja) 光受信回路
US11265085B2 (en) Detection circuit having reduced noise
KR100679268B1 (ko) 자동 온도 보상기능을 갖는 레이저 다이오드 구동회로 및그 구동방법
JP3826779B2 (ja) 光受信回路
US20060001486A1 (en) Bias circuit for high frequency amplifiers
JP2011171812A (ja) 光受信器
JP2014217003A (ja) 光受信器

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081224

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120813

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5138990

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250