JP4152784B2 - 受光アンプ回路およびそれを備えた光ピックアップ装置 - Google Patents
受光アンプ回路およびそれを備えた光ピックアップ装置 Download PDFInfo
- Publication number
- JP4152784B2 JP4152784B2 JP2003076088A JP2003076088A JP4152784B2 JP 4152784 B2 JP4152784 B2 JP 4152784B2 JP 2003076088 A JP2003076088 A JP 2003076088A JP 2003076088 A JP2003076088 A JP 2003076088A JP 4152784 B2 JP4152784 B2 JP 4152784B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- light receiving
- input
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Recording Or Reproduction (AREA)
- Optical Head (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光媒体の再生時、書込み時の信号を処理する受光アンプ回路に関するものである。
【０００２】
【従来の技術】
書込み可能なコンパクトディスク（ＣＤ−Ｒ／ＲＷ）駆動装置や書込み可能なデジタルビデオディスク（ＤＶＤ）駆動装置といった光媒体の駆動装置においては、読出し／書込み時間を短くするよう応答特性の向上が要望されている。ディスク駆動の高速化により書込みの精度を上げる必要があるため、レーザーパワーの最適化は重要なものとなる。ピックアップ受光素子は信号を検出すると同時に、入力されるレーザー光量を検出する機能を併せ持っている。ピックアップ受光素子によって検出された光量情報はレーザー駆動装置にフィードバックされ、これによりレーザーパワーが書込みに最適となるように調整される。またディスク駆動の高速化に伴いレーザーの出力パワーは大きくなり、レーザーパワーが大きくなるとピックアップにおける受光素子への入力光量も大きくなるため、受光アンプ回路は大光量入力時においても高速な応答特性を維持し、入力光量検出を行う機能が必要とされる。
【０００３】
従来の、再生・書込み信号コントロール機能と入力光量検出機能とを同一の出力端子で果たす受光アンプ回路のブロック図を図８に示す。
【０００４】
同図に従って説明すると、図中のフォトダイオード８１へ入力された再生・書込みコントロール光信号は電流信号に変換され、その電流信号は、帰還抵抗Ｒ８１が接続されたトランスインピーダンス型の前段アンプ回路を構成するアンプＡ８１により電流−電圧変換されて増幅される。この出力電圧は抵抗Ｒ８２を介して後段アンプ回路を構成するアンプＡ８２に入力されて増幅され、受光アンプ回路の出力信号の電圧Ｖｏ（以下、出力電圧Ｖｏと称する）となる。後段アンプ回路は、アンプＡ８２に帰還抵抗Ｒ８３が接続された差動増幅型のアンプ回路であり、外部基準電圧Ｖｒｅｆが抵抗Ｒ８４を介して入力される。出力電圧Ｖｏは出力端子８０１から出力される。
【０００５】
上記受光アンプ回路のダイナミックレンジ特性を図９を用いて説明する。同図は、フォトダイオード８１への入力光信号の入力光量に対する出力電圧Ｖｏの変化を示す。出力電圧Ｖｏは、入力光量の増加に伴って受光アンプ回路のゲインで設定される傾きで上昇していくが、やがて飽和して一定値（約５Ｖ）となる。この飽和するまでの線形な領域が受光アンプ回路のダイナミックレンジを決定する。線形な領域では入力光量に比例して出力電圧Ｖｏが変動する為、出力電圧Ｖｏの値を測定することによってフォトダイオード８１への入力光量を検出することができる。従来の受光アンプ回路は、このようにして、再生・書込み信号コントロール出力が入力光量検出の機能も兼ねていた。
【０００６】
【特許文献１】
特開平５−８１６９５号公報
（公開日：平成５年（１９９３）４月２日）
【０００７】
【発明が解決しようとする課題】
再生・書込み信号コントロール用出力は、フォトダイオード８１に入力されたレーザー入力信号を増幅してS／Nを確保する為に、受光アンプ回路のゲインをある程度大きくする必要がある。このため、図９に示すフォトダイオード８１への入力光量に対する出力電圧Ｖｏの変化の傾き（ｄＶｏ／ｄＰ）が大きく、出力電圧Ｖｏが飽和するまでの線形な領域は狭く、従ってダイナミックレンジが小さい。すなわち、入力光量検出を行うことのできる光量範囲は狭い。
【０００８】
低倍速時の書込みのレーザーパワーではフォトダイオード８１の入力光量が小さいため、出力電圧Ｖｏが飽和することなく入力光量検出を行うことができるが、前述したように書込みの高倍速化に伴うレーザー入力光量の増大により、出力電圧Ｖｏは飽和領域に達してしまうため、入力光量の検出を行うことができなくなる。
【０００９】
しかも、大光量入力による出力電圧Ｖｏの飽和はアンプ回路が飽和することによって起こるものであり、飽和したアンプは復帰に時間を要するため、高速な応答特性の維持を困難なものとしていた。
【００１０】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、大光量入力時においても高速な応答特性を維持し、且つアンプ回路の飽和を防いで入力光量検出を行うことができる受光アンプ回路、およびそれを備えた光ピックアップ装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の受光アンプ回路は、上記課題を解決するために、光媒体の再生時および書込み時に上記光媒体から受光素子を介して得た受光信号を処理する受光アンプ回路において、上記受光信号を再生・書込み信号として処理して再生・書込み信号コントロール用出力端子から電圧として出力する第１のアンプ回路と、上記受光信号を上記受光素子の入力光量検出用信号として処理して入力光量検出用出力端子から電圧として出力する第２のアンプ回路とを備えた構成である。
【００１２】
上記の発明によれば、第１のアンプ回路は、光媒体の再生時および書込み時に光媒体から受光素子を介して得た受光信号を、再生・書込み信号として処理して、再生・書込み信号コントロール用出力端子から電圧として出力する。また、第２のアンプ回路は、上記受光信号を、受光素子の入力光量検出用信号として処理して、入力光量検出用出力端子から電圧として出力する。従って、再生・書込み信号の処理とは別に、受光素子の入力光量検出の処理を行うことができ、第１のアンプ回路と第２のアンプ回路とのそれぞれでゲインを独立に設定することができ、第２のアンプ回路のゲインを第１のアンプ回路のゲインよりも小さくして出力電圧を飽和しないようにすることができる。
【００１３】
すなわち、再生・書込み信号を処理するために第１のアンプ回路のゲインをある程度大きくしたとしても、第２のアンプ回路のゲインが小さいので、書込みを高倍速で行う大光量入力時にも、入力光量検出を行うためのアンプ回路を飽和させることなく入力光量検出を行うことができる。その分、高速な応答を維持しながら受光素子の入力光量に対するダイナミックレンジを拡大することができる。
【００１４】
この結果、大光量入力時においても高速な応答特性を維持し、且つアンプ回路の飽和を防いで入力光量検出を行うことができる受光アンプ回路を提供することができる。
【００１５】
さらに本発明の受光アンプ回路は、上記課題を解決するために、上記第２のアンプ回路のゲインは、上記受光素子の予め定める入力光量範囲において上記第２のアンプ回路の出力電圧が飽和しないように設定されている構成である。
【００１６】
上記の発明によれば、受光素子の予め定める入力光量範囲においては、第２のアンプ回路の出力電圧は飽和しないので、この入力光量範囲をダイナミックレンジとすることができる。
【００１７】
さらに本発明の受光アンプ回路は、上記課題を解決するために、上記第１のアンプ回路の出力電圧の振幅を所定値以下に制限する振幅制限手段を備えている構成である。
【００１８】
上記の発明によれば、第１のアンプ回路に、再生・書込み信号コントロール用出力端子の出力電圧が飽和値となるような過大な強度の信号が入力されても、振幅制限手段によって出力電圧の振幅が所定値以下に制限される。従って、第１のアンプ回路が飽和しないので、第１のアンプ回路が飽和して時間をかけて復帰するといった状態を回避することができ、高速応答により適した構成となる。
【００１９】
さらに本発明の受光アンプ回路は、上記課題を解決するために、上記所定値は、再生時における上記第１のアンプ回路の出力電圧の最大値以上であって、上記第１のアンプ回路の出力電圧の飽和値以下に設定される構成である。
【００２０】
上記の発明によれば、所定値が再生時における第１のアンプ回路の出力電圧の最大値以上であることから、入力光量が比較的小さい再生時における第１のアンプ回路の出力電圧は全く制限されることがなく、また、所定値が第１のアンプ回路の出力電圧の飽和値以下であることから、高速応答に適した構成となる。
【００２１】
さらに本発明の受光アンプ回路は、上記課題を解決するために、上記受光素子の出力に接続されるトランスインピーダンス型の初段アンプ回路を備え、上記第１のアンプ回路および上記第２のアンプ回路は、上記初段アンプ回路の出力電圧を入力電圧とする差動型アンプ回路である構成である。
【００２２】
上記の発明によれば、第１のアンプ回路および第２のアンプ回路は、受光素子の出力に接続されるトランスインピーダンス型の初段アンプ回路の出力電圧を入力電圧とする差動型アンプ回路であるので、差動型アンプ回路に備えられる差動増幅器の飽和を防ぐことができ、大光量入力時にも高速の応答特性を維持することができる。
【００２３】
さらに本発明の受光アンプ回路は、上記課題を解決するために、抵抗と所定段数のダイオードとの直列回路を、上記初段アンプ回路の帰還抵抗と並列に、上記ダイオードのアノードが上記初段アンプ回路の出力端子側となるように備えている構成である。
【００２４】
上記の発明によれば、初段アンプ回路の帰還抵抗と並列に、抵抗と所定段数のダイオードとの直列回路が備えられているので、初段アンプ回路の出力電圧が過大になったとしても、直列回路のダイオードが、初段アンプ回路の出力端子側から入力端子側へ電流が流れるように導通して出力電圧を制限する。従って、初段アンプ回路の飽和を防ぐことができるため、大光量入力時にも高速の応答特性を維持することができる。
【００２５】
さらに本発明の受光アンプ回路は、上記課題を解決するために、エミッタが上記初段アンプ回路と上記受光素子との接続点に接続されるとともにベースに一定電圧が印加されるＮＰＮ型のトランジスタを備えている構成である。
【００２６】
上記の発明によれば、大光量入力時にフォトダイオードなどの受光素子のバイアス電圧が低下すると、ＮＰＮ型のトランジスタが導通して、受光素子のバイアス電圧が低下するのを防止することができる。このトランジスタでは、ベースに一定電圧が印加されると、導通したときにはエミッタが上記一定電圧からベース・エミッタ間電圧だけ低い定電圧となり、この結果、初段アンプ回路と受光素子との接続点が定電圧となる。従って、受光素子のバイアス電圧が低下する大光量入力時にも、これを防止して高速の応答特性を維持することができる。
【００２７】
さらに本発明の受光アンプ回路は、上記課題を解決するために、上記振幅制限手段は、上記再生・書込み信号コントロール用出力端子と所定電位端子とを、上記再生・書込み信号コントロール用出力端子側がアノードとなるように接続する所定段数のダイオードの直列回路を備えている構成である。
【００２８】
上記の発明によれば、第１のアンプ回路の出力電圧が過大になろうとすると、振幅制限手段のダイオードの直列回路が、再生・書込み信号コントロール用出力端子側から所定電位端子側へ向かって電流が流れるように導通するので、第１のアンプ回路の出力電圧を、所定電位を基準とするダイオードの段数に応じた電圧に制限することができる。
【００２９】
さらに本発明の受光アンプ回路は、上記課題を解決するために、上記第１のアンプ回路は、上記差動型アンプ回路を構成するための差動増幅器と、上記差動増幅器の出力電圧を取り出す２段のバッファ回路とを備えており、上記振幅制限手段は、ベースが上記差動増幅器の外部基準電圧入力端子に接続されたＰＮＰ型のトランジスタと、上記差動増幅器の出力端子と上記トランジスタのエミッタとを、上記差動増幅器の出力端子側がアノードとなるように接続する所定段数のダイオードの直列回路とを備えている構成である。
【００３０】
上記の発明によれば、第１のアンプ回路においては、差動増幅器による差動増幅の結果としての出力電圧が２段のバッファ回路を介して出力されるが、この差動増幅器の出力電圧が振幅制限手段によって制限される。振幅制限手段は、ＰＮＰ型のトランジスタと、所定段数のダイオードの直列回路とを備えている。上記トランジスタのベースには外部基準電圧入力端子から外部基準電圧が印加されており、エミッタはこのトランジスタが導通したときに外部基準電圧よりもベース・エミッタ間電圧だけ高い電圧となる。そして、ダイオードの直列回路はアノードが差動増幅器の出力端子側となるように接続されているため、差動増幅器の出力電圧が大きくなっても、ダイオードおよびトランジスタが導通することにより、差動増幅器の出力端子は、トランジスタのエミッタよりもダイオードの段数に応じた分だけ高い電圧にしかならない。
【００３１】
従って、差動増幅器の出力電圧を制限することができ、飽和電圧以下にすることによって差動増幅器の飽和を防ぐことができるため、大光量入力時にも高速の応答特性を維持することができる。
【００３２】
また、本発明の光ピックアップ装置は、上記課題を解決するために、いずれかの前記受光アンプ回路を備えている構成である。
【００３３】
上記の発明によれば、大光量入力時においても高速な応答特性を維持し、且つ受光アンプ回路におけるアンプ回路の飽和を防いで入力光量検出を行うことができる光ピックアップ装置を提供することができる。
【００３４】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１および図２に基づいて説明すれば、以下の通りである。
【００３５】
図１に、本実施の形態に係る受光アンプ回路１の構成を示す。受光アンプ回路１は、フォトダイオード１１、初段アンプ回路２、第１後段アンプ回路３、および第２後段アンプ回路４を備えており、光媒体の再生時および書込み時に光媒体からフォトダイオード１１を介して得た受光信号を処理する。また、受光アンプ回路１は、ここではフォトダイオード１１を除いて１チップのＩＣとして構成されており、１チップの受光アンプ素子となっている。受光アンプ回路１では、従来の技術で述べた受光アンプ回路とは異なり、初段アンプ回路２の後段に、第１後段アンプ回路３と第２後段アンプ回路４とが並列に接続された構成となっている。初段アンプ回路２と第１後段アンプ回路３とは抵抗Ｒ１２を介して接続されており、初段アンプ回路２と第２後段アンプ回路４とは抵抗Ｒ１４を介して接続されている。
【００３６】
フォトダイオード（受光素子）１１は、ＣＤ−Ｒ／ＲＷなどの光媒体からの受光を行って入力光量に応じた電流を出力するものであり、アノードがＧＮＤに接続されており、カソードは初段アンプ回路２の入力端子に接続されている。
【００３７】
初段アンプ回路２は、トランスインピーダンス型のアンプ回路であってフォトダイオード１１を介して得た電流信号としての受光信号を電圧信号に変換して出力する。初段アンプ回路２はアンプＡ１１および帰還抵抗Ｒ１１を備えている。
【００３８】
第１後段アンプ回路（第１のアンプ回路）３は差動増幅型のアンプ回路であり、初段アンプ回路２から出力されて第１の入力となる電圧と、第１の入力とは別の第２の入力となる電圧との差を所定のゲインで増幅することにより、受光信号を再生・書込み信号として処理して再生・書込み信号コントロール用出力端子１０１から出力電圧Ｖ１として出力する。第１後段アンプ回路３は、アンプＡ１２、帰還抵抗Ｒ１３、および抵抗Ｒ１０１を備えている。アンプＡ１２は上記第１の入力用および第２の入力用の各入力端子を備えている。第１の入力用の入力端子には、抵抗Ｒ１２を介して受光信号が第１の入力として入力される。また、帰還抵抗Ｒ１３はアンプＡ１２の出力端子と第２の入力用の入力端子とを接続し、抵抗Ｒ１０１は第２の入力用の入力端子と外部基準電圧Ｖｒｅｆ１の入力端子とを接続している。帰還抵抗Ｒ１３と抵抗Ｒ１０１との接続点の電圧Ｖｄ１は、出力電圧Ｖ１と外部基準電圧Ｖｒｅｆ１との差が帰還抵抗Ｒ１３および抵抗Ｒ１０１によって略分圧された電圧であり、これが出力電圧Ｖ１の負帰還として第２の入力となる。
【００３９】
第２後段アンプ回路（第２のアンプ回路）４は差動増幅型のアンプ回路であり、初段アンプ回路２から出力されて第１の入力となる電圧と、第１の入力とは別の第２の入力となる電圧との差を所定のゲインで増幅することにより、受光信号を入力光量検出用信号として処理して入力光量検出用出力端子１０２から出力電圧Ｖ２として出力する。第２後段アンプ回路４は、アンプＡ１３、帰還抵抗Ｒ１５、および抵抗Ｒ１０２を備えている。アンプＡ１３は上記第１の入力用および第２の入力用の各入力端子を備えている。第１の入力用の入力端子には、抵抗Ｒ１４を介して受光信号が第１の入力として入力される。また、帰還抵抗Ｒ１５はアンプＡ１３の出力端子と第２の入力用の入力端子とを接続し、抵抗Ｒ１０２は第２の入力用の入力端子と外部基準電圧Ｖｒｅｆ１の入力端子とを接続している。帰還抵抗Ｒ１５と抵抗Ｒ１０２との接続点の電圧Ｖｄ２は、出力電圧Ｖ２と外部基準電圧Ｖｒｅｆ１との差が帰還抵抗Ｒ１５および抵抗Ｒ１０２によって略分圧された電圧であり、これが出力電圧Ｖ２の負帰還として第２の入力となる。
【００４０】
なお、再生・書込み信号コントロール用出力端子１０１および入力光量検出用出力端子１０２は、ここではそれぞれＩＣチップの出力端子として設けられる。
【００４１】
上記の構成の受光アンプ回路１では、第１後段アンプ回路３は再生・書込み信号の処理を行って、その結果を専用の再生・書込み信号コントロール用出力端子１０１から出力し、第２後段アンプ回路４は入力光量検出の処理を行って、その結果を専用の入力光量検出用出力端子１０２から出力する。従って、再生・書込み信号の処理とは別に、フォトダイオード１１の入力光量検出の処理を行うことができ、第１後段アンプ回路３と第２後段アンプ回路４とのそれぞれでゲインを独立に設定することができる。従って、第２後段アンプ回路４のゲインを第１後段アンプ回路３のゲインよりも小さくして出力電圧Ｖ２を飽和しないようにすることができる。
【００４２】
すなわち、再生・書込み信号を処理するために第１後段アンプ回路３のゲインをある程度大きくしたとしても、第２後段アンプ回路４のゲインが小さいので、書込みを高倍速で行う大光量入力時にも、入力光量検出を行うためのアンプ回路を飽和させることなく入力光量検出を行うことができる。その分、高速な応答を維持しながらフォトダイオード１１の入力光量に対するダイナミックレンジを拡大することができる。
【００４３】
このように、受光アンプ回路１によれば、大光量入力時においても高速な応答特性を維持し、且つアンプ回路の飽和を防いで入力光量検出を行うことができる。
【００４４】
また、本実施の形態では受光アンプ回路１を１チップのＩＣで実現しているが、２チップ以上のＩＣで実現することも可能である。
【００４５】
また、図２は、フォトダイオード１１の入力光量Ｐに対する出力電圧Ｖ２の関係を示したグラフである。第２後段アンプ回路４は、予め定める入力光量範囲において飽和しないような低ゲインに設定されており、図２で言えば、入力光量Ｐの０ｍＷから５ｍＷ近くまでの範囲を予め定めた入力光量範囲としており、この入力光量範囲がダイナミックレンジとなる。従来の技術で述べた図９では入力光量に対しては大きいゲインとなっていたため、出力電圧ＶｏはＰ＝１ｍＷ近くで飽和していた。このように、受光アンプ回路１によれば、入力光量のダイナミックレンジが大きくなって大光量入力時でも入力光量検出が可能となる。
【００４６】
〔実施の形態２〕
本発明の他の実施の形態について図３ないし図５に基づいて説明すれば、以下の通りである。なお、前記実施の形態１で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００４７】
図３に、本実施の形態に係る受光アンプ回路２１の構成を示す。受光アンプ回路２１は、実施の形態１の受光アンプ回路１における第１後段アンプ回路３を第１後段アンプ回路２２に置き換えたものである。
【００４８】
第１後段アンプ回路（第１のアンプ回路）２２は、第１後段アンプ回路３に振幅制限回路２３を追加した構成である。振幅制限回路（振幅制限手段）２３は、再生・書込み信号コントロール出力端子１０１と外部基準電圧Ｖｒｅｆ１の入力端子との間に設けられ、第１後段アンプ回路２２の出力電圧Ｖ１の振幅を所定値以下に制限する。レーザー光などの入力光量が大きくなるのに伴って出力電圧Ｖ１の振幅も大きくなっていくが、第１後段アンプ回路２２でも出力電圧Ｖ１は約５Ｖで飽和する。そこで、第１後段アンプ回路２２の出力電圧Ｖ１が飽和値となるような過大な強度の信号が入力されたときに、外部基準電圧Ｖｒｅｆ１を利用して、再生・書込み信号コントロール出力端子１０１の電圧、すなわち出力電圧Ｖ１を、飽和しないように所定値以下に制限する。
【００４９】
従って、第１後段アンプ回路２２が飽和しないので、第１後段アンプ回路が飽和して時間をかけて復帰するといった状態を回避することができ、高速応答により適した構成となる。
【００５０】
また、振幅制限回路２３の上記所定値を、光媒体の再生時における第１後段アンプ回路２２の出力電圧Ｖ１の最大値以上であって、出力電圧Ｖ１の飽和値以下に設定するとよい。このようにすると、所定値が再生時における第１後段アンプ回路２２の出力電圧Ｖ１の最大値以上であることから、入力光量が比較的小さい再生時における第１後段アンプ回路２２の出力電圧Ｖ１は全く制限されることがなく、また、所定値が出力電圧Ｖ１の飽和値以下であることから、高速応答に適した構成となる。
【００５１】
また、第１後段アンプ回路２２および第２後段アンプ回路４は、初段アンプ回路２の後段に設けられた差動型アンプ回路であるので、前述の第２後段アンプ回路４に対する飽和防止を含めて、これらに備えられる差動増幅器の飽和を防ぐことができ、大光量入力時にも高速の応答特性を維持することができる。
【００５２】
ここで、図４に、振幅制限回路２３の具体的構成例を示す。
【００５３】
同図に示す振幅制限回路２３は、再生・書込み信号コントロール用出力端子１０１と、外部基準電圧Ｖｒｅｆ１の入力端子（所定電位端子）とを、再生・書込み信号コントロール用出力端子１０１側がアノードとなるように接続する複所定段数のダイオードＤ１〜Ｄｎ（ｎは任意の自然数であるが、ここでは２以上とする）の直列回路からなる。この構成によれば、出力電圧Ｖ１が過大になろうとすると、ダイオードＤ１〜Ｄｎの直列回路が、再生・書込み信号コントロール用出力端子１０１側から外部基準電圧Ｖｒｅｆ１の入力端子側へ向かって電流が流れるように導通する。
【００５４】
従って、ダイオードの段数によって出力電圧Ｖ１の電圧制限値である前記所定値を変えることができる。ｎ段のダイオード接続の場合、出力電圧Ｖ１は、
Ｖｒｅｆ１＋（ｎ×０．７Ｖ） ・・・ （１）
という所定値より大きな電圧値にはならない。従って、図４の構成によれば、出力電圧Ｖ１を、（１）式で表されるような、所定電位である外部基準電圧Ｖｒｅｆ１を基準とするダイオードの段数に応じた電圧以下に制限することができる。
【００５５】
次に、図５に、出力電圧Ｖ１を所定値以下に制限する他の構成例を示す。
【００５６】
同図は、第１後段アンプ回路２２に類似の構成の第１後段アンプ回路（第１のアンプ回路）２４の回路構成を具体的に示している。第１後段アンプ回路２４は、大別して差動増幅器、バッファ回路、帰還回路、および振幅制限回路を備えている。
【００５７】
差動増幅器は、トランジスタＱ５１・Ｑ５２・Ｑ５３・Ｑ５４、抵抗Ｒ５３・Ｒ５４、および定電流源Ｉ５０を備えている。トランジスタＱ５１・Ｑ５２はＮＰＮ型トランジスタであり、それぞれ順に、第１アンプ後段回路２４の第１の入力、第２の入力の入力段トランジスタである。トランジスタＱ５３・Ｑ５４はＰＮＰ型のトランジスタであり、トランジスタＱ５１・Ｑ５２に電源ＶＣＣ側で接続される能動負荷としてのカレントミラー回路を構成している。抵抗Ｒ５３・Ｒ５４はそれぞれカレントミラー動作に伴って電源ＶＣＣからの電圧降下を発生させるための抵抗である。定電流源Ｉ５０は、トランジスタＱ５１・Ｑ５２のエミッタ接続点とＧＮＤとの間に設けられた、差動動作を行うための定電流を生成する回路である。
【００５８】
なお、トランジスタＱ５１のベースには、図３の抵抗Ｒ１２に相当する抵抗Ｒ５１が接続されており、初段アンプ回路２の出力電圧が電圧Ｖｉｎとして抵抗Ｒ５１を介してトランジスタＱ５１のベースに入力される。また、トランジスタＱ５２のベースには抵抗Ｒ５２が接続されている。抵抗Ｒ５２は図３の抵抗Ｒ１０１に相当する。
【００５９】
バッファ回路は上記差動増幅器の出力電圧を取り出す２段のバッファ回路からなり、トランジスタＱ５５・Ｑ５６および定電流源Ｉ５１・Ｉ５２を備えている。トランジスタＱ５５はＰＮＰ型トランジスタであり、ベースに差動増幅器の出力端子であるトランジスタＱ５２のコレクタが接続されて、トランジスタＱ５５の能動負荷としての定電流源Ｉ５１とともに、差動増幅器の出力の１段目のバッファ回路としてエミッタフォロアを構成している。トランジスタＱ５６はＮＰＮ型トランジスタであり、ベースに第１のバッファ回路の出力端子であるトランジスタＱ５５のエミッタが接続されて、トランジスタＱ５６の能動負荷としての定電流源Ｉ５２とともに、差動増幅器の２段目のバッファ回路としてエミッタフォロアを構成している。トランジスタＱ５６のエミッタ出力が第１後段アンプ回路２４の出力電圧Ｖ１となる。
【００６０】
帰還回路は、抵抗Ｒ５５とコンデンサＣ５１との並列回路からなり、この並列回路が、出力電圧Ｖ１の出力端子であるトランジスタＱ５６のエミッタと、差動増幅器の第２の入力用の入力端子であるトランジスタＱ５２のベースとを接続している。
【００６１】
振幅制限回路は振幅制限回路２５として図示されたものであって、トランジスタＱ５７および所定段数のダイオードＤ１〜Ｄｎ（ｎは任意の自然数であるが、ここでは２以上とする）からなり、出力電圧Ｖ１を所定値以下に制限する。トランジスタＱ５７はＰＮＰ型トランジスタであり、ベースは外部基準電圧Ｖｒｅｆ１の入力端子に接続されており、コレクタはＧＮＤに接続されている。ダイオードＤ１〜Ｄｎは、差動増幅器の出力端子であるトランジスタＱ５２のコレクタと、トランジスタＱ５７のエミッタとを、差動増幅器の出力端子側がアノードとなるように接続する直列回路となっている。
【００６２】
上記の構成の第１後段アンプ回路２４では、トランジスタＱ５７のエミッタは、トランジスタＱ５７が導通したときに外部基準電圧Ｖｒｅｆ１よりもベース・エミッタ間電圧だけ高い電圧となる。そして、ダイオードＤ１〜Ｄｎの直列回路はアノードが差動増幅器の出力端子側となるように接続されているため、差動増幅器の出力電圧が大きくなっても、ダイオードＤ１〜ＤｎおよびトランジスタＱ５７が導通することにより、差動増幅器の出力端子は、トランジスタＱ５７のエミッタよりもダイオードＤ１〜Ｄｎの段数に応じた分だけ高い電圧にしかならない。
【００６３】
このことを式を用いて以下に示す。入力光量の増大により差動増幅器の出力電圧は上昇していくが、
Ｖｒｅｆ１＋１ＶBE（＝０．７Ｖ）＋（ｎ×０．７Ｖ） ・・・ （２）
より大きな電圧値にはならない。（２）式で表される所定値を差動増幅器の出力電圧の飽和値（約５Ｖ）以下にすることによって差動増幅器の飽和を防ぐことができるため、大光量入力時にも高速の応答特性を維持することができる。
【００６４】
〔実施の形態３〕
本発明のさらに他の実施の形態について図６に基づいて説明すれば、以下の通りである。なお、前記実施の形態１および２で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００６５】
図６に、本実施の形態に係る受光アンプ回路４１の構成を示す。受光アンプ回路４１は、実施の形態３の受光アンプ回路２１において初段アンプ回路２を初段アンプ回路４２に置き換えた構成である。
【００６６】
初段アンプ回路４２は、初段アンプ回路２に、抵抗Ｒ４１およびダイオードＤ４１〜Ｄ４３を追加した構成である。抵抗Ｒ４１とダイオードＤ４１〜Ｄ４３とは直列回路を構成しており、この直列回路が、ダイオードＤ４１〜Ｄ４３のアノードが初段アンプ回路４２の出力端子側となるように、帰還抵抗Ｒ１１に並列に接続されている。
【００６７】
上記の構成によれば、初段アンプ回路４２の出力電圧が過大になったとしても、直列回路のダイオードＤ４１〜Ｄ４３が、初段アンプ回路４２の出力端子側から入力端子側へ電流が流れるように導通して上記出力電圧を制限する。すなわち、抵抗Ｒ４１およびダイオードＤ４１〜Ｄ４３の直列回路は、初段アンプ回路４２の出力電圧を制限するクランプ回路となっている。帰還抵抗Ｒ１１には光電流ＩSCが流れるが、大光量入力時には（光電流Ｉsc×帰還抵抗Ｒ１１）の値が（ダイオードの順方向電圧ＶF（＝０．７Ｖ）×ダイオード段数）の値に等しくなるまで初段アンプ回路４２の出力電圧が上昇すると、ダイオードＤ４１〜Ｄ４３が導通して光電流Ｉscはクランプ回路の方にも分流される。従って、初段アンプ回路４２の出力電圧はそれ以上上昇しなくなる。この出力クランプによりアンプＡ１１の飽和を防ぐことができるため、大光量入力時にも高速の応答特性を維持することができる。なお、ダイオードは３段に限らず任意の段数でよい。
【００６８】
〔実施の形態４〕
本発明のさらに他の実施の形態について図７に基づいて説明すれば、以下の通りである。なお、前記実施の形態１ないし３で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００６９】
図７に、本実施の形態に係る受光アンプ回路９１の構成を示す。受光アンプ回路９１は、実施の形態３の受光アンプ回路２１にトランジスタＱ９１を追加した構成である。
【００７０】
トランジスタＱ９１はＮＰＮ型トランジスタであり、ベースには一定電圧の外部基準電圧Ｖｒｅｆ２が印加され、コレクタは電源ＶＣＣに接続され、エミッタはフォトダイオード１１のカソードに接続されている。トランジスタＱ９１は、ベースに外部基準電圧Ｖｒｅｆ２という一定電圧が印加されることより、フォトダイオード１１のバイアス電圧Ｖ７１が低下したとき、すなわちフォトダイオード１１のカソード電位が負電位側に大きくなったときに導通して、バイアス電圧Ｖ７１を定電圧とする出力を行う。すなわち、トランジスタＱ９１は、バイアス電圧Ｖ７１の低下を制限するクランプ回路となっている。
【００７１】
大光量入力に伴いフォトダイオード１１のバイアス電圧Ｖ７１が低下すると、ＰＮ接合を有するフォトダイオード１１のように、ＰＮ接合を有する受光素子では空乏層幅が減少することにより接合容量成分が大きくなり、高速応答を阻害するといったように応答特性の劣化が生じやすい。そこで、上記の構成により、バイアス電圧Ｖ７１が低下したときにトランジスタがＱ９１が導通するようにすると、導通したときにはトランジスタＱ９１のエミッタは外部基準電圧Ｖｒｅｆ２からベース・エミッタ間電圧だけ低い定電圧となり、バイアス電圧Ｖ７１を定電圧としてある値以上には低下しないようにすることができる。
【００７２】
従って、フォトダイオード１１のバイアス電圧Ｖ７１が低下するのを防止することができ、大光量入力時にも高速の応答特性を維持することができる。
【００７３】
なお、本実施の形態は、第２後段アンプ回路４が飽和しない範囲として定められたダイナミックレンジを越えて入力されるような、過大な光入力が行われたときに特に有効である。
【００７４】
また、前述した各受光アンプ回路を備えた光ピックアップ装置を構成すれば、大光量入力時においても高速な応答特性を維持し、且つ受光アンプ回路におけるアンプ回路の飽和を防いで入力光量検出を行うことができる光ピックアップ装置となる。
【００７５】
【発明の効果】
本発明の受光アンプ回路は、以上のように、上記受光信号を再生・書込み信号として処理して再生・書込み信号コントロール用出力端子から電圧として出力する第１のアンプ回路と、上記受光信号を上記受光素子の入力光量検出用信号として処理して入力光量検出用出力端子から電圧として出力する第２のアンプ回路とを備えた構成である。
【００７６】
それゆえ、第１のアンプ回路と第２のアンプ回路とのそれぞれでゲインを独立に設定することができ、第２のアンプ回路のゲインを第１のアンプ回路のゲインよりも小さくして出力電圧を飽和しないようにすることができる。
【００７７】
すなわち、再生・書込み信号を処理するために第１のアンプ回路のゲインをある程度大きくしたとしても、第２のアンプ回路のゲインが小さいので、書込みを高倍速で行う大光量入力時にも、入力光量検出を行うためのアンプ回路を飽和させることなく入力光量検出を行うことができる。その分、高速な応答を維持しながら受光素子の入力光量に対するダイナミックレンジを拡大することができる。
【００７８】
この結果、大光量入力時においても高速な応答特性を維持し、且つアンプ回路の飽和を防いで入力光量検出を行うことができる受光アンプ回路を提供することができるという効果を奏する。
【００７９】
さらに本発明の受光アンプ回路は、以上のように、上記第２のアンプ回路のゲインは、上記受光素子の予め定める入力光量範囲において上記第２のアンプ回路の出力電圧が飽和しないように設定されている構成である。
【００８０】
それゆえ、受光素子の予め定める入力光量範囲においては、第２のアンプ回路の出力電圧は飽和しないので、この入力光量範囲をダイナミックレンジとすることができるという効果を奏する。
【００８１】
さらに本発明の受光アンプ回路は、以上のように、上記第１のアンプ回路の出力電圧の振幅を所定値以下に制限する振幅制限手段を備えている構成である。
【００８２】
それゆえ、第１のアンプ回路が飽和しないので、第１のアンプ回路が飽和して時間をかけて復帰するといった状態を回避することができ、高速応答により適した構成となるという効果を奏する。
【００８３】
さらに本発明の受光アンプ回路は、以上のように、上記所定値は、再生時における上記第１のアンプ回路の出力電圧の最大値以上であって、上記第１のアンプ回路の出力電圧の飽和値以下に設定される構成である。
【００８４】
それゆえ、入力光量が比較的小さい再生時における第１のアンプ回路の出力電圧は全く制限されることがなく、また、高速応答に適した構成となるという効果を奏する。
【００８５】
さらに本発明の受光アンプ回路は、以上のように、上記受光素子の出力に接続されるトランスインピーダンス型の初段アンプ回路を備え、上記第１のアンプ回路および上記第２のアンプ回路は、上記初段アンプ回路の出力電圧を入力電圧とする差動型アンプ回路である構成である。
【００８６】
それゆえ、差動型アンプ回路に備えられる差動増幅器の飽和を防ぐことができ、大光量入力時にも高速の応答特性を維持することができるという効果を奏する。
【００８７】
さらに本発明の受光アンプ回路は、以上のように、抵抗と所定段数のダイオードとの直列回路を、上記初段アンプ回路の帰還抵抗と並列に、上記ダイオードのアノードが上記初段アンプ回路の出力端子側となるように備えている構成である。
【００８８】
それゆえ、初段アンプ回路の出力電圧が過大になったとしても、直列回路のダイオードが、初段アンプ回路の出力端子側から入力端子側へ電流が流れるように導通して出力電圧を制限する。従って、初段アンプ回路の飽和を防ぐことができるため、大光量入力時にも高速の応答特性を維持することができるという効果を奏する。
【００８９】
さらに本発明の受光アンプ回路は、以上のように、エミッタが上記初段アンプ回路と上記受光素子との接続点に接続されるとともにベースに一定電圧が印加されるＮＰＮ型のトランジスタを備えている構成である。
【００９０】
それゆえ、受光素子のバイアス電圧が低下する大光量入力時にも、これを防止して高速の応答特性を維持することができるという効果を奏する。
【００９１】
さらに本発明の受光アンプ回路は、以上のように、上記振幅制限手段は、上記再生・書込み信号コントロール用出力端子と所定電位端子とを、上記再生・書込み信号コントロール用出力端子側がアノードとなるように接続する所定段数のダイオードの直列回路を備えている構成である。
【００９２】
それゆえ、第１のアンプ回路の出力電圧が過大になろうとすると、振幅制限手段のダイオードの直列回路が、再生・書込み信号コントロール用出力端子側から所定電位端子側へ向かって電流が流れるように導通するので、第１のアンプ回路の出力電圧を、所定電位を基準とするダイオードの段数に応じた電圧に制限することができるという効果を奏する。
【００９３】
さらに本発明の受光アンプ回路は、以上のように、上記第１のアンプ回路は、上記差動型アンプ回路を構成するための差動増幅器と、上記差動増幅器の出力電圧を取り出す２段のバッファ回路とを備えており、上記振幅制限手段は、ベースが上記差動増幅器の外部基準電圧入力端子に接続されたＰＮＰ型のトランジスタと、上記差動増幅器の出力端子と上記トランジスタのエミッタとを、上記差動増幅器の出力端子側がアノードとなるように接続する所定段数のダイオードの直列回路とを備えている構成である。
【００９４】
それゆえ、差動増幅器の出力電圧が大きくなっても、ダイオードおよびトランジスタが導通することにより、差動増幅器の出力端子は、トランジスタのエミッタよりもダイオードの段数に応じた分だけ高い電圧にしかならない。
【００９５】
従って、差動増幅器の出力電圧を制限することができ、飽和電圧以下にすることによって差動増幅器の飽和を防ぐことができるため、大光量入力時にも高速の応答特性を維持することができるという効果を奏する。
【００９６】
また、本発明の光ピックアップ装置は、以上のように、いずれかの前記受光アンプ回路を備えている構成である。
【００９７】
それゆえ、大光量入力時においても高速な応答特性を維持し、且つ受光アンプ回路におけるアンプ回路の飽和を防いで入力光量検出を行うことができる光ピックアップ装置を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る受光アンプ回路の構成を示す回路図である。
【図２】図１の受光アンプ回路における入力光量と第２後段アンプ回路の出力電圧との関係を示すグラフである。
【図３】本発明の第２の実施の形態に係る受光アンプ回路の構成を示す回路図である。
【図４】図３の受光アンプ回路に備えられる振幅制限回路の構成を示す回路図である。
【図５】図３の受光アンプ回路に備えられる他の第１後段アンプ回路と、その振幅制限回路との構成を示す回路図である。
【図６】本発明の第３の実施の形態に係る受光アンプ回路の構成を示す回路図である。
【図７】本発明の第４の実施の形態に係る受光アンプ回路の構成を示す回路図である。
【図８】従来の受光アンプ回路の構成を示す回路図である。
【図９】図８の受光アンプ回路における入力光量と後段アンプ回路の出力電圧との関係を示すグラフである。
【符号の説明】
１、２１、４１、９１受光アンプ回路
２、４２ 初段アンプ回路
３、２２、２４ 第１後段アンプ回路（第１のアンプ回路）
４ 第２後段アンプ回路（第２のアンプ回路）
１１ フォトダイオード（受光素子）
２３、２５ 振幅制限回路（振幅制限手段）
１０１ 再生・書込み信号コントロール用出力端子
１０２ 入力光量検出用出力端子
Ｄ１〜Ｄｎ、Ｄ４１〜Ｄ４３ダイオード
Ｑ５７ トランジスタ
Ｑ９１ トランジスタ
Ｒ１１ 帰還抵抗
Ｖｒｅｆ２ 外部基準電圧（一定電圧）
【発明の属する技術分野】
本発明は、光媒体の再生時、書込み時の信号を処理する受光アンプ回路に関するものである。
【０００２】
【従来の技術】
書込み可能なコンパクトディスク（ＣＤ−Ｒ／ＲＷ）駆動装置や書込み可能なデジタルビデオディスク（ＤＶＤ）駆動装置といった光媒体の駆動装置においては、読出し／書込み時間を短くするよう応答特性の向上が要望されている。ディスク駆動の高速化により書込みの精度を上げる必要があるため、レーザーパワーの最適化は重要なものとなる。ピックアップ受光素子は信号を検出すると同時に、入力されるレーザー光量を検出する機能を併せ持っている。ピックアップ受光素子によって検出された光量情報はレーザー駆動装置にフィードバックされ、これによりレーザーパワーが書込みに最適となるように調整される。またディスク駆動の高速化に伴いレーザーの出力パワーは大きくなり、レーザーパワーが大きくなるとピックアップにおける受光素子への入力光量も大きくなるため、受光アンプ回路は大光量入力時においても高速な応答特性を維持し、入力光量検出を行う機能が必要とされる。
【０００３】
従来の、再生・書込み信号コントロール機能と入力光量検出機能とを同一の出力端子で果たす受光アンプ回路のブロック図を図８に示す。
【０００４】
同図に従って説明すると、図中のフォトダイオード８１へ入力された再生・書込みコントロール光信号は電流信号に変換され、その電流信号は、帰還抵抗Ｒ８１が接続されたトランスインピーダンス型の前段アンプ回路を構成するアンプＡ８１により電流−電圧変換されて増幅される。この出力電圧は抵抗Ｒ８２を介して後段アンプ回路を構成するアンプＡ８２に入力されて増幅され、受光アンプ回路の出力信号の電圧Ｖｏ（以下、出力電圧Ｖｏと称する）となる。後段アンプ回路は、アンプＡ８２に帰還抵抗Ｒ８３が接続された差動増幅型のアンプ回路であり、外部基準電圧Ｖｒｅｆが抵抗Ｒ８４を介して入力される。出力電圧Ｖｏは出力端子８０１から出力される。
【０００５】
上記受光アンプ回路のダイナミックレンジ特性を図９を用いて説明する。同図は、フォトダイオード８１への入力光信号の入力光量に対する出力電圧Ｖｏの変化を示す。出力電圧Ｖｏは、入力光量の増加に伴って受光アンプ回路のゲインで設定される傾きで上昇していくが、やがて飽和して一定値（約５Ｖ）となる。この飽和するまでの線形な領域が受光アンプ回路のダイナミックレンジを決定する。線形な領域では入力光量に比例して出力電圧Ｖｏが変動する為、出力電圧Ｖｏの値を測定することによってフォトダイオード８１への入力光量を検出することができる。従来の受光アンプ回路は、このようにして、再生・書込み信号コントロール出力が入力光量検出の機能も兼ねていた。
【０００６】
【特許文献１】
特開平５−８１６９５号公報
（公開日：平成５年（１９９３）４月２日）
【０００７】
【発明が解決しようとする課題】
再生・書込み信号コントロール用出力は、フォトダイオード８１に入力されたレーザー入力信号を増幅してS／Nを確保する為に、受光アンプ回路のゲインをある程度大きくする必要がある。このため、図９に示すフォトダイオード８１への入力光量に対する出力電圧Ｖｏの変化の傾き（ｄＶｏ／ｄＰ）が大きく、出力電圧Ｖｏが飽和するまでの線形な領域は狭く、従ってダイナミックレンジが小さい。すなわち、入力光量検出を行うことのできる光量範囲は狭い。
【０００８】
低倍速時の書込みのレーザーパワーではフォトダイオード８１の入力光量が小さいため、出力電圧Ｖｏが飽和することなく入力光量検出を行うことができるが、前述したように書込みの高倍速化に伴うレーザー入力光量の増大により、出力電圧Ｖｏは飽和領域に達してしまうため、入力光量の検出を行うことができなくなる。
【０００９】
しかも、大光量入力による出力電圧Ｖｏの飽和はアンプ回路が飽和することによって起こるものであり、飽和したアンプは復帰に時間を要するため、高速な応答特性の維持を困難なものとしていた。
【００１０】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、大光量入力時においても高速な応答特性を維持し、且つアンプ回路の飽和を防いで入力光量検出を行うことができる受光アンプ回路、およびそれを備えた光ピックアップ装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の受光アンプ回路は、上記課題を解決するために、光媒体の再生時および書込み時に上記光媒体から受光素子を介して得た受光信号を処理する受光アンプ回路において、上記受光信号を再生・書込み信号として処理して再生・書込み信号コントロール用出力端子から電圧として出力する第１のアンプ回路と、上記受光信号を上記受光素子の入力光量検出用信号として処理して入力光量検出用出力端子から電圧として出力する第２のアンプ回路とを備えた構成である。
【００１２】
上記の発明によれば、第１のアンプ回路は、光媒体の再生時および書込み時に光媒体から受光素子を介して得た受光信号を、再生・書込み信号として処理して、再生・書込み信号コントロール用出力端子から電圧として出力する。また、第２のアンプ回路は、上記受光信号を、受光素子の入力光量検出用信号として処理して、入力光量検出用出力端子から電圧として出力する。従って、再生・書込み信号の処理とは別に、受光素子の入力光量検出の処理を行うことができ、第１のアンプ回路と第２のアンプ回路とのそれぞれでゲインを独立に設定することができ、第２のアンプ回路のゲインを第１のアンプ回路のゲインよりも小さくして出力電圧を飽和しないようにすることができる。
【００１３】
すなわち、再生・書込み信号を処理するために第１のアンプ回路のゲインをある程度大きくしたとしても、第２のアンプ回路のゲインが小さいので、書込みを高倍速で行う大光量入力時にも、入力光量検出を行うためのアンプ回路を飽和させることなく入力光量検出を行うことができる。その分、高速な応答を維持しながら受光素子の入力光量に対するダイナミックレンジを拡大することができる。
【００１４】
この結果、大光量入力時においても高速な応答特性を維持し、且つアンプ回路の飽和を防いで入力光量検出を行うことができる受光アンプ回路を提供することができる。
【００１５】
さらに本発明の受光アンプ回路は、上記課題を解決するために、上記第２のアンプ回路のゲインは、上記受光素子の予め定める入力光量範囲において上記第２のアンプ回路の出力電圧が飽和しないように設定されている構成である。
【００１６】
上記の発明によれば、受光素子の予め定める入力光量範囲においては、第２のアンプ回路の出力電圧は飽和しないので、この入力光量範囲をダイナミックレンジとすることができる。
【００１７】
さらに本発明の受光アンプ回路は、上記課題を解決するために、上記第１のアンプ回路の出力電圧の振幅を所定値以下に制限する振幅制限手段を備えている構成である。
【００１８】
上記の発明によれば、第１のアンプ回路に、再生・書込み信号コントロール用出力端子の出力電圧が飽和値となるような過大な強度の信号が入力されても、振幅制限手段によって出力電圧の振幅が所定値以下に制限される。従って、第１のアンプ回路が飽和しないので、第１のアンプ回路が飽和して時間をかけて復帰するといった状態を回避することができ、高速応答により適した構成となる。
【００１９】
さらに本発明の受光アンプ回路は、上記課題を解決するために、上記所定値は、再生時における上記第１のアンプ回路の出力電圧の最大値以上であって、上記第１のアンプ回路の出力電圧の飽和値以下に設定される構成である。
【００２０】
上記の発明によれば、所定値が再生時における第１のアンプ回路の出力電圧の最大値以上であることから、入力光量が比較的小さい再生時における第１のアンプ回路の出力電圧は全く制限されることがなく、また、所定値が第１のアンプ回路の出力電圧の飽和値以下であることから、高速応答に適した構成となる。
【００２１】
さらに本発明の受光アンプ回路は、上記課題を解決するために、上記受光素子の出力に接続されるトランスインピーダンス型の初段アンプ回路を備え、上記第１のアンプ回路および上記第２のアンプ回路は、上記初段アンプ回路の出力電圧を入力電圧とする差動型アンプ回路である構成である。
【００２２】
上記の発明によれば、第１のアンプ回路および第２のアンプ回路は、受光素子の出力に接続されるトランスインピーダンス型の初段アンプ回路の出力電圧を入力電圧とする差動型アンプ回路であるので、差動型アンプ回路に備えられる差動増幅器の飽和を防ぐことができ、大光量入力時にも高速の応答特性を維持することができる。
【００２３】
さらに本発明の受光アンプ回路は、上記課題を解決するために、抵抗と所定段数のダイオードとの直列回路を、上記初段アンプ回路の帰還抵抗と並列に、上記ダイオードのアノードが上記初段アンプ回路の出力端子側となるように備えている構成である。
【００２４】
上記の発明によれば、初段アンプ回路の帰還抵抗と並列に、抵抗と所定段数のダイオードとの直列回路が備えられているので、初段アンプ回路の出力電圧が過大になったとしても、直列回路のダイオードが、初段アンプ回路の出力端子側から入力端子側へ電流が流れるように導通して出力電圧を制限する。従って、初段アンプ回路の飽和を防ぐことができるため、大光量入力時にも高速の応答特性を維持することができる。
【００２５】
さらに本発明の受光アンプ回路は、上記課題を解決するために、エミッタが上記初段アンプ回路と上記受光素子との接続点に接続されるとともにベースに一定電圧が印加されるＮＰＮ型のトランジスタを備えている構成である。
【００２６】
上記の発明によれば、大光量入力時にフォトダイオードなどの受光素子のバイアス電圧が低下すると、ＮＰＮ型のトランジスタが導通して、受光素子のバイアス電圧が低下するのを防止することができる。このトランジスタでは、ベースに一定電圧が印加されると、導通したときにはエミッタが上記一定電圧からベース・エミッタ間電圧だけ低い定電圧となり、この結果、初段アンプ回路と受光素子との接続点が定電圧となる。従って、受光素子のバイアス電圧が低下する大光量入力時にも、これを防止して高速の応答特性を維持することができる。
【００２７】
さらに本発明の受光アンプ回路は、上記課題を解決するために、上記振幅制限手段は、上記再生・書込み信号コントロール用出力端子と所定電位端子とを、上記再生・書込み信号コントロール用出力端子側がアノードとなるように接続する所定段数のダイオードの直列回路を備えている構成である。
【００２８】
上記の発明によれば、第１のアンプ回路の出力電圧が過大になろうとすると、振幅制限手段のダイオードの直列回路が、再生・書込み信号コントロール用出力端子側から所定電位端子側へ向かって電流が流れるように導通するので、第１のアンプ回路の出力電圧を、所定電位を基準とするダイオードの段数に応じた電圧に制限することができる。
【００２９】
さらに本発明の受光アンプ回路は、上記課題を解決するために、上記第１のアンプ回路は、上記差動型アンプ回路を構成するための差動増幅器と、上記差動増幅器の出力電圧を取り出す２段のバッファ回路とを備えており、上記振幅制限手段は、ベースが上記差動増幅器の外部基準電圧入力端子に接続されたＰＮＰ型のトランジスタと、上記差動増幅器の出力端子と上記トランジスタのエミッタとを、上記差動増幅器の出力端子側がアノードとなるように接続する所定段数のダイオードの直列回路とを備えている構成である。
【００３０】
上記の発明によれば、第１のアンプ回路においては、差動増幅器による差動増幅の結果としての出力電圧が２段のバッファ回路を介して出力されるが、この差動増幅器の出力電圧が振幅制限手段によって制限される。振幅制限手段は、ＰＮＰ型のトランジスタと、所定段数のダイオードの直列回路とを備えている。上記トランジスタのベースには外部基準電圧入力端子から外部基準電圧が印加されており、エミッタはこのトランジスタが導通したときに外部基準電圧よりもベース・エミッタ間電圧だけ高い電圧となる。そして、ダイオードの直列回路はアノードが差動増幅器の出力端子側となるように接続されているため、差動増幅器の出力電圧が大きくなっても、ダイオードおよびトランジスタが導通することにより、差動増幅器の出力端子は、トランジスタのエミッタよりもダイオードの段数に応じた分だけ高い電圧にしかならない。
【００３１】
従って、差動増幅器の出力電圧を制限することができ、飽和電圧以下にすることによって差動増幅器の飽和を防ぐことができるため、大光量入力時にも高速の応答特性を維持することができる。
【００３２】
また、本発明の光ピックアップ装置は、上記課題を解決するために、いずれかの前記受光アンプ回路を備えている構成である。
【００３３】
上記の発明によれば、大光量入力時においても高速な応答特性を維持し、且つ受光アンプ回路におけるアンプ回路の飽和を防いで入力光量検出を行うことができる光ピックアップ装置を提供することができる。
【００３４】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１および図２に基づいて説明すれば、以下の通りである。
【００３５】
図１に、本実施の形態に係る受光アンプ回路１の構成を示す。受光アンプ回路１は、フォトダイオード１１、初段アンプ回路２、第１後段アンプ回路３、および第２後段アンプ回路４を備えており、光媒体の再生時および書込み時に光媒体からフォトダイオード１１を介して得た受光信号を処理する。また、受光アンプ回路１は、ここではフォトダイオード１１を除いて１チップのＩＣとして構成されており、１チップの受光アンプ素子となっている。受光アンプ回路１では、従来の技術で述べた受光アンプ回路とは異なり、初段アンプ回路２の後段に、第１後段アンプ回路３と第２後段アンプ回路４とが並列に接続された構成となっている。初段アンプ回路２と第１後段アンプ回路３とは抵抗Ｒ１２を介して接続されており、初段アンプ回路２と第２後段アンプ回路４とは抵抗Ｒ１４を介して接続されている。
【００３６】
フォトダイオード（受光素子）１１は、ＣＤ−Ｒ／ＲＷなどの光媒体からの受光を行って入力光量に応じた電流を出力するものであり、アノードがＧＮＤに接続されており、カソードは初段アンプ回路２の入力端子に接続されている。
【００３７】
初段アンプ回路２は、トランスインピーダンス型のアンプ回路であってフォトダイオード１１を介して得た電流信号としての受光信号を電圧信号に変換して出力する。初段アンプ回路２はアンプＡ１１および帰還抵抗Ｒ１１を備えている。
【００３８】
第１後段アンプ回路（第１のアンプ回路）３は差動増幅型のアンプ回路であり、初段アンプ回路２から出力されて第１の入力となる電圧と、第１の入力とは別の第２の入力となる電圧との差を所定のゲインで増幅することにより、受光信号を再生・書込み信号として処理して再生・書込み信号コントロール用出力端子１０１から出力電圧Ｖ１として出力する。第１後段アンプ回路３は、アンプＡ１２、帰還抵抗Ｒ１３、および抵抗Ｒ１０１を備えている。アンプＡ１２は上記第１の入力用および第２の入力用の各入力端子を備えている。第１の入力用の入力端子には、抵抗Ｒ１２を介して受光信号が第１の入力として入力される。また、帰還抵抗Ｒ１３はアンプＡ１２の出力端子と第２の入力用の入力端子とを接続し、抵抗Ｒ１０１は第２の入力用の入力端子と外部基準電圧Ｖｒｅｆ１の入力端子とを接続している。帰還抵抗Ｒ１３と抵抗Ｒ１０１との接続点の電圧Ｖｄ１は、出力電圧Ｖ１と外部基準電圧Ｖｒｅｆ１との差が帰還抵抗Ｒ１３および抵抗Ｒ１０１によって略分圧された電圧であり、これが出力電圧Ｖ１の負帰還として第２の入力となる。
【００３９】
第２後段アンプ回路（第２のアンプ回路）４は差動増幅型のアンプ回路であり、初段アンプ回路２から出力されて第１の入力となる電圧と、第１の入力とは別の第２の入力となる電圧との差を所定のゲインで増幅することにより、受光信号を入力光量検出用信号として処理して入力光量検出用出力端子１０２から出力電圧Ｖ２として出力する。第２後段アンプ回路４は、アンプＡ１３、帰還抵抗Ｒ１５、および抵抗Ｒ１０２を備えている。アンプＡ１３は上記第１の入力用および第２の入力用の各入力端子を備えている。第１の入力用の入力端子には、抵抗Ｒ１４を介して受光信号が第１の入力として入力される。また、帰還抵抗Ｒ１５はアンプＡ１３の出力端子と第２の入力用の入力端子とを接続し、抵抗Ｒ１０２は第２の入力用の入力端子と外部基準電圧Ｖｒｅｆ１の入力端子とを接続している。帰還抵抗Ｒ１５と抵抗Ｒ１０２との接続点の電圧Ｖｄ２は、出力電圧Ｖ２と外部基準電圧Ｖｒｅｆ１との差が帰還抵抗Ｒ１５および抵抗Ｒ１０２によって略分圧された電圧であり、これが出力電圧Ｖ２の負帰還として第２の入力となる。
【００４０】
なお、再生・書込み信号コントロール用出力端子１０１および入力光量検出用出力端子１０２は、ここではそれぞれＩＣチップの出力端子として設けられる。
【００４１】
上記の構成の受光アンプ回路１では、第１後段アンプ回路３は再生・書込み信号の処理を行って、その結果を専用の再生・書込み信号コントロール用出力端子１０１から出力し、第２後段アンプ回路４は入力光量検出の処理を行って、その結果を専用の入力光量検出用出力端子１０２から出力する。従って、再生・書込み信号の処理とは別に、フォトダイオード１１の入力光量検出の処理を行うことができ、第１後段アンプ回路３と第２後段アンプ回路４とのそれぞれでゲインを独立に設定することができる。従って、第２後段アンプ回路４のゲインを第１後段アンプ回路３のゲインよりも小さくして出力電圧Ｖ２を飽和しないようにすることができる。
【００４２】
すなわち、再生・書込み信号を処理するために第１後段アンプ回路３のゲインをある程度大きくしたとしても、第２後段アンプ回路４のゲインが小さいので、書込みを高倍速で行う大光量入力時にも、入力光量検出を行うためのアンプ回路を飽和させることなく入力光量検出を行うことができる。その分、高速な応答を維持しながらフォトダイオード１１の入力光量に対するダイナミックレンジを拡大することができる。
【００４３】
このように、受光アンプ回路１によれば、大光量入力時においても高速な応答特性を維持し、且つアンプ回路の飽和を防いで入力光量検出を行うことができる。
【００４４】
また、本実施の形態では受光アンプ回路１を１チップのＩＣで実現しているが、２チップ以上のＩＣで実現することも可能である。
【００４５】
また、図２は、フォトダイオード１１の入力光量Ｐに対する出力電圧Ｖ２の関係を示したグラフである。第２後段アンプ回路４は、予め定める入力光量範囲において飽和しないような低ゲインに設定されており、図２で言えば、入力光量Ｐの０ｍＷから５ｍＷ近くまでの範囲を予め定めた入力光量範囲としており、この入力光量範囲がダイナミックレンジとなる。従来の技術で述べた図９では入力光量に対しては大きいゲインとなっていたため、出力電圧ＶｏはＰ＝１ｍＷ近くで飽和していた。このように、受光アンプ回路１によれば、入力光量のダイナミックレンジが大きくなって大光量入力時でも入力光量検出が可能となる。
【００４６】
〔実施の形態２〕
本発明の他の実施の形態について図３ないし図５に基づいて説明すれば、以下の通りである。なお、前記実施の形態１で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００４７】
図３に、本実施の形態に係る受光アンプ回路２１の構成を示す。受光アンプ回路２１は、実施の形態１の受光アンプ回路１における第１後段アンプ回路３を第１後段アンプ回路２２に置き換えたものである。
【００４８】
第１後段アンプ回路（第１のアンプ回路）２２は、第１後段アンプ回路３に振幅制限回路２３を追加した構成である。振幅制限回路（振幅制限手段）２３は、再生・書込み信号コントロール出力端子１０１と外部基準電圧Ｖｒｅｆ１の入力端子との間に設けられ、第１後段アンプ回路２２の出力電圧Ｖ１の振幅を所定値以下に制限する。レーザー光などの入力光量が大きくなるのに伴って出力電圧Ｖ１の振幅も大きくなっていくが、第１後段アンプ回路２２でも出力電圧Ｖ１は約５Ｖで飽和する。そこで、第１後段アンプ回路２２の出力電圧Ｖ１が飽和値となるような過大な強度の信号が入力されたときに、外部基準電圧Ｖｒｅｆ１を利用して、再生・書込み信号コントロール出力端子１０１の電圧、すなわち出力電圧Ｖ１を、飽和しないように所定値以下に制限する。
【００４９】
従って、第１後段アンプ回路２２が飽和しないので、第１後段アンプ回路が飽和して時間をかけて復帰するといった状態を回避することができ、高速応答により適した構成となる。
【００５０】
また、振幅制限回路２３の上記所定値を、光媒体の再生時における第１後段アンプ回路２２の出力電圧Ｖ１の最大値以上であって、出力電圧Ｖ１の飽和値以下に設定するとよい。このようにすると、所定値が再生時における第１後段アンプ回路２２の出力電圧Ｖ１の最大値以上であることから、入力光量が比較的小さい再生時における第１後段アンプ回路２２の出力電圧Ｖ１は全く制限されることがなく、また、所定値が出力電圧Ｖ１の飽和値以下であることから、高速応答に適した構成となる。
【００５１】
また、第１後段アンプ回路２２および第２後段アンプ回路４は、初段アンプ回路２の後段に設けられた差動型アンプ回路であるので、前述の第２後段アンプ回路４に対する飽和防止を含めて、これらに備えられる差動増幅器の飽和を防ぐことができ、大光量入力時にも高速の応答特性を維持することができる。
【００５２】
ここで、図４に、振幅制限回路２３の具体的構成例を示す。
【００５３】
同図に示す振幅制限回路２３は、再生・書込み信号コントロール用出力端子１０１と、外部基準電圧Ｖｒｅｆ１の入力端子（所定電位端子）とを、再生・書込み信号コントロール用出力端子１０１側がアノードとなるように接続する複所定段数のダイオードＤ１〜Ｄｎ（ｎは任意の自然数であるが、ここでは２以上とする）の直列回路からなる。この構成によれば、出力電圧Ｖ１が過大になろうとすると、ダイオードＤ１〜Ｄｎの直列回路が、再生・書込み信号コントロール用出力端子１０１側から外部基準電圧Ｖｒｅｆ１の入力端子側へ向かって電流が流れるように導通する。
【００５４】
従って、ダイオードの段数によって出力電圧Ｖ１の電圧制限値である前記所定値を変えることができる。ｎ段のダイオード接続の場合、出力電圧Ｖ１は、
Ｖｒｅｆ１＋（ｎ×０．７Ｖ） ・・・ （１）
という所定値より大きな電圧値にはならない。従って、図４の構成によれば、出力電圧Ｖ１を、（１）式で表されるような、所定電位である外部基準電圧Ｖｒｅｆ１を基準とするダイオードの段数に応じた電圧以下に制限することができる。
【００５５】
次に、図５に、出力電圧Ｖ１を所定値以下に制限する他の構成例を示す。
【００５６】
同図は、第１後段アンプ回路２２に類似の構成の第１後段アンプ回路（第１のアンプ回路）２４の回路構成を具体的に示している。第１後段アンプ回路２４は、大別して差動増幅器、バッファ回路、帰還回路、および振幅制限回路を備えている。
【００５７】
差動増幅器は、トランジスタＱ５１・Ｑ５２・Ｑ５３・Ｑ５４、抵抗Ｒ５３・Ｒ５４、および定電流源Ｉ５０を備えている。トランジスタＱ５１・Ｑ５２はＮＰＮ型トランジスタであり、それぞれ順に、第１アンプ後段回路２４の第１の入力、第２の入力の入力段トランジスタである。トランジスタＱ５３・Ｑ５４はＰＮＰ型のトランジスタであり、トランジスタＱ５１・Ｑ５２に電源ＶＣＣ側で接続される能動負荷としてのカレントミラー回路を構成している。抵抗Ｒ５３・Ｒ５４はそれぞれカレントミラー動作に伴って電源ＶＣＣからの電圧降下を発生させるための抵抗である。定電流源Ｉ５０は、トランジスタＱ５１・Ｑ５２のエミッタ接続点とＧＮＤとの間に設けられた、差動動作を行うための定電流を生成する回路である。
【００５８】
なお、トランジスタＱ５１のベースには、図３の抵抗Ｒ１２に相当する抵抗Ｒ５１が接続されており、初段アンプ回路２の出力電圧が電圧Ｖｉｎとして抵抗Ｒ５１を介してトランジスタＱ５１のベースに入力される。また、トランジスタＱ５２のベースには抵抗Ｒ５２が接続されている。抵抗Ｒ５２は図３の抵抗Ｒ１０１に相当する。
【００５９】
バッファ回路は上記差動増幅器の出力電圧を取り出す２段のバッファ回路からなり、トランジスタＱ５５・Ｑ５６および定電流源Ｉ５１・Ｉ５２を備えている。トランジスタＱ５５はＰＮＰ型トランジスタであり、ベースに差動増幅器の出力端子であるトランジスタＱ５２のコレクタが接続されて、トランジスタＱ５５の能動負荷としての定電流源Ｉ５１とともに、差動増幅器の出力の１段目のバッファ回路としてエミッタフォロアを構成している。トランジスタＱ５６はＮＰＮ型トランジスタであり、ベースに第１のバッファ回路の出力端子であるトランジスタＱ５５のエミッタが接続されて、トランジスタＱ５６の能動負荷としての定電流源Ｉ５２とともに、差動増幅器の２段目のバッファ回路としてエミッタフォロアを構成している。トランジスタＱ５６のエミッタ出力が第１後段アンプ回路２４の出力電圧Ｖ１となる。
【００６０】
帰還回路は、抵抗Ｒ５５とコンデンサＣ５１との並列回路からなり、この並列回路が、出力電圧Ｖ１の出力端子であるトランジスタＱ５６のエミッタと、差動増幅器の第２の入力用の入力端子であるトランジスタＱ５２のベースとを接続している。
【００６１】
振幅制限回路は振幅制限回路２５として図示されたものであって、トランジスタＱ５７および所定段数のダイオードＤ１〜Ｄｎ（ｎは任意の自然数であるが、ここでは２以上とする）からなり、出力電圧Ｖ１を所定値以下に制限する。トランジスタＱ５７はＰＮＰ型トランジスタであり、ベースは外部基準電圧Ｖｒｅｆ１の入力端子に接続されており、コレクタはＧＮＤに接続されている。ダイオードＤ１〜Ｄｎは、差動増幅器の出力端子であるトランジスタＱ５２のコレクタと、トランジスタＱ５７のエミッタとを、差動増幅器の出力端子側がアノードとなるように接続する直列回路となっている。
【００６２】
上記の構成の第１後段アンプ回路２４では、トランジスタＱ５７のエミッタは、トランジスタＱ５７が導通したときに外部基準電圧Ｖｒｅｆ１よりもベース・エミッタ間電圧だけ高い電圧となる。そして、ダイオードＤ１〜Ｄｎの直列回路はアノードが差動増幅器の出力端子側となるように接続されているため、差動増幅器の出力電圧が大きくなっても、ダイオードＤ１〜ＤｎおよびトランジスタＱ５７が導通することにより、差動増幅器の出力端子は、トランジスタＱ５７のエミッタよりもダイオードＤ１〜Ｄｎの段数に応じた分だけ高い電圧にしかならない。
【００６３】
このことを式を用いて以下に示す。入力光量の増大により差動増幅器の出力電圧は上昇していくが、
Ｖｒｅｆ１＋１ＶBE（＝０．７Ｖ）＋（ｎ×０．７Ｖ） ・・・ （２）
より大きな電圧値にはならない。（２）式で表される所定値を差動増幅器の出力電圧の飽和値（約５Ｖ）以下にすることによって差動増幅器の飽和を防ぐことができるため、大光量入力時にも高速の応答特性を維持することができる。
【００６４】
〔実施の形態３〕
本発明のさらに他の実施の形態について図６に基づいて説明すれば、以下の通りである。なお、前記実施の形態１および２で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００６５】
図６に、本実施の形態に係る受光アンプ回路４１の構成を示す。受光アンプ回路４１は、実施の形態３の受光アンプ回路２１において初段アンプ回路２を初段アンプ回路４２に置き換えた構成である。
【００６６】
初段アンプ回路４２は、初段アンプ回路２に、抵抗Ｒ４１およびダイオードＤ４１〜Ｄ４３を追加した構成である。抵抗Ｒ４１とダイオードＤ４１〜Ｄ４３とは直列回路を構成しており、この直列回路が、ダイオードＤ４１〜Ｄ４３のアノードが初段アンプ回路４２の出力端子側となるように、帰還抵抗Ｒ１１に並列に接続されている。
【００６７】
上記の構成によれば、初段アンプ回路４２の出力電圧が過大になったとしても、直列回路のダイオードＤ４１〜Ｄ４３が、初段アンプ回路４２の出力端子側から入力端子側へ電流が流れるように導通して上記出力電圧を制限する。すなわち、抵抗Ｒ４１およびダイオードＤ４１〜Ｄ４３の直列回路は、初段アンプ回路４２の出力電圧を制限するクランプ回路となっている。帰還抵抗Ｒ１１には光電流ＩSCが流れるが、大光量入力時には（光電流Ｉsc×帰還抵抗Ｒ１１）の値が（ダイオードの順方向電圧ＶF（＝０．７Ｖ）×ダイオード段数）の値に等しくなるまで初段アンプ回路４２の出力電圧が上昇すると、ダイオードＤ４１〜Ｄ４３が導通して光電流Ｉscはクランプ回路の方にも分流される。従って、初段アンプ回路４２の出力電圧はそれ以上上昇しなくなる。この出力クランプによりアンプＡ１１の飽和を防ぐことができるため、大光量入力時にも高速の応答特性を維持することができる。なお、ダイオードは３段に限らず任意の段数でよい。
【００６８】
〔実施の形態４〕
本発明のさらに他の実施の形態について図７に基づいて説明すれば、以下の通りである。なお、前記実施の形態１ないし３で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００６９】
図７に、本実施の形態に係る受光アンプ回路９１の構成を示す。受光アンプ回路９１は、実施の形態３の受光アンプ回路２１にトランジスタＱ９１を追加した構成である。
【００７０】
トランジスタＱ９１はＮＰＮ型トランジスタであり、ベースには一定電圧の外部基準電圧Ｖｒｅｆ２が印加され、コレクタは電源ＶＣＣに接続され、エミッタはフォトダイオード１１のカソードに接続されている。トランジスタＱ９１は、ベースに外部基準電圧Ｖｒｅｆ２という一定電圧が印加されることより、フォトダイオード１１のバイアス電圧Ｖ７１が低下したとき、すなわちフォトダイオード１１のカソード電位が負電位側に大きくなったときに導通して、バイアス電圧Ｖ７１を定電圧とする出力を行う。すなわち、トランジスタＱ９１は、バイアス電圧Ｖ７１の低下を制限するクランプ回路となっている。
【００７１】
大光量入力に伴いフォトダイオード１１のバイアス電圧Ｖ７１が低下すると、ＰＮ接合を有するフォトダイオード１１のように、ＰＮ接合を有する受光素子では空乏層幅が減少することにより接合容量成分が大きくなり、高速応答を阻害するといったように応答特性の劣化が生じやすい。そこで、上記の構成により、バイアス電圧Ｖ７１が低下したときにトランジスタがＱ９１が導通するようにすると、導通したときにはトランジスタＱ９１のエミッタは外部基準電圧Ｖｒｅｆ２からベース・エミッタ間電圧だけ低い定電圧となり、バイアス電圧Ｖ７１を定電圧としてある値以上には低下しないようにすることができる。
【００７２】
従って、フォトダイオード１１のバイアス電圧Ｖ７１が低下するのを防止することができ、大光量入力時にも高速の応答特性を維持することができる。
【００７３】
なお、本実施の形態は、第２後段アンプ回路４が飽和しない範囲として定められたダイナミックレンジを越えて入力されるような、過大な光入力が行われたときに特に有効である。
【００７４】
また、前述した各受光アンプ回路を備えた光ピックアップ装置を構成すれば、大光量入力時においても高速な応答特性を維持し、且つ受光アンプ回路におけるアンプ回路の飽和を防いで入力光量検出を行うことができる光ピックアップ装置となる。
【００７５】
【発明の効果】
本発明の受光アンプ回路は、以上のように、上記受光信号を再生・書込み信号として処理して再生・書込み信号コントロール用出力端子から電圧として出力する第１のアンプ回路と、上記受光信号を上記受光素子の入力光量検出用信号として処理して入力光量検出用出力端子から電圧として出力する第２のアンプ回路とを備えた構成である。
【００７６】
それゆえ、第１のアンプ回路と第２のアンプ回路とのそれぞれでゲインを独立に設定することができ、第２のアンプ回路のゲインを第１のアンプ回路のゲインよりも小さくして出力電圧を飽和しないようにすることができる。
【００７７】
すなわち、再生・書込み信号を処理するために第１のアンプ回路のゲインをある程度大きくしたとしても、第２のアンプ回路のゲインが小さいので、書込みを高倍速で行う大光量入力時にも、入力光量検出を行うためのアンプ回路を飽和させることなく入力光量検出を行うことができる。その分、高速な応答を維持しながら受光素子の入力光量に対するダイナミックレンジを拡大することができる。
【００７８】
この結果、大光量入力時においても高速な応答特性を維持し、且つアンプ回路の飽和を防いで入力光量検出を行うことができる受光アンプ回路を提供することができるという効果を奏する。
【００７９】
さらに本発明の受光アンプ回路は、以上のように、上記第２のアンプ回路のゲインは、上記受光素子の予め定める入力光量範囲において上記第２のアンプ回路の出力電圧が飽和しないように設定されている構成である。
【００８０】
それゆえ、受光素子の予め定める入力光量範囲においては、第２のアンプ回路の出力電圧は飽和しないので、この入力光量範囲をダイナミックレンジとすることができるという効果を奏する。
【００８１】
さらに本発明の受光アンプ回路は、以上のように、上記第１のアンプ回路の出力電圧の振幅を所定値以下に制限する振幅制限手段を備えている構成である。
【００８２】
それゆえ、第１のアンプ回路が飽和しないので、第１のアンプ回路が飽和して時間をかけて復帰するといった状態を回避することができ、高速応答により適した構成となるという効果を奏する。
【００８３】
さらに本発明の受光アンプ回路は、以上のように、上記所定値は、再生時における上記第１のアンプ回路の出力電圧の最大値以上であって、上記第１のアンプ回路の出力電圧の飽和値以下に設定される構成である。
【００８４】
それゆえ、入力光量が比較的小さい再生時における第１のアンプ回路の出力電圧は全く制限されることがなく、また、高速応答に適した構成となるという効果を奏する。
【００８５】
さらに本発明の受光アンプ回路は、以上のように、上記受光素子の出力に接続されるトランスインピーダンス型の初段アンプ回路を備え、上記第１のアンプ回路および上記第２のアンプ回路は、上記初段アンプ回路の出力電圧を入力電圧とする差動型アンプ回路である構成である。
【００８６】
それゆえ、差動型アンプ回路に備えられる差動増幅器の飽和を防ぐことができ、大光量入力時にも高速の応答特性を維持することができるという効果を奏する。
【００８７】
さらに本発明の受光アンプ回路は、以上のように、抵抗と所定段数のダイオードとの直列回路を、上記初段アンプ回路の帰還抵抗と並列に、上記ダイオードのアノードが上記初段アンプ回路の出力端子側となるように備えている構成である。
【００８８】
それゆえ、初段アンプ回路の出力電圧が過大になったとしても、直列回路のダイオードが、初段アンプ回路の出力端子側から入力端子側へ電流が流れるように導通して出力電圧を制限する。従って、初段アンプ回路の飽和を防ぐことができるため、大光量入力時にも高速の応答特性を維持することができるという効果を奏する。
【００８９】
さらに本発明の受光アンプ回路は、以上のように、エミッタが上記初段アンプ回路と上記受光素子との接続点に接続されるとともにベースに一定電圧が印加されるＮＰＮ型のトランジスタを備えている構成である。
【００９０】
それゆえ、受光素子のバイアス電圧が低下する大光量入力時にも、これを防止して高速の応答特性を維持することができるという効果を奏する。
【００９１】
さらに本発明の受光アンプ回路は、以上のように、上記振幅制限手段は、上記再生・書込み信号コントロール用出力端子と所定電位端子とを、上記再生・書込み信号コントロール用出力端子側がアノードとなるように接続する所定段数のダイオードの直列回路を備えている構成である。
【００９２】
それゆえ、第１のアンプ回路の出力電圧が過大になろうとすると、振幅制限手段のダイオードの直列回路が、再生・書込み信号コントロール用出力端子側から所定電位端子側へ向かって電流が流れるように導通するので、第１のアンプ回路の出力電圧を、所定電位を基準とするダイオードの段数に応じた電圧に制限することができるという効果を奏する。
【００９３】
さらに本発明の受光アンプ回路は、以上のように、上記第１のアンプ回路は、上記差動型アンプ回路を構成するための差動増幅器と、上記差動増幅器の出力電圧を取り出す２段のバッファ回路とを備えており、上記振幅制限手段は、ベースが上記差動増幅器の外部基準電圧入力端子に接続されたＰＮＰ型のトランジスタと、上記差動増幅器の出力端子と上記トランジスタのエミッタとを、上記差動増幅器の出力端子側がアノードとなるように接続する所定段数のダイオードの直列回路とを備えている構成である。
【００９４】
それゆえ、差動増幅器の出力電圧が大きくなっても、ダイオードおよびトランジスタが導通することにより、差動増幅器の出力端子は、トランジスタのエミッタよりもダイオードの段数に応じた分だけ高い電圧にしかならない。
【００９５】
従って、差動増幅器の出力電圧を制限することができ、飽和電圧以下にすることによって差動増幅器の飽和を防ぐことができるため、大光量入力時にも高速の応答特性を維持することができるという効果を奏する。
【００９６】
また、本発明の光ピックアップ装置は、以上のように、いずれかの前記受光アンプ回路を備えている構成である。
【００９７】
それゆえ、大光量入力時においても高速な応答特性を維持し、且つ受光アンプ回路におけるアンプ回路の飽和を防いで入力光量検出を行うことができる光ピックアップ装置を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る受光アンプ回路の構成を示す回路図である。
【図２】図１の受光アンプ回路における入力光量と第２後段アンプ回路の出力電圧との関係を示すグラフである。
【図３】本発明の第２の実施の形態に係る受光アンプ回路の構成を示す回路図である。
【図４】図３の受光アンプ回路に備えられる振幅制限回路の構成を示す回路図である。
【図５】図３の受光アンプ回路に備えられる他の第１後段アンプ回路と、その振幅制限回路との構成を示す回路図である。
【図６】本発明の第３の実施の形態に係る受光アンプ回路の構成を示す回路図である。
【図７】本発明の第４の実施の形態に係る受光アンプ回路の構成を示す回路図である。
【図８】従来の受光アンプ回路の構成を示す回路図である。
【図９】図８の受光アンプ回路における入力光量と後段アンプ回路の出力電圧との関係を示すグラフである。
【符号の説明】
１、２１、４１、９１受光アンプ回路
２、４２ 初段アンプ回路
３、２２、２４ 第１後段アンプ回路（第１のアンプ回路）
４ 第２後段アンプ回路（第２のアンプ回路）
１１ フォトダイオード（受光素子）
２３、２５ 振幅制限回路（振幅制限手段）
１０１ 再生・書込み信号コントロール用出力端子
１０２ 入力光量検出用出力端子
Ｄ１〜Ｄｎ、Ｄ４１〜Ｄ４３ダイオード
Ｑ５７ トランジスタ
Ｑ９１ トランジスタ
Ｒ１１ 帰還抵抗
Ｖｒｅｆ２ 外部基準電圧（一定電圧）
Claims (10)
- 光媒体の再生時および書込み時に上記光媒体から受光素子を介して得た受光信号を処理する受光アンプ回路において、
上記受光信号を再生・書込み信号として処理して再生・書込み信号コントロール用出力端子から電圧として出力する第１のアンプ回路と、
上記受光信号を上記受光素子の入力光量検出用信号として処理して入力光量検出用出力端子から電圧として出力する第２のアンプ回路とを備えたことを特徴とする受光アンプ回路。 - 上記第２のアンプ回路のゲインは、上記受光素子の予め定める入力光量範囲において上記第２のアンプ回路の出力電圧が飽和しないように設定されていることを特徴とする請求項１に記載の受光アンプ回路。
- 上記第１のアンプ回路の出力電圧の振幅を所定値以下に制限する振幅制限手段を備えていることを特徴とする請求項１または２に記載の受光アンプ回路。
- 上記所定値は、再生時における上記第１のアンプ回路の出力電圧の最大値以上であって、上記第１のアンプ回路の出力電圧の飽和値以下に設定されることを特徴とする請求項３に記載の受光アンプ回路。
- 上記受光素子の出力に接続されるトランスインピーダンス型の初段アンプ回路を備え、上記第１のアンプ回路および上記第２のアンプ回路は、上記初段アンプ回路の出力電圧を入力電圧とする差動型アンプ回路であることを特徴とする請求項３または４に記載の受光アンプ回路。
- 抵抗と所定段数のダイオードとの直列回路を、上記初段アンプ回路の帰還抵抗と並列に、上記ダイオードのアノードが上記初段アンプ回路の出力端子側となるように備えていることを特徴とする請求項５に記載の受光アンプ回路。
- エミッタが上記初段アンプ回路と上記受光素子との接続点に接続されるとともにベースに一定電圧が印加されるＮＰＮ型のトランジスタを備えていることを特徴とする請求項５に記載の受光アンプ回路。
- 上記振幅制限手段は、上記再生・書込み信号コントロール用出力端子と所定電位端子とを、上記再生・書込み信号コントロール用出力端子側がアノードとなるように接続する所定段数のダイオードの直列回路を備えていることを特徴とする請求項３ないし７のいずれかに記載の受光アンプ回路。
- 上記第１のアンプ回路は、上記差動型アンプ回路を構成するための差動増幅器と、上記差動増幅器の出力電圧を取り出す２段のバッファ回路とを備えており、
上記振幅制限手段は、
ベースが上記差動増幅器の外部基準電圧入力端子に接続されたＰＮＰ型のトランジスタと、
上記差動増幅器の出力端子と上記トランジスタのエミッタとを、上記差動増幅器の出力端子側がアノードとなるように接続する所定段数のダイオードの直列回路とを備えていることを特徴とする請求項５ないし７のいずれかに記載の受光アンプ回路。 - 請求項１ないし９のいずれかに記載の受光アンプ回路を備えていることを特徴とする光ピックアップ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003076088A JP4152784B2 (ja) | 2003-03-19 | 2003-03-19 | 受光アンプ回路およびそれを備えた光ピックアップ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003076088A JP4152784B2 (ja) | 2003-03-19 | 2003-03-19 | 受光アンプ回路およびそれを備えた光ピックアップ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004288243A JP2004288243A (ja) | 2004-10-14 |
| JP4152784B2 true JP4152784B2 (ja) | 2008-09-17 |
Family
ID=33291228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003076088A Expired - Fee Related JP4152784B2 (ja) | 2003-03-19 | 2003-03-19 | 受光アンプ回路およびそれを備えた光ピックアップ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4152784B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007149260A (ja) * | 2005-11-29 | 2007-06-14 | Toshiba Corp | 受光素子回路、光ヘッド装置、光ディスク装置 |
| JP5138990B2 (ja) * | 2007-06-28 | 2013-02-06 | ラピスセミコンダクタ株式会社 | 前置増幅器および光受信装置 |
| JP2010136030A (ja) * | 2008-12-03 | 2010-06-17 | Panasonic Corp | 受光増幅回路および光ディスク装置 |
| US7944290B2 (en) * | 2009-01-26 | 2011-05-17 | Sumitomo Electric Industries, Ltd. | Trans-impedance amplifier |
| JP5071522B2 (ja) * | 2010-06-03 | 2012-11-14 | 住友電気工業株式会社 | トランスインピーダンス増幅器、集積回路、及び、システム |
| JP7132301B2 (ja) * | 2019-09-25 | 2022-09-06 | アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー | 調整可能な入力範囲を有するトランスインピーダンス増幅器 |
-
2003
- 2003-03-19 JP JP2003076088A patent/JP4152784B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004288243A (ja) | 2004-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5223497B2 (ja) | ピークホールド回路 | |
| US7449670B2 (en) | Amplifier circuit and optical pickup device | |
| JP4397841B2 (ja) | 受光アンプ回路およびそれを備えた光ピックアップ装置 | |
| JP4844072B2 (ja) | 受光増幅回路、及びそれを用いた光ピックアップ装置 | |
| US7427738B2 (en) | Light-receiving amplifier and optical pickup device | |
| US7057423B2 (en) | Current-voltage transforming circuit employing limiter circuit | |
| JP4152784B2 (ja) | 受光アンプ回路およびそれを備えた光ピックアップ装置 | |
| US20070045519A1 (en) | Photocurrent amplifier circuit and optical pick-up device | |
| TWI228712B (en) | Photo-detector amplifier circuit for optical disk device | |
| JP2007174440A (ja) | 光受信回路 | |
| JP2007294492A (ja) | 光電変換装置 | |
| JP2005110197A (ja) | 利得スイッチング回路を採用したｐｄｉｃ用電流電圧変換回路 | |
| KR101233797B1 (ko) | 신호 구동장치 및 이것을 이용한 광픽업장치 | |
| JP2005268960A (ja) | 受光アンプ素子、光ピックアップ装置、および光ディスク装置 | |
| JP2007129533A (ja) | トランスインピーダンスアンプ | |
| JP2008277915A (ja) | 光電変換装置 | |
| JP4680118B2 (ja) | 受光増幅回路および光ピックアップ | |
| US20050286394A1 (en) | Means for limiting an output signal of an amplifier stage | |
| JP2007150608A (ja) | 受光増幅回路、及び、光ピックアップ装置 | |
| JP2923169B2 (ja) | 受光増幅装置 | |
| KR20050028673A (ko) | 전류 검출에 의한 리미터 회로를 채용한 전류-전압 변환및 증폭 회로 | |
| JP2006101110A (ja) | 電流電圧変換回路およびそれを用いた光ピックアップ装置 | |
| JP2009032359A (ja) | 受光増幅素子および光ピックアップ装置 | |
| JP2009044684A (ja) | 増幅回路 | |
| JP2004328545A (ja) | デコード回路ならびにそれを用いるディスク記録／再生装置の受光アンプ回路および光学ピックアップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080605 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080702 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |