JP2005268960A - 受光アンプ素子、光ピックアップ装置、および光ディスク装置 - Google Patents

Abstract

【課題】 複数の帰還(ゲイン)ループを有する光ピックアップ装置において、感度(ゲイン)の誤差及び入射光量に対する変動を抑制し得る受光アンプ素子を実現する。
【解決手段】 受光アンプ素子１０は、それぞれに差動アンプを備えた複数の差動アンプ回路Ａ１，Ａ２を備え、感度に応じて差動アンプ回路Ａ１，Ａ２の動作状態をＱｓｗ１，Ｑｓｗ２によって選択的に切り替える。
【選択図】 図１

Description

本発明は、複数のゲイン(感度)を持つ光ピックアップ装置や記録再生用光ディスク装置に使用される受光アンプ素子に関するものである。

光ディスクは、音声、映像、文書データなどを記録するメディアとして広く使用されており、光ディスクの再生または記録を行う光ディスク装置が各種開発されている。光ピックアップ装置は、前記光ディスク装置において先端部分で光ディスクからの信号入出力を行う主要構成要素である。まずは、従来の光ピックアップ装置を、図４を参照して以下に説明する。

光ピックアップ装置１００は、光源となる半導体レーザ１０１を備え、半導体レーザ１０１から出射されるレーザ光を光ディスク１５０に照射することで、光ディスク１５０に対して情報の記録または再生を行う。

光ピックアップ装置１００において、半導体レーザ１０１から光ディスク１５０に至る光路には、プリズム１０２、及び集光レンズ１０３等から構成されるレンズ光学系１０４が配置されている。更に、光ピックアップ装置１００は、受光素子（フォトダイオード）を備えた受光アンプ素子１０５を備えている。

半導体レーザ１０１から出力されるレーザ光は、プリズム１０２及びレンズ光学系１０４を介して光ディスク１５０に照射され、この時上記レーザ光は、集光レンズ１０３によって光ディスク１５０上に集光される。また、光ディスク１５０に照射されたレーザ光は、光ディスク１５０によって反射され、反射したレーザ光はレンズ光学系１０４を介してプリズム１０２で反射され、受光アンプ素子１０５に入力される。上記レーザ光は、受光アンプ素子１０５で光電変換されて電気信号が出力される。

記録再生用の光ディスク装置で用いられる光ピックアップ装置では、光ディスクへのデータ書込み時（記録時）には２００ｍＷ以上のレーザ光を照射して光ディスク上にピット形成を行い、データ読出し時（再生時）には２０ｍＷ程度の小さなレーザ光を照射して光ディスク上のデータを光反射率の変化として読み出している。このように、記録時と再生時では約１０倍程度の光パワーの差が有る。

さらに、ＲＯＭ、±Ｒ、±ＲＷなど複数メディアの光ディスクに対して対応可能な光ディスク装置では、各メディアにおいてもディスクの反射率が約１〜８倍程度異なるため、光ピックアップ装置の受光アンプ素子に入射される光量も大きく変動する。

このため、入射される光量が変動し得る受光アンプ素子においては、入射光量変動幅に応じて、複数の感度（ゲイン）を切換えて対応している。次に、従来技術における受光アンプ素子の等価回路ブロックの一例を図５に示す。尚、このような受光アンプ素子に用いられる増幅器の回路構成は、例えば、特許文献１において開示されている。

図５において、受光アンプ素子に入射されたレーザ光は、受光素子（フォトダイオード）ＰＤで電流信号に変換され、受光アンプ素子では、その電流信号ＩｓｃをアンプＡ１および帰還抵抗Ｒｆ（Ｒｆ１、Ｒｆ２）からなる構成にて電流電圧変換増幅して出力するようになっている。帰還抵抗Ｒｆ１、Ｒｆ２のそれぞれに接続されるＳＷ１、２はトランジスタスイッチで構成され、さらにＳＷ１、ＳＷ２は入射光量に応じて一方がＯＮ、他方がＯＦＦされる構成となっている。

アンプＡ１の非反転入力端子に接続されるアンプＢ１、抵抗Ｒｓ（Ｒｓ１、Ｒｓ２）、及びスイッチＳＷ３からなる構成は、受光アンプ素子の出力オフセット電圧を抑制するための回路であり、アンプＡ１の帰還抵抗Ｒｆに応じてオフセット補正抵抗Ｒｓを切換えている。

ここで、上記受光アンプ素子は、帰還抵抗Ｒｆおよびオフセット補正抵抗Ｒｓが２つであり、２つの感度（ゲイン）を有する構成として記載されているが、帰還抵抗ＲｆおよびスイッチＳＷ１、ＳＷ２で構成される帰還ループと、オフセット補正抵抗Ｒｓとを並列に増やしていけば、３つ以上の感度（ゲイン）に対応する受光アンプ素子を構成できる。

さらに、従来技術におけるその他の手法による受光アンプ素子の等価回路ブロックを図６に示す。

図６において、受光アンプ素子に入射されたレーザ光は、受光素子（フォトダイオード）ＰＤで電流信号に変換され、受光アンプ素子では、その電流信号ＩｓｃをアンプＡ１および帰還抵抗Ｒｆ（Ｒｆ１、Ｒｆ２）からなる構成にて電流電圧変換増幅して出力するようになっている。この時、ＳＷ１はバッファＢを介して帰還ループを切り替える構成となっており、図５とは異なり、帰還抵Ｒｆにトランジスタスイッチが接続されない構成となっている。本回路例においても図５と同様にオフセット補正のための回路が必要であり、また帰還ループとオフセット補正抵抗とを増やすことでさらに多くの感度（ゲイン）に対応する受光アンプ素子を構成できる。
特開平３−８５８０４号公報（公開日平成３年４月１１日）

従来例で説明した図５の受光アンプ素子においては、帰還ループにおいて帰還(ゲイン)抵抗Ｒｆと直列にトランジスタスイッチＳＷ１、ＳＷ２が接続されている。このため、帰還抵抗ＲｆにスイッチＳＷ１、ＳＷ２のＯＮ抵抗(数kΩ)が足されることとなる。帰還抵抗値が数十ｋΩ以上と大きければ、数ｋΩのトランジスタＯＮ抵抗は問題とならないが、書込み時の大光量入射時に対して帰還抵抗を数ｋΩと小さな値に設定する場合には、トランジスタＯＮ抵抗成分が無視できなくなる。

このトランジスタＯＮ抵抗値は感度(ゲイン)を設定する帰還抵抗とは異なるバラツキ要因を持つため、これによって受光アンプ素子の感度(ゲイン)が大きくバラツクこととなってしまう。さらに、書込み時の大光量入射時には帰還ループに大電流が流れるため、トランジスタＯＮ抵抗成分による誤差が無視できなくなることで、入射光量に対する感度(ゲイン)変動が生じてしまい、光ピックアップ装置の誤動作が生じる問題がある。

また、従来例で説明した図６の受光アンプ素子においては、帰還ループにトランジスタスイッチが接続されないため、図５で説明した感度(ゲイン)の誤差及び、入射光量に対する変動は起こらない。しかしながら、帰還ループにバッファ回路が必要であるため、回路構成素子の増大により帰還ループ切換え時のオフセット変動が大きくなる問題がある。オフセットの変動は光ピックアップ装置における調整コントロールを必要とするため、生産性・コストなどの問題を生じる。

また、図５、図６の両方ともに、出力オフセット電圧を抑制するために、帰還抵抗Ｒｆに応じてオフセット補正抵抗Ｒｓを切り替えるスイッチ回路とバッファ回路とが必要となり、回路規模が大きくなることでコスト低減が困難であるといった問題がある。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、複数の帰還(ゲイン)ループを有する光ピックアップ装置において、感度(ゲイン)の誤差及び入射光量に対する変動を抑制し得る受光アンプ素子を、回路規模の増大を招来しない簡易な構成にて実現することにある。

本発明に係る受光アンプ素子は、上記課題を解決するために、１つの受光素子に対して、それぞれに帰還ループが形成された複数の差動アンプ回路を備え、上記複数の差動アンプ回路のうち、動作状態とする差動アンプ回路の切り替えを行う切替手段を備えていることを特徴としている。

上記の構成によれば、それぞれに帰還ループが形成された複数の差動アンプ回路を備えていることで、従来のように、一つの差動アンプに対し帰還抵抗を複数設け、これをスイッチによって切り替えるといった構成が必要ない。このため、帰還ループ内において、帰還抵抗にスイッチのＯＮ抵抗が足されることで、入射光量に対する感度(ゲイン)変動が生じ、光ピックアップ装置の誤動作が生じるといった問題を回避できる。

また、上記受光アンプ素子においては、上記複数の差動アンプ回路は、その出力が各々互いに接続されて各差動アンプの回路の帰還点が１つに集約されていると共に、集約された帰還点に対して一つの出力部を有している構成とすることができる。

上記の構成によれば、各差動アンプの回路の帰還点が１つに集約され、その帰還点に対して一つの出力部を設けることで、従来のように、複数の出力回路を設けることが不要となる。

出力回路やバッファ回路は、差動アンプを構成するＮＰＮトランジスタや帰還抵抗Ｒｆの抵抗素子に比べて素子数が増えるため、出力回路の数を削減することで、チップ面積を小さくすることができる。

また、上記受光アンプ素子においては、上記複数の差動アンプ回路は、それぞれ異なるバイアス電流源でバイアスされるようになっており、上記切替手段は、各差動アンプ回路に対して電流の供給を行うバイアス電流源を切り替えることで、動作状態とする差動アンプ回路の切り替えを行う構成とすることができる。

上記の構成によれば、動作状態とする差動アンプ回路の切り替えを、帰還ループ内にスイッチを設けることなく簡易な構成にて行える。

また、上記受光アンプ素子においては、上記複数の差動アンプ回路のそれぞれにおいて、各帰還ループに接続される帰還抵抗は、書込み／再生モード、及び各モードにおけるメディア毎の反射率の比により抵抗値が設定されている構成とすることができる。

上記の構成によれば、書込み／再生のレーザ出力パワー比に加えて、ディスクメディアの反射率比に合わせた感度(ゲイン)設定を行うよう、各帰還ループにおける帰還抵抗を設定することで、受光アンプ素子の出力信号振幅を一定レベルにすることができる。

また、上記受光アンプ素子においては、各差動アンプ回路に接続されるバイアス電流源は、書込みモード時（帰還抵抗は小となる）に使用される差動アンプ回路に対して、再生モード時（帰還抵抗は大となる）に使用される差動アンプ回路のバイアス電流値を大きく設定するように、バイアス電流が調整されている構成とすることができる。

上記の構成によれば、大きな帰還抵抗値を有する差動アンプ回路においては、バイアス電流を大きく設定することで受光アンプ素子の高速周波数特性を得ることができる
また、上記受光アンプ素子においては、上記出力部は、能動負荷となる１つのカレントミラー回路と、エミッタフォロワ出力回路とからなり、上記エミッタフォロワ出力回路となるトランジスタのベース端子に、基準電圧回路とＰＮＰトランジスタとから構成される電圧上昇制限手段が接続されている構成とすることができる。

上記の構成によれば、上記電圧上昇制限手段を設けることによって、上記能動負荷の出力となるトランジスタの飽和を防止でき、トランジスタ飽和によるアンプ応答特性の劣化（遅れ）を防止することができる。これにより、書込み時における規定以上の大光量入射に対して、受光アンプ素子の応答特性劣化を防止できる。

また、上記受光アンプ素子においては、上記電圧上昇制限手段における基準電圧回路は、電源電圧を基準として基準電圧を生成するものであり、上記電圧上昇制限手段は、電源電圧変動に応じて出力上昇制限電圧が変化するものである構成とすることができる。

上記の構成によれば、上記能動負荷の出力となるトランジスタが電源電圧に依存して飽和状態となる電圧が変動するため、上記電圧上昇制限手段においても、これに合わせて電源電圧変動に応じて出力上昇制限電圧が変化する構成とすることで、電源電圧の変動に対して一定のレベルで飽和防止をすることができる。

また、上記受光アンプ素子においては、受光素子へのバイアス電圧が下降することを防止する電圧下降制限手段として、上記受光素子と上記各差動アンプ回路との接続部にそのエミッタが接続され、そのベース端子が外部基準電圧源に接続されているＮＰＮトランジスタを備えている構成とすることができる。

上記の構成によれば、上記電圧下降制限手段は、受光素子のバイアス電圧が、（外部基準電圧−上記ＮＰＮトランジスタのＶＢＥ）以下に低下しないように動作する。つまり、受光素子のバイアス電圧が低下すると、受光素子の寄生容量が増大し、応答特性の低下が生じるが、上記電圧下降制限回路はこれを防止する。これにより、上記電圧下降制限回路を備えた受光アンプ素子では、書込み時における規定以上の大光量入射に対して、応答特性劣化を防止できる。

本発明に係る受光アンプ素子、光ピックアップ装置、および光ディスク装置は、それぞれに帰還ループが形成された複数の差動アンプ回路を備えていることで、一つの差動アンプに対し帰還抵抗を複数設け、これをスイッチによって切り替えるといった構成が必要なく、帰還抵抗にスイッチのＯＮ抵抗が足されることで、入射光量に対する感度(ゲイン)変動が生じ、光ピックアップ装置の誤動作が生じるといった問題を回避できるといった効果を奏する。

本発明の一実施形態について図１ないし図３に基づいて説明すると以下の通りである。図１は、本発明に係る受光アンプ素子の等価回路ブロックを示す図である。本発明に係る受光アンプ素子は、複数のゲイン(感度)を持つ光ピックアップ装置や該光ピックアップ装置を搭載する記録再生用光ディスク装置に使用される。

図１において、受光アンプ素子１０は、受光素子ＰＤと２つの作動アンプ回路とから構成されている。第１の作動アンプ回路は、差動アンプＡ１，帰還抵抗Ｒｆ１，オフセット補正抵抗Ｒｓ１，ＳＷ１，及びバイアス電流源Ｉｃ１からなり、第２の作動アンプ回路は、差動アンプＡ２，帰還抵抗Ｒｆ２，オフセット補正抵抗Ｒｓ１，ＳＷ２，及びバイアス電流源Ｉｃ２からなる。尚、上記受光アンプ素子１０は、同一半導体基板上に形成されていることが好ましい。

上記受光アンプ素子１０は、２つの作動アンプ回路を有することから２つの感度（ゲイン）を有する構成として記載されているが、同様な構成の差動アンプ回路を３つ以上並列接続すれば、３つ以上の帰還ループを備える（３つ以上の感度（ゲイン）に対応する）受光アンプ素子を構成することができる。

図２は、上記受光アンプ素子１０の回路例を示す図である。

上記第１の作動アンプ回路において、差動アンプＡ１はエミッタが共通接続されたトランジスタＱ１およびＱ２から構成されている。また、差動アンプＡ１に対するバイアス電流源は、トランジスタＱ８およびＱ９からなるカレントミラー、定電流源Ｉｃ１、及び、スイッチトランジスタＱｓｗ１から構成されている。

同様に、上記第２の作動アンプ回路においては、差動アンプＡ２はトランジスタＱ３およびＱ４から構成され、バイアス電流源は、トランジスタＱ１０およびＱ１０、定電流源Ｉｃ２、及び、スイッチトランジスタＱｓｗ２から構成されている。さらに、３つ以上の作動アンプ回路を備える場合も、同様の構成の作動アンプ回路が接続される。

上記第１および第２の差動アンプ回路において、これらの差動アンプ回路の出力となるトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４は、ベースがオフセット補正抵抗と接続されるトランジスタ（すなわち、Ｑ１，Ｑ３）同士の、また、ベースが帰還抵抗と接続されるトランジスタ（すなわち、Ｑ２，Ｑ４）同士のコレクタが相互配線される。さらに、トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４は、トランジスタＱ５，Ｑ６、及び抵抗Ｒ１，Ｒ２で構成される１つの能動負荷に接続されている。

本実施の形態に係る受光アンプ素子では、この能動負荷を構成するトランジスタＱ６のコレクタが出力点となり、トランジスタＱ７、及び定電流源Ｉｃ３で構成されるエミッタフォロワ出力バッファ回路より信号が出力される。

ここで注目すべき点は、各帰還ループの帰還抵抗Ｒｆが、出力であるトランジスタＱ７のエミッタ端子に対して共通に接続されていること、及び、各オフセット補正抵抗Ｒｓが各差動アンプ回路の非反転端子に直接接続され、該オフセット補正抵抗Ｒｓの他端子は外部基準電圧に接続されていることである。尚、受光素子ＰＤは、各差動アンプ回路の反転入力端子に共通接続されている。

以上のように、本実施の形態に係る受光アンプ素子１０は、従来の受光アンプ素子とは以下の点にて異なっている。

第１に、上記受光アンプ素子１０では、帰還ループの中にスイッチ素子が設けられていない。すなわち、従来の構成における受光アンプ素子（図５参照）は、差動アンプ（Ａ１）が一つであるため、この差動アンプに対し帰還抵抗（Ｒｆ）を複数設け、これをスイッチによって切り替える構成となっている。これに対し、上記受光アンプ素子１０は、それぞれに差動アンプを備えた複数の差動アンプ回路を備え、感度に応じて差動アンプ回路の動作状態を選択切り替えする構成となっている。

このように、上記受光アンプ素子１０は、各差動アンプ回路に帰還抵抗を含んでいるため、感度に応じて帰還抵抗を切り替える必要が無い。すなわち、帰還抵抗ＲｆにスイッチのＯＮ抵抗が足されることで、入射光量に対する感度(ゲイン)変動が生じ、光ピックアップ装置の誤動作が生じるといった問題を回避できる。

第２に、上記受光アンプ素子１０では、各差動アンプ回路の出力が、一つの出力回路に共通接続されている。つまり、上記受光アンプ素子１０は、差動アンプ回路切換方式として出力点(帰還点)を１つとすることで、出力回路が１つで良くなり、従来例(図６参照)に示すような複数の出力回路が不要となっている。

第３に、上記受光アンプ素子１０では、差動アンプ回路を切り替える方式とすることで、各オフセット補正抵抗Ｒｓを並列に差動アンプの非反転入力端子に直接接続できるため、従来例(図５，６参照)に示すようなオフセット補正用のバッファ回路、及びスイッチが不要となっている。

尚、従来の図５，６の構成において、出力回路やバッファ回路は、差動アンプを構成するＮＰＮトランジスタや帰還抵抗Ｒｆの抵抗素子に比べて素子数が増えるため、出力回路やバッファ回路を複数要する従来構成はチップ面積の増大に繋がる。これに対し、本実施の形態に係る受光アンプ素子１０は、出力回路やバッファ回路を削減することで、チップ面積を小さくすることができる。

また、上記受光アンプ素子１０では、各差動アンプ回路の出力点（帰還点）がトランジスタＱ７のエミッタとなっており、出力点（帰還点）が１つと共通であるため、各帰還ループ切り替えによる出力オフセット電圧の変動を抑制することができ、更に回路規模を小さく抑えることができる。

ここで、オフセット電圧の変動を抑制するとは、感度を切り替えた時のモード間の変動を抑制する。これは、受光アンプ素子１０内におけるＱ５，Ｑ６，Ｒ１，Ｒ２の能動負荷構成素子、及びＱ７などの出力回路構成素子が共通であるため、モード間で変化が無いことによる。

また、上記受光アンプ素子１０では、複数の差動アンプ回路を選択的に能動状態に切り替えるために、各差動アンプ回路のバイアス電流源（図２におけるＩｃ１，Ｉｃ２）をスイッチ（図２におけるＱｓｗ１，Ｑｓｗ２）によりＯＮ／ＯＦＦするようになっている。

これにより、各差動アンプ回路の帰還ループ内にスイッチ素子が無くなり、各差動アンプ回路の感度（ゲイン）は純粋に帰還抵抗Ｒｆの値のみで設定される。したがって、各差動アンプ回路では、帰還ループ内にスイッチ素子を設ける従来構成に比べ、スイッチ素子として設けられるトランジスタのＯＮ抵抗値等のバラツキ要因が少なく、入射光電流の値において、トランジスタＯＮ抵抗成分による誤差等の影響も受けないため、精度の高い受光アンプ素子を構成することができる。

上記受光アンプ素子１０へは、レーザ光源から照射されてディスクで反射される光が入射光となるため、該入射光は、レーザ光源のレーザ出力パワーとディスクの反射率とでその入射光量が決定される。そして、ディスクへのデータ書込み時にはレーザは大光量出力となり、ディスクのデータ再生時にはレーザは小光量出力となるため、受光アンプ素子１０の入射光量も、ディスクへのデータ書込み時に大きく、ディスクのデータ再生時に小さくなる。

また、上記受光アンプ素子１０への入射光量は、ディスクメディアの種類によっても変動する。例えば、ＲＯＭは反射率が高く、ＲＷは反射率が低いため、ＲＯＭディスクの書き込み時または再生時の方が受光アンプ素子への戻り光量は多くなる。よって、各書込み／再生モードにおいて、使用されるディスクメディアによっても受光アンプ素子への戻り入射光量は異なってくる。

本実施の形態に係る受光アンプ素子１０では、書込み／再生のレーザ出力パワー比に加えて、ディスクメディアの反射率比に合わせた感度(ゲイン)設定を行うよう、各帰還ループにおける帰還抵抗Ｒｆを設定することで、受光アンプ素子の出力信号振幅を一定レベルにすることができる。

上記受光アンプ素子１０では、各差動アンプ回路の帰還ループにおける帰還(ゲイン)抵抗は各々設定されるが、書込み時はレーザ光出力が大きいため帰還抵抗値は小さくなり、再生時はレーザ光出力が小さいため帰還抵抗値は大きくなる。また、再生時には書込み時に比べて高速の周波数特性が求められるが、再生時に用いられる差動アンプ回路において、上記理由により帰還(ゲイン)抵抗値を大きくすると、ゲイン−バンド幅積が略一定であることから応答周波数を高くすることが難しくなる。

この問題に対しては、上記受光アンプ素子１０では、各差動アンプ回路毎にバイアス電流を設定できるようになっているため、大きな帰還抵抗値を有する差動アンプ回路においては、バイアス電流を大きく設定することで受光アンプ素子の高速周波数特性を得ることができる
また、上記受光アンプ素子１０では、図２に示すように、エミッタフォロワ出力バッファ回路において、トランジスタＱ７のベース端子に、ＰＮＰトランジスタと基準電圧回路とからなる出力振幅制限回路２０が接続される構成とすることができる。

つまり、トランジスタＱ７のベース端子にＰＮＰトランジスタのエミッタ端子を接続することで、Ｑ７のベース電圧（すなわち出力振幅）は、（ＰＮＰトランジスタのベースに接続される基準電圧回路の電圧）＋（ＰＮＰトランジスタのベース−エミッタ間電圧）以上の電圧に上昇しない。このため、アンプ回路の能動負荷トランジスタＱ６の飽和を防止でき、トランジスタ飽和によるアンプ応答特性の劣化（遅れ）を防止することができる。これにより、書込み時における規定以上の大光量入射に対して、受光アンプ素子の応答特性劣化を防止できる。

これをより具体的に説明すると以下のとおりである。上記受光アンプ素子１０における出力振幅上昇に伴いＱ７のベース電圧が上昇するということは、Ｑ６のコレクタ電圧が上昇することとなる。通常、トランジスタの正常動作状態ではエミッタ−コレクタ間電圧が約０．５Ｖ以上必要となり、エミッタ−コレクタ間電圧が０．５Ｖ以下になった場合はトランジスタは飽和状態となる。トランジスタが飽和した場合は正常動作できず、該トランジスタは設計された電流値を供給することができなくなるため、アンプ回路自体の応答が遅くなる。

更に、上記受光アンプ素子１０で扱う信号は通常Ｓｉｎ波のため、Ｓｉｎ波の上部でトランジスタＱ６が飽和して、Ｓｉｎ波の下部で飽和から抜けるような場合、トランジスタＱ６自身が飽和から復帰する時間は、扱う信号よりも大きくなるため、応答劣化が生じる。

また、トランジスタＱ６のエミッタは、抵抗Ｒ２を介してＶｃｃに接続されているため、トランジスタＱ６のエミッタ電位はＶｃｃ−Ｒ２×Ｉｂｉａｓとなり、このエミッタ電位とコレクタ電位（＝Ｑ７ベース電位）との差が０．５Ｖ以下になるとトランジスタＱ６は飽和する。これに対し、上記出力振幅制限回路２０を設けた構成では、Ｑ７のベース電位が上記の電圧以上にならないように電圧制限することで、Ｑ６のエミッタ−コレクタ間電圧が０．５Ｖ以下にならないように制御でき、Ｑ６の飽和による応答特性の低下を防止できる。

ここで、出力振幅制限回路２０の基準電圧回路例を図３に示す。

図３において、トランジスタＱ３１と抵抗Ｒａ，ＲｂによりＶＢＥ（ベース−エミッタ間電圧）マルチプライヤ回路が構成され、この構成における電圧Ｖ１は下式で表される。

Ｖ１＝Ｖｃｃ−ＶＢＥ×（Ｒａ＋Ｒｂ）／Ｒａ
この生成された電圧Ｖ１は、上式からＶｃｃ依存を持つことが分かる。Ｖｃｃが大きくなれば電圧Ｖ１は高くなり、Ｖｃｃが小さくなればＶ１は低くなる。電圧Ｖ１はバッファトランジスタＱ３２のエミッタを介して、更に抵抗Ｒｃとバイアス電流Ｉｅ２で設定される調整電圧を付加されて基準電圧Ｖｃとして出力されるため、基準電圧Ｖｃは下式で表される。

Ｖｃ＝Ｖ１＋ＶＢＥ＋Ｒｃ×Ｉｅ２
ここで、受光アンプ素子回路図である図２において、出力信号振幅が大きくなる時はトランジスタＱ７のベース電圧が上昇し、トランジスタＱ６が飽和状態となる。トランジスタＱ６の飽和電圧はＶｃｃ依存をもつため、上述のように振幅制限回路の基準電圧にＶｃｃ依存を持たせることで電源電圧Ｖｃｃの変動に対して一定のレベルで飽和防止をすることができる。

これをより具体的に説明すると以下のとおりである。先にも説明したように、Ｑ６のエミッタ電位はＶｃｃ−Ｒ２×Ｉｂｉａｓと表されＶｃｃ依存を持つ。つまり、トランジスタＱ６は、Ｖｃｃが高くなればエミッタ電位が上昇し飽和に対して尤度が大きくなり、Ｖｃｃが低くなるとエミッタ電位が下がって飽和に対する尤度が小さくなる。これに対して出力振幅制限回路２０の基準電圧がＶｃｃに依存せず固定となると、Ｖｃｃが下がった場合はＱ６が飽和する可能性が高くなる。上記構成では、トランジスタＱ６と出力振幅制限回路２０とが共にＶｃｃ依存を持つようにすることで、電源電圧Ｖｃｃの変動に対して一定のレベルで飽和防止をすることができるようになっている。

また、上記受光アンプ素子１０では、図２に示すように、受光素子ＰＤと各差動アンプ回路との接続点に電圧下降制限回路３０が接続される構成とすることができる。

図２において、電圧下降制限回路３０は、ベース端子を外部基準電圧に接続され、エミッタ端子を受光素子ＰＤに接続されたＮＰＮトランジスタによるものであり、受光素子ＰＤのバイアス電圧が、（外部基準電圧−上記ＮＰＮトランジスタのＶＢＥ）以下に低下しないように動作する。つまり、受光素子ＰＤのバイアス電圧が低下すると、受光素子ＰＤの寄生容量が増大し、応答特性の低下が生じるが、上記電圧下降制限回路３０はこれを防止するものである。よって、電圧下降制限回路３０を備えた上記受光アンプ素子１０では、書込み時における規定以上の大光量入射に対して、応答特性劣化を防止できる。

これをより具体的に説明すると以下のとおりである。受光素子ＰＤの特性として、逆バイアス電圧に応じて該受光素子ＰＤの接合容量は変化する。つまり、受光素子ＰＤのバイアス電圧が高いと受光素子ＰＤ内部の接合容量が小さくなり応答特性も良くなるが、バイアス電圧が低下すると接合容量が大きくなり応答特性も低下する。この接合容量は、受光素子ＰＤ内部抵抗と併せて積分器（ローパスフィルタ）のようになるため、容量値が小さいほど高速応答が可能となる。

尚、上記受光アンプ素子１０において、受光素子ＰＤのバイアス電圧が低下する原因は、大きな光が入射することで大きな電流が流れ、電圧降下が顕著になることによる。

上記説明における受光アンプ素子を用いることで、感度(ゲイン)・出力オフセット電圧精度が高く、高速応答特性を有する複数の感度(ゲイン)モードを有する光ピックアップ装置や該光ピックアップ装置を搭載する記録再生用光ディスク装置を提供できる。

本発明の実施形態を示すものであり、受光アンプ素子の等価回路ブロックを示す図である。 上記受光アンプ素子の回路例を示す回路図である。 上記受光アンプ素子で用いられる基準電圧回路例を示す回路図である。 光ピックアップ装置の概略構成を示す図である。 従来の受光アンプ素子における等価回路ブロック例を示す図である。 従来の受光アンプ素子における他の等価回路ブロック例を示す図である。

符号の説明

１０ 受光アンプ素子
２０ 出力振幅制限回路（電圧上昇制限手段）
３０ 電圧下降制限回路（電圧上昇制限手段）
ＰＤ 受光素子
Ａ１，Ａ２ 差動アンプ回路
Ｑｓｗ１，Ｑｓｗ２ スイッチ素子（切替手段）
Ｉｃ１，Ｉｃ２ バイアス電流源
Ｒｆ１，Ｒｆ２ 帰還抵抗
Ｒｓ１，Ｒｓ２ オフセット補正抵抗

Claims (10)

1. １つの受光素子に対して、それぞれに帰還ループが形成された複数の差動アンプ回路を備え、
   上記複数の差動アンプ回路のうち、動作状態とする差動アンプ回路の切り替えを行う切替手段を備えていることを特徴とする受光アンプ素子。
2. 上記複数の差動アンプ回路は、その出力が各々互いに接続されて各差動アンプの回路の帰還点が１つに集約されていると共に、集約された帰還点に対して一つの出力部を有していることを特徴とする請求項１に記載の受光アンプ素子。
3. 上記複数の差動アンプ回路は、それぞれ異なるバイアス電流源でバイアスされるようになっており、
   上記切替手段は、各差動アンプ回路に対して電流の供給を行うバイアス電流源を切り替えることで、動作状態とする差動アンプ回路の切り替えを行うことを特徴とする請求項１に記載の受光アンプ素子。
4. 上記複数の差動アンプ回路のそれぞれにおいて、各帰還ループに接続される帰還抵抗は、書込み／再生モード、及び各モードにおけるメディア毎の反射率の比により抵抗値が設定されていることを特徴とする請求項１に記載の受光アンプ素子。
5. 各差動アンプ回路に接続されるバイアス電流源は、書込みモード時に使用される差動アンプ回路に対して、再生モード時に使用される差動アンプ回路のバイアス電流値を大きく設定するように、バイアス電流が調整されていることを特徴とする請求項３に記載の受光アンプ素子。
6. 上記出力部は、能動負荷となる１つのカレントミラー回路と、エミッタフォロワ出力回路とからなり、
   上記エミッタフォロワ出力回路となるトランジスタのベース端子に、基準電圧回路とＰＮＰトランジスタとから構成される電圧上昇制限手段が接続されていることを特徴とする請求項２に記載の受光アンプ素子。
7. 上記電圧上昇制限手段における基準電圧回路は、電源電圧を基準として基準電圧を生成するものであり、上記電圧上昇制限手段は、電源電圧変動に応じて出力上昇制限電圧が変化するものであることを特徴とする請求項６に記載の受光アンプ素子。
8. 受光素子へのバイアス電圧が下降することを防止する電圧下降制限手段として、上記受光素子と上記各差動アンプ回路との接続部にそのエミッタが接続され、そのベース端子が外部基準電圧源に接続されているＮＰＮトランジスタを備えていることを特徴とする請求項１に記載の受光アンプ素子。
9. 上記請求項１ないし８の何れかに記載の受光アンプ素子を備えていることを特徴とする光ピックアップ装置。
10. 上記請求項９に記載の光ピックアップ装置を備えていることを特徴とする光ディスク装置。

Images