JP4804076B2 - 光電流増幅回路、及び光ピックアップ装置 - Google Patents

光電流増幅回路、及び光ピックアップ装置 Download PDF

Info

Publication number
JP4804076B2
JP4804076B2 JP2005243327A JP2005243327A JP4804076B2 JP 4804076 B2 JP4804076 B2 JP 4804076B2 JP 2005243327 A JP2005243327 A JP 2005243327A JP 2005243327 A JP2005243327 A JP 2005243327A JP 4804076 B2 JP4804076 B2 JP 4804076B2
Authority
JP
Japan
Prior art keywords
photocurrent
amplifier circuit
light receiving
circuit
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005243327A
Other languages
English (en)
Other versions
JP2007060306A (ja
Inventor
秀雄 福田
伸一 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005243327A priority Critical patent/JP4804076B2/ja
Priority to US11/501,822 priority patent/US7442913B2/en
Publication of JP2007060306A publication Critical patent/JP2007060306A/ja
Application granted granted Critical
Publication of JP4804076B2 publication Critical patent/JP4804076B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/444—Diode used as protection means in an amplifier, e.g. as a limiter or as a switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45166—Only one input of the dif amp being used for an input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45171—Indexing scheme relating to differential amplifiers the input signal being switched to the one or more input terminals of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7212—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by switching off or on a feedback control loop of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7215—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the input of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は、光電流増幅回路、及びその光電流増幅回路を用いた光ピックアップ装置に関し、特に光電流増幅回路を小規模に実現する技術に関する。
近年、映像、音声に代表される大容量のデジタル情報の記録に、ＣＤ（Compact Disk）、ＤＶＤ（Digital Versatile Disk）等の光ディスク媒体が広く用いられている。これらの種々の光ディスク媒体（以下、単に媒体）への情報の読み書きには、周知のように、媒体の種類に応じて異なる波長のレーザ光が用いられる。
従来の、ＣＤ及びＤＶＤの何れにも対応する小型化された光ピックアップ装置は、典型的には、光源となる２波長半導体レーザ素子と、両方の波長のレーザに共用される単一の光学系とを備える。そして、前記光学系を通して、それぞれの波長のレーザの出射点の離間に応じた波長ごとに異なる位置に投射される媒体からの反射光を、波長ごとに設けられる受光素子で光電変換して得られる電気信号を増幅出力する。
このような光ピックアップ装置に適した受光アンプ素子として、波長ごとの受光素子に個別に設けられる差動増幅器と、その一つの出力を選択的に増幅する出力増幅器とからなる受光アンプ素子が周知となっている（例えば、特許文献１の図３、図４を参照）。
特開２００４−２２０５１号公報
しかしながら、従来の受光アンプ素子によれば、波長ごとの受光素子に個別に差動増幅器が設けられるため回路を小規模化しにくいという問題がある。
この問題は、現行機能の光ピックアップ装置をより小型化したい場合や、ＣＤ、ＤＶＤに加えてさらに記憶容量が大きいＢＤ（Blu-ray Disk）にも対応可能な３波長光ピックアップ装置を小型に実現したい場合に、特に重大である。
本発明は、上記の問題に鑑みてなされたものであり、複数の受光素子からそれぞれ得られる光電流の一つ以上を選択的に増幅し、かつ小規模に実現可能な光電流増幅回路を提供することを目的とする。
上記課題を解決するため、本発明の光電流増幅回路は、片側の入力部が並列に接続された複数の増幅素子からなる差動増幅回路と、前記複数の増幅素子の各々の入力部に接続され前記増幅素子の各々を遮断状態または活性状態にする複数の素子選択スイッチと、前記複数の増幅素子の各々の入力と前記差動増幅回路の出力との間に接続された複数のゲイン抵抗と、前記複数の増幅素子の各々の入力部に接続され、受光量に応じて光電流を生じる複数の受光素子とを備え、前記複数の受光素子の各々で生じる光電流のうち、活性状態にある増幅素子に対応するゲイン抵抗に流れる光電流を、前記差動増幅回路によって電圧信号に増幅し、さらに、前記差動増幅回路の出力と前記複数の増幅素子の各々の入力との間に、前記複数のゲイン抵抗と直列に、負荷抵抗と負荷短絡スイッチとを並列に接続した回路が接続され、前記負荷短絡スイッチは、該負荷短絡スイッチに接続された前記増幅素子が活性状態のときにオンとなり、遮断状態のときにオフとなる。
この構成によれば、遮断状態にされた増幅素子は等価的に開放された状態であり、そうでない増幅素子に対応する受光素子から流れる光電流が単一の前記差動増幅回路によって増幅される。この光電流増幅回路は、前記差動増幅回路の反転入力部に受光素子ごとの増幅素子と素子選択スイッチとを設けて実現されるので、受光素子ごとに必要となる回路部分が小さく制限される結果、複数の受光素子に生じる光電流の一つ以上を選択的に増幅する光電流増幅回路が小規模に実現される。
また、好ましくは、各負荷抵抗の値は、直列に接続されるゲイン抵抗の値よりも大きくてもよい。
この構成によれば、増幅動作している増幅素子に対応する負荷短絡スイッチを短絡することによってゲイン抵抗に応じて決まる増幅率で光電流を増幅し、遮断状態にされた増幅素子に対応する負荷短絡スイッチを開放して負荷抵抗を挿入することによって、内部的な出力損失を小さく維持することができる。
また、好ましくは、各負荷抵抗の半導体チップ上での幅は、直列に接続されるゲイン抵抗の半導体チップ上での幅よりも狭くてもよい。
この構成によれば、半導体チップ上に形成される抵抗について、一般的に、幅が狭いほど寄生容量が小さくなる反面、抵抗値の精度が出にくくなる性質があるため、抵抗値の要求精度が高いゲイン抵抗に比べて比較的緩い負荷抵抗を狭く作ることで、寄生容量の低減と抵抗値の精度との両立が容易になる。
また、好ましくは、各接続について、前記負荷抵抗の値と、直列に接続されるゲイン抵抗の値とを足した値は等しくてもよい。
この構成によれば、内部的な出力損失を、どの増幅素子が増幅動作しているかによらず、ほぼ一定に保つことができるので、外部に接続される回路の設計が合理化される。
また、前記光電流増幅回路は、さらに、各受光素子の両端に接続された光電流短絡スイッチを備えてもよい。
この構成によれば、遮断状態にされた増幅素子に対応する光電流短絡スイッチを短絡することによって、増幅対象でない光電流を光電流短絡スイッチに流すことができる。これにより、増幅対象でない光電流がゲイン抵抗及び負荷抵抗を通して出力から流れた場合に生じる出力電圧の変動が回避されるので、高い精度の出力電圧が得られる。
また、前記光電流増幅回路は、さらに、各受光素子と電源又はグランドとの間に接続される光電流供給スイッチと、各受光素子と光電流供給スイッチとの接続点と、対応する増幅素子の入力との間に、前記光電流供給スイッチから供給される光電流に対して逆方向に接続された整流素子とを備えてもよい。
この構成によれば、遮断状態にされた増幅素子に対応する光電流供給スイッチを短絡することによって、増幅対象でない光電流を光電流供給スイッチから供給することができる。これにより、増幅対象でない光電流がゲイン抵抗及び負荷抵抗を通して出力から流れた場合に生じる出力電圧の変動が回避されるので、高い精度の出力電圧が得られる。
また、本発明は、このような光電流増幅回路として実現することができるだけでなく、差動増幅回路として実現することや、このような光電流増幅回路を備える光ピックアップ装置として実現することもできる。
本発明の光電流増幅回路によれば、遮断状態になる入力電圧を印加されていない増幅素子に対応する光電流のみが選択的に、単一の差動増幅回路によって増幅される。この光電流増幅回路は、前記差動増幅回路の反転入力部に受光素子ごとの増幅素子と素子選択スイッチとを設けて実現されるので、受光素子ごとに必要となる回路部分が小さく制限される結果、複数の受光素子に生じる光電流の一つ以上を選択的に増幅する光電流増幅回路が小規模に実現される。
以下、本発明の実施の形態について、図面を参照しながら説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る光電流増幅回路の一例を示す回路図である。
この光電流増幅回路は、受光素子１０１、１０２、素子選択スイッチ１０３、１０４、ＮＰＮトランジスタ１０５、１０８、１０９、ＰＮＰトランジスタ１０６、１０７、１１４、定電流源１１０、１１５、ゲイン抵抗１１１、１１２、及び非反転入力抵抗１１３から構成される。
ここで、ＮＰＮトランジスタ１０５、１０８、１０９、ＰＮＰトランジスタ１０６、１０７、１１４、及び定電流源１１０、１１５は、差動増幅回路１２１を構成する。特に、ＮＰＮトランジスタ１０５、１０８は、それぞれ受光素子１０２、１０１に対応して設けられる増幅素子の一例であり、並列に接続されて、差動増幅回路１２１の反転入力部１２２を構成する。
ゲイン抵抗１１１、１１２は、差動増幅回路１２１の負帰還路に挿入されたフィードバック抵抗であり、それぞれ受光素子１０２、１０１の光電流を差動増幅回路１２１の出力から供給する。ゲイン抵抗１１１、１１２の抵抗値は、受光素子１０２、１０１の特性に応じて、光電流の好ましい増幅率が得られるように決定される。
素子選択スイッチ１０３、１０４は択一的にオンされ、それぞれ対応するＮＰＮトランジスタ１０５、１０８のベースに負電源電圧Ｖeeを印加する。この負電源電圧Ｖeeは、ＮＰＮトランジスタ１０５、１０８を遮断状態にする入力電圧の一例である。
ＮＰＮトランジスタ１０５、１０８のうち、遮断状態にされた一方が等価的に開放された状態となり、他方が活性状態で増幅動作を行う。これにより、差動増幅回路１２１は、ＮＰＮトランジスタ１０５、１０８のうち増幅動作する一方、即ち対応する素子選択スイッチがオフされている一方、に対応するゲイン抵抗に流れる光電流を電圧信号に増幅して出力する。
この光電流増幅回路は、一例として、ＣＤ及びＤＶＤにそれぞれ波長の異なる光を用いて情報の読み書き又は読み出し可能な小型化された光ピックアップ装置における受光部に利用されるとしてもよい。
図２は、そのような光ピックアップ装置の典型的な構成の一例を模式的に示す図である。この光ピックアップ装置は、半導体基板１０、及びＣＤ及びＤＶＤに共用される光学系２０から構成される。図２には、さらに媒体３０が描かれる。
半導体基板１０には、発光部１１、及び受光部１４ａ、１４ｂが形成される。光学系２０は、対物レンズ２１、及びホログラム素子２２から構成される。
発光部１１は、例えば２波長半導体レーザ装置であり、離間して設けられる発光点１２、１３からそれぞれ、ＣＤ用に赤外レーザ光、及びＤＶＤ用に赤色レーザ光を出射する。図２には、赤外レーザ光、赤色レーザ光それぞれの光路が、実線及び破線で示される。
発光部１１から出射された各波長の光は、対物レンズ２１を通って媒体３０で反射した後、ホログラム素子２２によって媒体のラジアル方向へ分割され、受光部１４ａ、１４ｂそれぞれにおいて波長ごとに異なる位置に設けられる受光素子１５ａ、１６ａ、及び受光素子１５ｂ、１６ｂに投射される。
周知のように、分割された各反射光の投射スポット径、光量の不平衡がフォーカシング、トラッキングの制御に用いられると共に、各反射光の光量の合計が情報の読み出しに用いられる。
図１に示される光電流増幅回路は、例えば、この光ピックアップ装置における受光部１４ａ、１４ｂそれぞれに設けられる。受光素子１０１、１０２をそれぞれ、ＣＤ用、ＤＶＤ用と考えれば、受光部１４ａにおいては、受光素子１０１、１０２はそれぞれ受光素子１５ａ、１６ａであり、受光部１４ｂにおいては、受光素子１０１、１０２はそれぞれ受光素子１５ｂ、１６ｂである。
そして、ＣＤ用には素子選択スイッチ１０３がオンかつ素子選択スイッチ１０４がオフされ、ＤＶＤ用には素子選択スイッチ１０３がオフかつ素子選択スイッチ１０４がオンされる。これにより、ＮＰＮトランジスタ１０５、１０８のうち、ＣＤ用かＤＶＤ用かに応じた一方が増幅動作し他方が等価的に開放されるので、所望の受光素子からの光電流が正しく増幅される。
以上説明したように、本発明の光電流増幅回路は、差動増幅回路１２１の反転入力部１２２に受光素子ごとの増幅素子と素子選択スイッチとが設けられる他には、各受光素子に共通の回路で構成されるので、複数の受光素子に生じる光電流の一つ以上を選択的に増幅する光電流増幅回路を小規模に実現することができる。
なお、同様の特徴を持つ光電流増幅回路は、ＮＰＮトランジスタとＰＮＰトランジスタとを入れ替えても構成することができる。
図３は、そのような光電流増幅回路の一例を示す回路図である。この光電流増幅回路は、受光素子２０１、２０２、素子選択スイッチ２０３、２０４、ＰＮＰトランジスタ２０５、２０８、２０９、ＮＰＮトランジスタ２０６、２０７、２１４、定電流源２１０、２１５、ゲイン抵抗２１１、２１２、及び非反転入力抵抗２１３から構成される。
ここで、ＰＮＰトランジスタ２０５、２０８、２０９、ＮＰＮトランジスタ２０６、２０７、２１４、及び定電流源２１０、２１５は、差動増幅回路２２１を構成し、特に、ＰＮＰトランジスタ２０５、２０８は並列に接続されて、差動増幅回路２２１の反転入力部２２２を構成する。
ゲイン抵抗２１１、２１２は、差動増幅回路２２１の各反転入力に個別に設けられる負帰還路に挿入されたフィードバック抵抗であり、それぞれ受光素子２０２、２０１の光電流を差動増幅回路２２１の出力から供給する。ゲイン抵抗２１１、２１２の抵抗値は、受光素子２０２、２０１の特性に応じて、光電流の好ましい増幅率が得られるように決定される。
素子選択スイッチ２０３、２０４は択一的にオンされ、それぞれ対応するＰＮＰトランジスタ２０５、２０８のベースに正電源電圧Ｖccを印加する。この正電源電圧Ｖccは、ＰＮＰトランジスタ２０５、２０８を遮断状態にする入力電圧の一例である。
ＰＮＰトランジスタ２０５、２０８のうち、遮断状態にある一方が等価的に開放された状態となり、他方が活性状態で増幅動作を行う。これにより、差動増幅回路２２１は、ＰＮＰトランジスタ２０５、２０８のうち増幅動作する一方、即ち対応する素子選択スイッチがオフされている一方、に対応するゲイン抵抗に流れる光電流を電圧信号に増幅して出力する。
この光電流増幅回路もまた、差動増幅回路２２１の反転入力部２２２に受光素子ごとの増幅素子と素子選択スイッチとが設けられる他には、各受光素子に共通の回路で構成されるので、受光素子ごとに必要となる回路部分が小さく制限される結果、複数の受光素子に生じる光電流の一つ以上を選択的に増幅する光電流増幅回路を小規模に実現することができる。
（第２の実施の形態）
図４は、本発明の第２の実施の形態に係る光電流増幅回路の一例を示す回路図である。
この光電流増幅回路は、第１の実施の形態に係る光電流増幅回路（図１を参照）における素子選択スイッチ１０３、１０４を、それぞれＮＰＮトランジスタ１５３、１５４で実現した回路である。
ここで、ＮＰＮトランジスタ１５３、１５４のベースに注入する電流及び印加する電圧の少なくとも一方を制御することにより、それぞれ対応するＮＰＮトランジスタ１０５、１０８の遮断状態と活性状態とを切り替えることができる。
ＮＰＮトランジスタ１５３に注入するベース電流に応じてＮＰＮトランジスタ１０５を遮断状態にするには、ゲイン抵抗１１１に生じる電圧降下によって、ＮＰＮトランジスタ１０５のエミッタ電圧よりもＮＰＮトランジスタ１５３のコレクタ電圧（即ち、ＮＰＮトランジスタ１０５のベース電圧）が低くなるだけのコレクタ電流を生じるベース電流を、ＮＰＮトランジスタ１５３に注入すればよい。なお、ここで言うＮＰＮトランジスタ１０５のエミッタ電圧よりも低い電圧は、ＮＰＮトランジスタ１０５を遮断状態にする入力電圧の一例である。
また、ＮＰＮトランジスタ１０５を活性状態にするには、ＮＰＮトランジスタ１０５のエミッタ電圧よりもＮＰＮトランジスタ１５３のコレクタ電圧が低くならない程度のコレクタ電流を生じるベース電流を、ＮＰＮトランジスタ１５３に注入すればよい。このときのベース電流の具体的な値を、例えば０Ａ以下（つまり、流さないか又は引き抜く）としてもよい。
他方、ＮＰＮトランジスタ１５３に印加するベース電圧に応じてＮＰＮトランジスタ１０５を遮断状態にするには、ＮＰＮトランジスタ１５３を飽和状態にするベース電圧を印加し、活性状態にするには、ＮＰＮトランジスタ１５３を遮断状態にするベース電圧を印加すればよい。
なお、ＮＰＮトランジスタ１５４とＮＰＮトランジスタ１０８との間にも同様の関係があることは、明らかである。
また、同様の特徴を持つ光電流増幅回路は、ＮＰＮトランジスタとＰＮＰトランジスタとを入れ替えても構成することができる。
図５は、そのような光電流増幅回路の一例を示す回路図である。この光電流増幅回路は、第１の実施の形態に係る他の光電流増幅回路（図３を参照）における素子選択スイッチ２０３、２０４を、それぞれＰＮＰトランジスタ２５３、２５４で実現した回路である。
ここで、ＰＮＰトランジスタ２５３、２５４のベースから引き抜く電流及び印加する電圧の少なくとも一方を制御することにより、それぞれ対応するＰＮＰトランジスタ２０５、２０８の遮断状態と活性状態とを切り替えることができる。
（第３の実施の形態）
図６は、本発明の第３の実施の形態に係る光電流増幅回路の一例を示す回路図である。
この光電流増幅回路は、第１の実施の形態に係る光電流増幅回路（図１を参照）における素子選択スイッチ１０３、１０４を、それぞれＰＮＰトランジスタ１８３、１８４で実現した回路である。
ここで、ＰＮＰトランジスタ１８３、１８４のベースから引き抜く電流及び印加する電圧の少なくとも一方を制御することにより、それぞれ対応するＮＰＮトランジスタ１０５、１０８の遮断状態と活性状態とを切り替えることができる。
ＰＮＰトランジスタ１８３から引き抜くベース電流に応じてＮＰＮトランジスタ１０５を遮断状態にするには、ゲイン抵抗１１１に生じる電圧降下によって、ＮＰＮトランジスタ１０５のエミッタ電圧よりもＰＮＰトランジスタ１８３のエミッタ電圧（即ち、ＮＰＮトランジスタ１０５のベース電圧）が低くなるだけのエミッタ電流を生じるベース電流を、ＰＮＰトランジスタ１８３から引き抜けばよい。なお、ここで言うＮＰＮトランジスタ１０５のエミッタ電圧よりも低い電圧は、ＮＰＮトランジスタ１０５を遮断状態にする入力電圧の一例である。
また、ＮＰＮトランジスタ１０５を活性状態にするには、ＮＰＮトランジスタ１０５のエミッタ電圧よりもＰＮＰトランジスタ１８３のエミッタ電圧が低くならない程度のエミッタ電流を生じるベース電流を、ＰＮＰトランジスタ１８３から引き抜けばよい。このときのベース電流の具体的な値を、例えば０Ａ以下（つまり、流さないか又は注入する）としてもよい。
他方、ＰＮＰトランジスタ１８３に印加するベース電圧に応じてＮＰＮトランジスタ１０５を遮断状態にするには、ＰＮＰトランジスタ１８３のエミッタ電圧がＮＰＮトランジスタ１０５のエミッタ電圧よりも低くなるベース電圧を印加すればよい。
このときのＰＮＰトランジスタ１８３の具体的なベース電圧を、ベース電圧にベース−エミッタ間電圧を加えた値がエミッタ電圧になることを考慮して、ＮＰＮトランジスタ１０５のエミッタ電圧からＰＮＰトランジスタ１８３のベース−エミッタ間電圧を減じた値よりも低いとしてもよい。
また、ＮＰＮトランジスタ１０５を活性状態にするには、ＰＮＰトランジスタ１８３のエミッタ電圧がＮＰＮトランジスタ１０５のエミッタ電圧よりも低くならないベース電圧を印加すればよい。
なお、ＰＮＰトランジスタ１８４とＮＰＮトランジスタ１０８との間にも同様の関係があることは、明らかである。
また、同様の特徴を持つ光電流増幅回路は、ＮＰＮトランジスタとＰＮＰトランジスタとを入れ替えても構成することができる。
図７は、そのような光電流増幅回路の一例を示す回路図である。この光電流増幅回路は、第１の実施の形態に係る他の光電流増幅回路（図３を参照）における素子選択スイッチ２０３、２０４を、それぞれＮＰＮトランジスタ２８３、２８４で実現した回路である。
ここで、ＮＰＮトランジスタ２８３、２８４のベースに注入する電流及び印加する電圧の少なくとも一方を制御することにより、それぞれ対応するＰＮＰトランジスタ２０５、２０８の遮断状態と活性状態とを切り替えることができる。
（第４の実施の形態）
図８は、本発明の第４の実施の形態に係る光電流増幅回路の一例を示す回路図である。
この光電流増幅回路は、第２の実施の形態に係る光電流増幅回路（図４を参照）の各負帰還路に、負荷抵抗３１５と負荷短絡スイッチ３１４とが並列に接続されてなる回路をゲイン抵抗１１１と直列に挿入し、負荷抵抗３１７と負荷短絡スイッチ３１４とが並列に接続されてなる回路をゲイン抵抗１１２と直列に挿入して構成される。この例では、負荷短絡スイッチ３１４、３１６は、それぞれＮＰＮトランジスタで実現される。
ＮＰＮトランジスタ１０５、１０８が遮断状態にある場合、対応するゲイン抵抗１１１、１１２は内部的な負荷抵抗となって出力損失を生じることを考慮すれば、その抵抗値は大きいほど好ましい。
しかしながら、前述したように、ゲイン抵抗１１１、１１２の抵抗値は、光電流の好ましい増幅率が得られるように決定されるため、例えば、受光素子１０２、１０１が書き込み用の大出力レーザ光を受光する場合のように、大きな増幅率が必要ない場合には、ゲイン抵抗１１１、１１２の抵抗値は比較的小さな値に決定される。
そこで、ＮＰＮトランジスタ１０５、１０８が活性状態で増幅動作を行っている場合には、対応する負荷短絡スイッチ３１４、３１６を短絡して、負帰還路を実質的にゲイン抵抗のみで構成することによって、所望の増幅率で光電流を増幅する。また、ＮＰＮトランジスタ１０５、１０８が遮断状態にされている場合には、対応する負荷短絡スイッチ３１４、３１６を開放して、負帰還路に負荷抵抗を挿入することによって、内部的な負荷抵抗を高く維持する。これにより、正確な増幅率と低い出力損失とを両立できる。
負荷抵抗３１５、３１７の抵抗値は、その目的から大きいほど好ましく、例えば、それぞれ対応するゲイン抵抗１１１、１１２の抵抗値よりも大きいことが望ましい。
また、負荷抵抗３１５、３１７の半導体チップ上での幅は、それぞれ直列に接続されるゲイン抵抗１１１、１１２の半導体チップ上での幅よりも狭いことが望ましい。
半導体チップ上に形成される抵抗について、一般的に、幅が狭いほど寄生容量が小さくなる反面、抵抗値の精度が出にくくなる性質があるため、抵抗値の要求精度が高いゲイン抵抗に比べて比較的緩い負荷抵抗を狭く作ることで、寄生容量の低減と抵抗値の精度との両立が容易になる。
また、負荷抵抗３１５の抵抗値とゲイン抵抗１１１の抵抗値とを足した値、及び負荷抵抗３１７の抵抗値とゲイン抵抗１１２の抵抗値とを足した値は等しいことが望ましい。
そうすれば、内部的な出力損失を、ＮＰＮトランジスタ１０５、１０８のどちらが増幅動作しているかによらず、ほぼ一定にできるので、外部に接続される回路の設計が合理化される。
なお、第１乃至第３の実施の形態と同様、ＮＰＮトランジスタとＰＮＰトランジスタとを入れ替えても同様の特徴を持つ光電流増幅回路を構成することができる。
（第５の実施の形態）
図９は、本発明の第５の実施の形態に係る光電流増幅回路の一例を示す回路図である。
この光電流増幅回路は、第４の実施の形態に係る光電流増幅回路（図８を参照）の受光素子１０２、１０１の両端に、それぞれ光電流短絡スイッチ３２３、３２４を追加して構成される。この例では、光電流短絡スイッチ３２３、３２４は、それぞれＮＰＮトランジスタで実現される。
光電流短絡スイッチ３２３は、エミッタ、コレクタをそれぞれＮＰＮトランジスタ１５３のコレクタ、エミッタに接続されると共にベースを共通に接続される。
受光素子１０２からの光電流が増幅対象でない期間、ＮＰＮトランジスタ１５３がオン、負荷短絡スイッチ３１４がオフ、光電流短絡スイッチ３２３がオンされ、受光素子１０２からの光電流は、負帰還路を通してではなく、光電流短絡スイッチ３２３に流れる。
これにより、増幅対象でない光電流がゲイン抵抗１１１及び負荷抵抗３１５を通して出力から流れた場合に生じる出力電圧の変動が回避されるので、高い精度の出力電圧が得られる。
受光素子１０２からの光電流が増幅対象である期間、ＮＰＮトランジスタ１５３がオフ、負荷短絡スイッチ３１４がオン、光電流短絡スイッチ３２３がオフされ、受光素子１０２の光電流は出力から負帰還路を通して流れて増幅される。
なお、ＮＰＮトランジスタ１５４、負荷短絡スイッチ３１６、光電流短絡スイッチ３２４の間にも同様の関係があることは、明らかである。
また、第１乃至第３の実施の形態と同様、ＮＰＮトランジスタとＰＮＰトランジスタとを入れ替えても同様の特徴を持つ光電流増幅回路を構成することができる。
（第６の実施の形態）
図１０は、本発明の第６の実施の形態に係る光電流増幅回路の一例を示す回路図である。
この光電流増幅回路は、第４の実施の形態に係る光電流増幅回路（図８を参照）の受光素子１０１と正電源電圧Ｖccとの間に光電流供給スイッチ３３３を挿入すると共に、受光素子１０１と光電流供給スイッチ３３３との接続点とＮＰＮトランジスタ１０８のベースとの間に、ダイオード３３５を挿入し、また、受光素子１０２と正電源電圧Ｖccとの間に光電流供給スイッチ３３４を挿入すると共に、受光素子１０２と光電流供給スイッチ３３４との接続点とＮＰＮトランジスタ１０５のベースとの間に、ダイオード３３６を挿入して構成される。ダイオード３３５、３３６は、それぞれ光電流供給スイッチ３３３、３３４から供給される光電流が逆方向となるように挿入される。
ここで、受光素子１０１、１０２にそれぞれ対応するＮＰＮトランジスタ１０８、１０５のベースが、請求項に言う対応する増幅素子の入力の一例である。
受光素子１０２からの光電流が増幅対象でない期間、ＮＰＮトランジスタ１５３がオン、負荷短絡スイッチ３１４がオフ、光電流供給スイッチ３３４がオンされ、受光素子１０２の光電流は、負帰還路を通してではなく、光電流供給スイッチ３３４から流れる。
これにより、増幅対象でない光電流がゲイン抵抗１１１及び負荷抵抗３１５を通して出力から流れた場合に生じる出力電圧の変動が回避されるので、高い精度の出力電圧が得られる。
ここで、光電流供給スイッチ３３４は、ダイオード３３６が順バイアスにならない程度に高いエミッタ電圧が維持されるベース電圧でオンさせる必要があることに注意する。ダイオード３３６が順バイアスになると、増幅対象でない光電流が負帰還路を通して流れてしまうからである。
受光素子１０２からの光電流が増幅対象である期間、ＮＰＮトランジスタ１５３がオフ、負荷短絡スイッチ３１４がオン、光電流供給スイッチ３３４がオフされ、受光素子１０２の光電流は出力から負帰還路を通して流れて増幅される。
なお、ＮＰＮトランジスタ１５４、負荷短絡スイッチ３１６、光電流供給スイッチ３３３の間にも同様の関係があることは、明らかである。
また、第１乃至第３の実施の形態と同様、ＮＰＮトランジスタとＰＮＰトランジスタとを入れ替えても同様の特徴を持つ光電流増幅回路を構成することができる。
（変形例）
ここまで便宜上、受光素子を２個として説明してきたが、３個以上の受光素子それぞれに素子選択スイッチが設けられる構成としても、もちろんかまわない。その場合でも、遮断状態になる入力電圧を印加されていない増幅素子に対応する光電流のみを選択的に、単一の差動増幅回路によって増幅する光電流増幅回路が得られる。
受光素子ごとに必要となる要素は、差動増幅回路の反転入力部の増幅素子と素子選択スイッチだけなので、受光素子の数が増えるほど、回路規模を小さく抑える効果が顕著に発揮される。
受光素子を、例えば３個とした構成は、ＣＤ、ＤＶＤに加えて、青紫色レーザ光を用いてより大容量の情報を記録、読み出し可能なＢＤにも対応可能な３波長光ピックアップ装置を小型に実現する上で好適であり、その利用価値は極めて高い。
また、ここまで、小型化の効果が顕著な例として光ピックアップ装置への利用について説明してきたが、本発明の光電流増幅回路は、光ピックアップ装置以外にも、複数の受光素子からそれぞれ得られる光電流の一つ以上を選択的に増幅する増幅回路として広く利用できることは言うまでもない。
本発明に係る光電流増幅回路は、複数の受光素子からそれぞれ得られる光電流の一つ以上を選択的に増幅する増幅回路として広く利用でき、とりわけ、波長の異なる複数の光を用いて複数種類の光ディスク媒体への情報の読み書き又は読み出し可能な小型化された光ピックアップ装置における受光部への利用に好適である。
第１の実施の形態に係る光電流増幅回路の一例を示す回路図である。 光ピックアップ装置の典型的な構成の一例を模式的に示す図である。 第１の実施の形態に係る他の光電流増幅回路の一例を示す回路図である。 第２の実施の形態に係る光電流増幅回路の一例を示す回路図である。 第２の実施の形態に係る他の光電流増幅回路の一例を示す回路図である。 第３の実施の形態に係る光電流増幅回路の一例を示す回路図である。 第３の実施の形態に係る他の光電流増幅回路の一例を示す回路図である。 第４の実施の形態に係る光電流増幅回路の一例を示す回路図である。 第５の実施の形態に係る光電流増幅回路の一例を示す回路図である。 第６の実施の形態に係る光電流増幅回路の一例を示す回路図である。
符号の説明
１０ 半導体基板
１１ 発光部
１２、１３ 発光点
１４ａ、１４ｂ 受光部
１５ａ、１５ｂ、１６ａ、１６ｂ 受光素子
２０ 光学系
２１ 対物レンズ
２２ ホログラム素子
３０ 媒体
１０１、１０２ 受光素子
１０３、１０４ 素子選択スイッチ
１０５、１０８、１０９ ＮＰＮトランジスタ
１０６、１０７、１１４ ＰＮＰトランジスタ
１１０、１１５ 定電流源
１１１、１１２ ゲイン抵抗
１１３ 非反転入力抵抗
１２１ 差動増幅回路
１２２ 反転入力部
１５３、１５４ ＮＰＮトランジスタ
１８３、１８４ ＰＮＰトランジスタ
２０１、２０２ 受光素子
２０３、２０４ 素子選択スイッチ
２０５、２０８、２０９ ＰＮＰトランジスタ
２０６、２０７、２１４ ＮＰＮトランジスタ
２１０、２１５ 定電流源
２１１、２１２ ゲイン抵抗
２１３ 非反転入力抵抗
２２１ 差動増幅回路
２２２ 反転入力部
２５３、２５４ ＰＮＰトランジスタ
２８３、２８４ ＮＰＮトランジスタ
３１４、３１６ 負荷短絡スイッチ
３１５、３１７ 負荷抵抗
３２３、３２４ 光電流短絡スイッチ
３３３、３３４ 光電流供給スイッチ
３３５、３３６ ダイオード

Claims (6)

  1. 片側の入力部が並列に接続された複数の増幅素子からなる差動増幅回路と、
    前記複数の増幅素子の各々の入力部に接続され、前記増幅素子の各々を遮断状態または活性状態にする複数の素子選択スイッチと、
    前記複数の増幅素子の各々の入力と前記差動増幅回路の出力との間に接続された複数のゲイン抵抗と、
    前記複数の増幅素子の各々の入力部に接続され、受光量に応じて光電流を生じる複数の受光素子とを備え、
    前記複数の受光素子の各々で生じる光電流のうち、活性状態にある増幅素子に対応するゲイン抵抗に流れる光電流を、前記差動増幅回路によって電圧信号に増幅し、
    さらに、
    前記差動増幅回路の出力と前記複数の増幅素子の各々の入力との間に、前記複数のゲイン抵抗と直列に、負荷抵抗と負荷短絡スイッチとを並列に接続した回路が接続され、
    前記負荷短絡スイッチは、該負荷短絡スイッチに接続された前記増幅素子が活性状態のときにオンとなり、遮断状態のときにオフとなる
    ことを特徴とする光電流増幅回路。
  2. 各負荷抵抗の値は、直列に接続されるゲイン抵抗の値よりも大きい
    ことを特徴とする請求項１に記載の光電流増幅回路。
  3. 各負荷抵抗の半導体チップ上での幅は、直列に接続されるゲイン抵抗の半導体チップ上での幅よりも狭い
    ことを特徴とする請求項１に記載の光電流増幅回路。
  4. 各接続について、前記負荷抵抗の値と、直列に接続されるゲイン抵抗の値とを足した値は等しい
    ことを特徴とする請求項１に記載の光電流増幅回路。
  5. 前記光電流増幅回路は、さらに、
    各受光素子と電源又はグランドとの間に接続される光電流供給スイッチと、
    各受光素子と光電流供給スイッチとの接続点と、対応する増幅素子の入力との間に、前記光電流供給スイッチから供給される光電流に対して逆方向に接続された整流素子とを備える
    ことを特徴とする請求項１に記載の光電流増幅回路。
  6. 波長の異なる複数の光を用いて複数種類の光ディスク媒体への情報の読み書き、又は読み出し可能な光ピックアップ装置であって、
    請求項１乃至請求項５の何れかに記載の光電流増幅回路を備え、
    前記光電流増幅回路における複数の受光素子が、それぞれ異なる波長の光を受光する
    ことを特徴とする光ピックアップ装置。
JP2005243327A 2005-08-24 2005-08-24 光電流増幅回路、及び光ピックアップ装置 Expired - Fee Related JP4804076B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005243327A JP4804076B2 (ja) 2005-08-24 2005-08-24 光電流増幅回路、及び光ピックアップ装置
US11/501,822 US7442913B2 (en) 2005-08-24 2006-08-10 Photocurrent amplifier circuit and optical pick-up device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005243327A JP4804076B2 (ja) 2005-08-24 2005-08-24 光電流増幅回路、及び光ピックアップ装置

Publications (2)

Publication Number Publication Date
JP2007060306A JP2007060306A (ja) 2007-03-08
JP4804076B2 true JP4804076B2 (ja) 2011-10-26

Family

ID=37802738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005243327A Expired - Fee Related JP4804076B2 (ja) 2005-08-24 2005-08-24 光電流増幅回路、及び光ピックアップ装置

Country Status (2)

Country Link
US (1) US7442913B2 (ja)
JP (1) JP4804076B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4646772B2 (ja) * 2005-09-30 2011-03-09 パナソニック株式会社 光電流増幅回路、及び光ピックアップ装置
JP4837585B2 (ja) * 2007-01-29 2011-12-14 ルネサスエレクトロニクス株式会社 受光回路
US7626460B2 (en) * 2007-10-30 2009-12-01 Raytheon Company Low noise, low power and high bandwidth capacitive feedback trans-impedance amplifier with differential FET input and bipolar emitter follower feedback
US8080775B2 (en) * 2008-06-30 2011-12-20 Raytheon Company Differential source follower source leader addressable node readout circuit
US8134897B2 (en) * 2009-06-11 2012-03-13 Texas Instruments Incorporated Current gain control system
JP5459103B2 (ja) * 2010-06-25 2014-04-02 住友電気工業株式会社 増幅回路
JP6028116B2 (ja) * 2016-02-04 2016-11-16 ラピスセミコンダクタ株式会社 半導体装置
WO2018087815A1 (ja) * 2016-11-08 2018-05-17 オリンパス株式会社 光検出装置および画像取得装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645067A (en) * 1979-09-21 1981-04-24 Hitachi Ltd Integrated circuit device
JP3606353B2 (ja) * 1997-12-18 2005-01-05 シャープ株式会社 電流−電圧変換回路
JP2001202646A (ja) * 2000-01-18 2001-07-27 Hitachi Ltd 光検出器切り替え回路
US6480042B2 (en) * 2000-07-04 2002-11-12 Matsushita Electric Industrial Co., Ltd. Current-to-voltage converting circuit, optical pickup head apparatus, and apparatus and method for recording/reproducing data
JP2002344252A (ja) * 2001-05-14 2002-11-29 Nec Kansai Ltd 光電流・電圧変換回路
JP2004022051A (ja) * 2002-06-14 2004-01-22 Sharp Corp 受光アンプ素子
JP2005210147A (ja) * 2004-01-19 2005-08-04 Sharp Corp 受光アンプ回路及びそれを備える光ピックアップ素子

Also Published As

Publication number Publication date
JP2007060306A (ja) 2007-03-08
US7442913B2 (en) 2008-10-28
US20070045519A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
JP4646772B2 (ja) 光電流増幅回路、及び光ピックアップ装置
JP4844072B2 (ja) 受光増幅回路、及びそれを用いた光ピックアップ装置
JP4804076B2 (ja) 光電流増幅回路、及び光ピックアップ装置
US7263046B2 (en) Photo-detector amplifier circuit for optical disk device
JP2007110021A (ja) 受光回路
JP4090476B2 (ja) 光電流増幅回路、及び光ピックアップ装置
JP2007135106A (ja) 光電流増幅回路、及び光ピックアップ装置
JP4659323B2 (ja) レーザ駆動装置、光ヘッド装置及び光情報処理装置
US7408143B2 (en) Previous amplifier circuit, light-receiving amplifier circuit, and optical pickup apparatus having grounded emitter amplifier circuits each with a grounded emitter transistor
JP4230391B2 (ja) 受光アンプ素子、光ピックアップ装置、および光ディスク装置
JP2007294492A (ja) 光電変換装置
US20110199673A1 (en) Integrated optical device and optical pickup device using the same
KR20060134806A (ko) 신호 구동장치 및 이것을 이용한 광픽업장치
JP4680118B2 (ja) 受光増幅回路および光ピックアップ
JP2009088580A (ja) 増幅回路及びこれを備える光ピックアップ
JP2001266388A (ja) レーザー駆動装置、光ヘッド装置及び光情報処理装置
JP2007150608A (ja) 受光増幅回路、及び、光ピックアップ装置
JP2009038648A (ja) 光ピックアップ用受光アンプ回路、及びそれを用いた光ピックアップ装置
JP2006101110A (ja) 電流電圧変換回路およびそれを用いた光ピックアップ装置
JP2008152849A (ja) 光ピックアップ装置および光検出器
JP2008159106A (ja) 光ピックアップ用受光装置および光ピックアップ装置
JP2009032359A (ja) 受光増幅素子および光ピックアップ装置
JP2006268962A (ja) 受発光装置
JP2007157204A (ja) ブースター回路、レーザ駆動回路及びディスク記録再生装置
KR20070107535A (ko) 광출력 제어장치 및 광디스크 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees