JP4680118B2 - 受光増幅回路および光ピックアップ - Google Patents

Description

本発明は、光ディスクの再生または記録のために用いられる光ピックアップに搭載される回路内蔵の受光素子に関し、受光素子の光電流信号を増幅かつ電圧変換する受光増幅回路およびそれを備えた光ピックアップに関するものである。

ＤＶＤ、ＣＤなどの光ディスクは、音楽、映像、データ情報などを記録するメディアとして広く使用されている。メディアに記録された情報の再生、またはメディアへの情報の記録は、光ピックアップによって行われる。光ピックアップは、小型化や高性能化を図るために開発が進められている。

このような光ピックアップには、光ディスクからの反射光を受光するための受光素子が設けられている。受光素子は、コストダウンを目的とする部品点数の削減や伝達信号の高速化を図るため、受光可能な信号光量が低下してきている。このために、受光素子の開発においては、受光素子のノイズ低減が重要かつ不可欠な課題となっている。

また、近年におけるＤＶＤの普及に伴い、光ピックアップのコスト低減を可能とするために、ＤＶＤおよびＣＤとで共用することができる光ピックアップの開発も進められている。そのような光ピックアップは、ＤＶＤのための６５０ｎｍの波長のレーザ光と、ＣＤのための７８０ｎｍの波長のレーザ光とに対応しなければならない。このため、当該ピックアップに用いられる受光素子についても、同様のノイズ低減が課題とされている。

図５は、１波長に対応した光ピックアップに用いられる受光素子としてのフォトダイオードＰＤＡ〜ＰＤＦの構成を示している。また、図６は、上記のフォトダイオードＰＤＡ〜ＰＤＥを含む従来の受光増幅回路１０１ａ〜１０１ｄの構成を示している。さらに、図９は、受光増幅回路１０１ａの詳細な構成を示している。

図５ないし図８を基に、受光増幅回路１０１ａ〜１０１ｄの基本的動作原理および主要特性であるオフセット電圧特性と増幅回路のノイズ低減手法とを以下に説明する。

図５に示すように、正方形をなすフォトダイオードＰＤＡ〜ＰＤＤは、ＲＦ信号およびフォーカスエラー信号を生成するために隣接して配されている。長方形をなすフォトダイオードＰＤＦ，ＰＤＥは、トラッキングエラー信号を生成するためにフォトダイオードＰＤＡ〜ＰＤＤの両側にそれぞれ配置されている。フォトダイオードＰＤＦ，ＰＤＥは、それぞれ信号電圧Ｖｅ，Ｖｆを出力する。

各フォトダイオードＰＤＡ〜ＰＤＤは、それぞれの受光増幅回路１０１ａ〜１０１ｄにおける差動増幅回路ＤＡ１に接続されている。各受光増幅回路１０１ａ〜１０１ｄから出力される信号電圧ＶＡ〜ＶＤには、後段に設けられる演算処理ＩＣによって以下の演算処理が施されて、ＲＦ信号、フォーカスエラー信号およびトラッキングエラー信号が得られる。このため、各受光増幅回路１０１ａ〜１０１ｄの出力間の電圧精度が重要となる。また、信号電圧ＶＡ〜ＶＤについては、ＲＦ信号を生成するために使用されるので、Ｓ／Ｎ特性が重要な要素となる。

ＲＦ信号＝Ｖａ＋Ｖｂ＋Ｖｃ＋Ｖｄ …（１）
フォーカスエラー信号＝Ｖａ＋Ｖｃ−（Ｖｂ＋Ｖｄ） …（２）
トラッキングエラー信号＝Ｖｅ−Ｖｆ …（３）
上記のフォトダイオードＰＤＡを含む受光増幅回路１０１ａを一例として、信号光電流−電圧変換の動作原理を説明する。

信号光の照射により、フォトダイオードＰＤＡに光電流Ｉａが発生する。この光電流Ｉａは、増幅回路１０１ａのゲイン抵抗Ｒ１により電圧に変換され、出力端子に信号光照射時の出力電圧Ｖonとして現れる。ここで、無信号光時の出力端子に現れる出力電圧をＶodとした場合、フォトダイオードＰＤＡへ入射する信号光により発生する信号電圧Ｖsigは、
Ｖsig＝Ｖon−Ｖod …（４）
と表される。ここで、光電流をＩａとし、ゲイン抵抗をＲ１とすると、出力電圧Ｖonは、
Ｖon＝Ｒ１×Ｉａ＋Ｖref …（５）
と表される。ここで、Ｖrefは、外部より与えられる基準電源電位である。

無心号状態でのトランジスタＴｒ１，Ｔｒ２のベース電流をそれぞれＩｂ１，Ｉｂ２とし、トランジスタＴｒ１，Ｔｒ２のベースエミッタ間の電圧をそれぞれＶBE１，ＶBE２とし、オフセット調整用抵抗Ｒ２の抵抗値をＲ２とすると、Ｖodは、
Ｖod＝Ｖｒｅｆ−Ｒ２×Ｉｂ２−ＶBE２＋ＶBE１＋Ｒ１×Ｉｂ１ …（６）
と表される。これにより、信号電圧Ｖｓｉｇは、
Ｖsig＝Ｒ１×Ｉａ−（−Ｒ２×Ｉｂ２−ＶBE２＋ＶBE１＋Ｒ１×Ｉｂ１） …（７）
と表される。式（７）における第２項以降が誤差となる。受光増幅回路では、式（２）に示すようなフォーカス信号での演算信号の精度の高いことが重要であるので、上記の誤差（オフセット電圧）によって演算信号の精度が低下することが問題となる。つまりＶod≒Ｖrefであることが重要な条件であり、これを満たすには、無信号光時に、
Ｒ１×Ｉｂ１≒Ｒ２×Ｉｂ２ …（８）
ＶBE１≒ＶBE２ …（９）
という条件を満たすことが必要である。

無信号光時の出力電圧Ｖodの外部基準電圧Ｖrefからのずれをオフセット電圧Ｖoffとすると、このオフセット電圧Ｖoffは、
Ｖoff＝Ｖod−Ｖref … （10）
と表される。受光増幅回路におけるオフセット電圧は、±１５ｍＶ以下の精度が要求される。したがって、この精度を満たすには、式（８）より、従来の受光増幅回路においては、オフセット調整用抵抗Ｒ２の抵抗値をゲイン抵抗Ｒ１の抵抗値と等しくする必要がある。

一般に、受光増幅回路においてノイズ特性の抑制は重要な課題である。そのノイズとは、無信号状態におけるノイズであり、回路を構成する素子、主にトランジスタおよび抵抗より発生する。受光増幅回路において信号光により得られる電圧信号が十分大きい場合、信号電圧とノイズレベルの差異は大きく、つまりＳ／Ｎ特性良好であり問題とならないが、前述したように、近年においては、信号光量の低下により、受光回路のノイズ低減が必須課題となっている。

ここで、受光増幅回路における重要項目であるノイズ特性について、その低減方法を図９に示す受光増幅回路１０１ａを例に挙げて以下に説明する。

受光増幅回路１０１ａでの出力ノイズ値Ｖｎは、
Ｖｎ＝√（Ｎｉ１２＋Ｎｉ２２＋Ｎｒ１２＋Ｎｒ２２） … （11）
ここで、Ｎｉ１,Ｎｉ２は、トランジスタＴｒ１,Ｔｒ２より発生するショットノイズに起因するノイズを示し、Ｎｒ１，Ｎｒ２は、抵抗Ｒ１，Ｒ２より発生する熱雑音に起因するノイズを表し、それぞれ素子が起因するノイズの二乗平均となる。

ここで、Ｎｉ１，Ｎｉ２のトランジスタショットノイズについては、トランジスタＴｒ１，Ｔｒ２のバイアス電流を大幅に低減することが可能であれば、ノイズ低減が可能である。しかしながら、受光増幅回路１０１ａの応答特性を得るためには、極端な駆動電流削減は不可能である。また、ゲイン抵抗Ｒ１についても、所定の抵抗値に設定する必要があるので、低減することは不可能である。唯一オフセット調整用抵抗Ｒ２の抵抗値のみをＲ１≫Ｒ２となる関係に設定できれば、ノイズ低減が可能となる。しかしながら、前述したように、従来の受光増幅回路１０１ａの構成では、オフセット電圧特性が悪化するため、Ｒ１＝Ｒ２が、必須条件となっている。

また、受光素子回路１０１ａにおいて、オフセット調整用抵抗Ｒ２による熱雑音を余分に発生させていることが、例えば特許文献１に記載されている。熱雑音は、√（４ｋＴＲ２Δｆ）と表される。ここで、ｋはボルツマン定数であり、Ｔは絶対温度であり、Δｆは雑音帯域幅である。特許文献１では、そのような熱雑音を低減するために、熱雑音によるノイズを抵抗とコンデンサとによって積分する手法が開示されている。受光増幅回路１０１ａにおいては、この手法を実現するために、コンデンサＣ１がオフセット調整用抵抗Ｒ２とトランジスタＴｒ２のベースとの接続点とＧＮＤとの間に接続されており、オフセット調整用抵抗Ｒ２に固定電位（ＧＮＤ電位）を付与している。このようなコンデンサＣ１を設けることで、オフセット調整用抵抗Ｒ２およびコンデンサＣ１がノイズを積分するフィルター構成をなすので、高周波のノイズを低減することが可能になる。

図７は、前述の２波長に対応した光ピックアップに用いられる受光素子としてのフォトダイオードＰＤＡ〜ＰＤＦ，ＰＤａ〜ＰＤｄの構成を示している。また、図８は、上記のフォトダイオードＰＤＡ〜ＰＤＦ，ＰＤａ〜ＰＤｄを含む従来の受光増幅回路１０１Ａ〜１０１Ｄの構成を示している。さらに、図１０は、受光増幅回路１０１Ａの詳細な構成を示している。

図７に示すように、フォトダイオードＰＤＡ〜ＰＤＤとフォトダイオードＰＤａ〜ＰＤｄとは、フォトダイオードＰＤＥ，ＰＤＦの間にフォトダイオードＰＤＥ，ＰＤＦの長手方向に並ぶように配されている。フォトダイオードＰＤＡ〜ＰＤＤが第１の波長（例えばＣＤ）に対応して設けられ、フォトダイオードＰＤａ〜ＰＤｄが第２の波長（例えばＤＶＤ）に対応して設けられている。

図８および図１０（フォトダイオードＰＤＡについてのみ示す）に示すように、各フォトダイオードＰＤＡ〜ＰＤＤは、それぞれの受光増幅回路１０１Ａ〜１０１Ｄにおける差動増幅回路ＤＡ２に接続され、同様に各フォトダイオードＰＤａ〜ＰＤｄも、それぞれの受光増幅回路１０１Ａ〜１０１Ｄにおける差動増幅回路ＤＡ２に接続されている。差動増幅回路ＤＡ２は、トランジスタＴｒ１，Ｔｒ２と、バイアス回路Ｉ１とを有する差動回路ＤＥＦ１、およびトランジスタＴｒ３，Ｔｒ４とバイアス回路Ｉ２とを有する差動回路ＤＥＦ２を備えている。差動回路ＤＥＦ１はゲイン抵抗Ｒ１と、オフセット調整用抵抗Ｒ２と、フォトダイオードＰＤＡとが接続され、差動回路ＤＥＦ２はゲイン抵抗Ｒ３と、オフセット調整用抵抗Ｒ４と、フォトダイオードＰＤａとが接続されている。能動負荷回路ＡＬは、差動回路ＤＥＦ１，ＤＥＦ２とで共有されている。

また、差動回路ＤＥＦ１，ＤＥＦ２のそれぞれにおけるバイアス回路Ｉ１，Ｉ２は、外部から供給される選択信号ＳＥＬにより、択一的に動作が制御される。これにより、入力信号波長に応じて、差動回路ＤＥＦ１，ＤＥＦ２のいずれか一方が動作を制御される。また、フォトダイオードＰＤＡ、ゲイン抵抗Ｒ１およびオフセット調整用抵抗Ｒ２と、フォトダイオードＰＰＤａ、ゲイン抵抗Ｒ３およびオフセット調整用抵抗Ｒ４とは、動作している差動回路ＤＥＦ１またはＤＥＦ２に応じて切り替えて使用される。
特開平１１−２９６８９２号公報（１９９９年１０月２９日公開）

特許文献１の方法では、高周波ノイズを低減することができるものの、低周波領域でのノイズを十分に低減するためには、図８に示す従来の受光増幅回路１０１ａにおけるコンデンサＣ１の容量値を極大にする必要があるので、コスト面からも有利とはいえない。このため、上記の従来の手法に代わるノイズ低減手法が必要とされている。

また、前述したとおり、２波長対応の受光増幅回路においても、ノイズ低減が重要な課題となっている。しかしながら、図１０に示す従来の受光増幅回路１０１Ａでは、図９の受光増幅回路１０１ａと同様に、良好なオフセット電圧特性を得るためには、それぞれのゲイン抵抗Ｒ１，Ｒ３の抵抗値と同一の抵抗値を有するオフセット調整用抵抗Ｒ２，Ｒ４がそれぞれ必要である。このため、図１０の受光増幅回路１０１Ａにおいても、前述のようにノイズ低減が困難となっている。
本発明案回路では、ノイズ低減を達成し、且つオフセット電圧特性を良好な特性とすることを課題とする。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ノイズを低減するとともに、良好なオフセット電圧特性を得ることができる受光増幅回路を実現することにある。

本発明に係る受光増幅回路は、第１および第２トランジスタからなる差動トランジスタ対と当該差動トランジスタに電流を流す電流源とを有する差動回路、および前記差動トランジスタ対の能動負荷を有する差動増幅回路と、受光素子が発生する電流を電圧に変換するために前記第１トランジスタのベースと出力端子との間に接続される第１抵抗と、受光増幅回路の出力電圧のオフセットを調整するために所定の基準電圧を前記第２トランジスタのベースに入力する第２抵抗とを備えた受光増幅回路において、上記課題を解決するために、前記第１トランジスタのベースと前記第１抵抗との間に設けられる第１エミッタフォロア回路と、前記第２トランジスタのベースと前記第２抵抗との間に設けられる第２エミッタフォロア回路とを備え、前記第１抵抗の抵抗値が前記第２抵抗の抵抗値より大きく設定されていることを特徴としている。

上記の構成では、第１および第２エミッタフォロア回路を設けることにより、電流源が第１および第２トランジスタに流す合計の電流値は、第１および第２エミッタフォロア回路における各トランジスタに流す電流の電流値より各段に大きく設定される。これにより、第１エミッタフォロア回路によって第１抵抗に流れる電流と、第２エミッタフォロア回路によって第２抵抗に流れる電流とが小さく抑制される。その結果、第１および第２抵抗の抵抗値の差によって発生する誤差電圧が低減するので、良好なオフセット電圧特性を得ることができる。また、第１抵抗の抵抗値が前記第２抵抗の抵抗値より大きく設定されることにより、ノイズを低減することができる。

前記受光増幅回路は、前記第１エミッタフォロア回路に含まれる第３トランジスタを流れる第１電流が、前記第２エミッタフォロア回路に含まれる第４トランジスタを流れる第２電流よりも小さく設定されていることが好ましい。これにより、後述する式（１７）に具体的な数値を代入してわかるように、よりオフセット電圧特性を向上させることができる。

前記受光増幅回路は、前記差動増幅回路と、前記第１および第２抵抗と、前記第１および第２エミッタフォロア回路とからなる回路を前記受光素子（第１受光素子）と異なる第２受光素子についてさらに１組備え、これら２組の上記回路は、択一的に選択されて動作するとともに、前記能動負荷を共有することが好ましい。

これにより、例えばＣＤとＤＶＤとの再生用に用いられる波長の異なる２つのビームを受ける２つの受光素子を備える受光増幅回路において、２つのビームに対応して２組の回路が設けられることになる。それゆえ、各波長に対応して、ノイズを低減することができるとともに、良好なオフセット電圧特性を得ることができる。

この受光増幅回路において、前記２組の回路における一方の差動増幅回路の第１抵抗の抵抗値は、前記第１受光素子の波長に合わせた抵抗値に設定される一方、前記２組の回路における他方の差動増幅回路の第１抵抗の抵抗値は、前記第２受光素子の波長に合わせた抵抗値に設定されていることが好ましい。

また、上記の受光増幅回路においては、前記２組の回路における第２抵抗が共用の同一抵抗であることが好ましい。２組の回路における第２抵抗の抵抗値が同一に設定できる場合、２組の回路の間で第２抵抗を共用することができる。これにより、受光増幅回路の部品点数を削減することができる。

本発明に係る光ピックアップは、前述のように構成される各受光アンプ回路を備えることにより、受光増幅回路におけるノイズの低減およびオフセット電圧特性の改善が図られる。それゆえ、特に、受光増幅回路が光ディスクから反射された光を信号電圧に変換するために用いれば、光ピックアップの出力信号の品質を向上させることができる。

本発明に係る受光増幅回路は、以上のように、差動増幅器において差動トランジスタ対を構成する第１トランジスタのベースと受光素子が前記第１抵抗との間に設けられる第１エミッタフォロア回路と、前記差動トランジスタ対を構成する第２トランジスタのベースと前記第２抵抗との間に設けられる第２エミッタフォロア回路とを備え、前記第１抵抗の抵抗値が前記第２抵抗の抵抗値より大きく設定されている。

これにより、第１および第２抵抗で発生する誤差電圧が抑制されるので、受光増幅回路のオフセット電圧特性を損なうことなくノイズを低減することができる。したがって、受光増幅回路の出力電圧の質を向上させることができるという効果を奏する。また、このような受光増幅回路を備える光ピックアップの信頼性を向上させることができるという効果も併せて奏する。

本発明の一実施形態について図１ないし図８に基づいて説明すると、以下の通りである。

図１は、本実施の形態に係る受光増幅回路１の構成を示している。

当該受光増幅回路１は、図６に示す各受光増幅回路１０１ａ〜１０１ｄとして用いられ、図５に示すフォトダイオードＰＤＡ〜ＰＤＤで発生する光電流を電圧に変換して増幅する。この受光増幅回路１は、図１に示すように、差動増幅回路ＡＭＰ１、出力回路ＯＵＴ、ゲイン抵抗Ｒ１およびオフセット調整用抵抗Ｒ２を備えている。

差動増幅回路ＡＭＰ１は、受光増幅回路１において、光電流から変換された電圧を増幅する回路であり、差動回路ＤＥＦ１、能動負荷ＡＬ、エミッタフォロア回路ＥＦＲ１，ＥＦＬ１を有している。

差動回路ＤＥＦ１は、ＮＰＮ型のトランジスタＴｒ１，Ｔｒ２と、バイアス回路Ｉ１とから成っている。トランジスタＴｒ１，Ｔｒ２は、差動回路ＤＥＦ１における差動トランジスタ対をなしており、エミッタがともにバイアス回路Ｉ１の一端に接続されている。バイアス回路Ｉ１は、定電流源であり、トランジスタＴｒ１に流れる電流とトランジスタＴｒ２に流れる電流との和のバイアス電流ｉ１を一定値に保つ回路である。バイアス回路Ｉ１の他端は接地電位ＧＮＤを付与するグランドラインに接続されている。

能動負荷ＡＬは、ＰＮＰ型のトランジスタＴｒ１１，Ｔｒ１２によって構成されている。トランジスタＴｒ１１，Ｔｒ１２のベースは、互いに接続されるとともにトランジスタＴｒ１１のコレクタに接続されている。これにより、トランジスタＴｒ１１，Ｔｒ１２はカレントミラー回路を構成している。また、トランジスタＴｒ１１，Ｔｒ１２のエミッタは、電源電圧Ｖｃｃが印加される電源ラインに接続されている。

エミッタフォロア回路ＥＦＲ１は、ＮＰＮ型のトランジスタＴｒ３およびバイアス回路Ｉ３を有している。トランジスタＴｒ３のコレクタは、電源ラインに接続されている。また、トランジスタＴｒ３のエミッタは、トランジスタＴｒ１のベースに接続されるとともに、バイアス回路Ｉ３の一端に接続されている。バイアス回路Ｉ３は、定電流源であり、トランジスタＴｒ３にバイアス電流ｉ３を流す。このバイアス回路Ｉ３の他端は、グランドラインに接続されている。

エミッタフォロア回路ＥＦＬ１は、ＮＰＮ型のトランジスタＴｒ４およびバイアス回路Ｉ４を有している。トランジスタＴｒ４のコレクタは、電源ラインに接続されている。また、トランジスタＴｒ４のエミッタは、トランジスタＴｒ２のベースに接続されるとともに、バイアス回路Ｉ４の一端に接続されている。バイアス回路Ｉ４は、定電流源であり、トランジスタＴｒ４にバイアス電流ｉ４を流す。このバイアス回路Ｉ４の他端は、グランドラインに接続されている。

なお、トランジスタＴｒ３のベースは、差動増幅回路ＡＭＰ１における反転入力端子であり、トランジスタＴｒ４のベースは、差動増幅回路ＡＭＰ１における非反転入力端子である。

出力回路ＯＵＴは、受光増幅回路１の出力段に設けられており、トランジスタＴｒ１３およびバイアス回路Ｉ２を有することにより、エミッタフォロア回路を構成している。ＮＰＮ型のトランジスタＴｒ１３のベースはトランジスタＴｒ１１のコレクタに接続され、コレクタは電源ラインに接続されている。また、トランジスタＴｒ１３のエミッタは出力電圧Ｖonが出力される出力端子とバイアス回路Ｉ２の一端に接続されている。バイアス回路Ｉ２は、定電流源であり、トランジスタＴｒ１３にバイアス電流ｉ２を流す。このバイアス回路Ｉ２の他端は、グランドラインに接続されている。

ゲイン抵抗Ｒ１は、一端がトランジスタＴｒ３のベースに接続され、他端が上記の出力端子に接続されている。フォトダイオードＰＤ１は、カソードがゲイン抵抗Ｒ１と同じくトランジスタＴｒ３のベースに接続され、アノードが電源ラインに接続されている。これにより、ゲイン抵抗Ｒ１は、フォトダイオードＰＤ１で発生する光電流を電圧に変換する。また、オフセット調整用抵抗Ｒ２は、一端がトランジスタＴｒ４のベースに接続され、他端が基準電圧入力端子に接続されている。この基準電圧入力端子には、基準電圧Ｖrefが印加されている。

ここで、ゲイン抵抗Ｒ１とオフセット調整用抵抗Ｒ２の関係をＲ１＞Ｒ２となるよう設定する。なお、Ｒ１およびＲ２はゲイン抵抗Ｒ１およびオフセット調整用抵抗Ｒ２の抵抗値を表すものとする。

上記のように構成される受光増幅回路１において、信号光の照射により、フォトダイオードＰＤ１に光電流Ｉｐ１が発生する。この光電流Ｉｂ１は、ゲイン抵抗Ｒ１により電圧に変換され、出力端子に信号光照射時の信号電圧Ｖonとして現れる。

信号光のない状態での出力電圧Ｖodは、
Ｖod＝Ｖref−Ｒ２×Ｉｂ４−ＶBE４−ＶBE２＋ＶBE１＋ＶBE３＋Ｒ１×Ｉｂ３ …（12）
と表される。ここで、トランジスタＴｒ１〜Ｔｒ４のベース−エミッタ間電圧をＶBE１,ＶBE２,ＶBE３,ＶBE４とし、トランジスタＴｒ３，Ｔｒ４のベース電流をそれぞれＩｂ３，Ｉｂ４とする。また、ＶBE１＝ＶBE２、ＶBE３＝ＶBE４、Ｉｂ３≒ｉ３／hfe（hfe＝トランジスタ電流増幅率）、Ｉｂ４≒ｉＩ４／hfeという関係が成立している場合は、式（１２）は、
Ｖod＝Ｖref−Ｒ２×ｉ３／hfe＋Ｒ１×ｉ４／hfe …（13）
とら表される。さらにｉ３＝ｉ４であれば、
Ｖod＝Ｖref＋（Ｒ１−Ｒ２）×ｉ３／hfe …（14）
と表される。

また、式（１０），（１４）より、オフセット電圧Ｖoffは、
Ｖoff＝（Ｒ１−Ｒ２）×ｉ３／hfe … （15）
として表される。これにより、バイアス電流ｉ３（＝ｉ４）を小さく抑えることで、ゲイン抵抗Ｒ１とオフセット調整用Ｒ２抵抗とで発生する電圧の差を抑制することができる。

オフセット電圧Ｖoffは、前述の式（１０）により、出力電圧Ｖodが低いほど低くなる。したがって、バイアス電流ｉ３（＝ｉ４）を小さく抑えることによって出力電圧Ｖodが低下するので、オフセット電圧を抑制できる。

差動回路ＤＥＦ１の駆動電流を供与するバイアス回路Ｉ１のバイアス電流ｉ１は、背景技術でも述べたように、受光増幅回路１の応答速度特性を得るためには低減することが困難である。しかしながら、受光増幅回路１では、エミッタフォロア回路ＥＦＲ１，ＥＦＬ１を設けることで、受光増幅回路１の応答速度とは関係なく、ゲイン抵抗Ｒ１とオフセット調整用抵抗Ｒ２の電流を抑制することが可能となる。つまり、ゲイン抵抗Ｒ１とオフセット調整用抵抗Ｒ２でそれぞれ発生する電圧を小さくすることで、オフセット電圧Ｖoff規定の数値以下に抑制することができる。

ここで、式（１５）に下記の具体的な数値を代入してみる。
・Ｒ１＝１００ｋΩ
・Ｒ２＝１ｋΩ
・ｉ１＝２００μＡ
・ｉ３＝ｉ４＝１０μＡ
・hfe＝１００
これにより、オフセット電圧Ｖoffは、
Ｖoff＝（１００ｋΩ−１ｋΩ）×１０μＡ／１００＝９．９ｍＶ
となり、設定希望値±１５ｍＶより小さく抑制される。

また、上記の例では、９９ｋΩの抵抗熱雑音すなわち√（４ｋＴ（９９ｋΩ）Δｆ）の低減を可能としている。

バイアス電流ｉ３は、ｉ１／２（＝２００μＡ／２）より小さくする必要がある。ｉ１＝２００μＡの場合、トランジスタＴｒ１，Ｔｒ２のエミッタにはそれぞれ１００μＡの電流が流れ、各トランジスタＴｒ１，Ｔｒ２のベース電流は１００μＡ／hfeとなる。ここで、図９に示す従来の受光増幅回路１０１ａにおいて、受光増幅回路１との比較のために、同様のベース電流がそれぞれゲイン抵抗Ｒ１とオフセット調整用抵抗Ｒ２とに流れ、かつＲ１，Ｒ２との間にＲ１＞Ｒ２という関係が成り立つと仮定する。すると、ゲイン抵抗Ｒ１およびオフセット調整用抵抗Ｒ２には同一電流が流れるので、両抵抗Ｒ１，Ｒ２の抵抗差がそのまま電圧差、つまりオフセット電圧Ｖoffとして現れる。

そこで、受光増幅回路１において、式（１５）において、hfe＝１００である場合に、ｉ３＝ｉ４＝ｉ１／２＝１００μＡと設定した場合は、抵抗差がそのままオフセット電圧Ｖoffとなるため、オフセット電圧Ｖoffを抑制することが困難となる。そこで、オフセット電圧Ｖoffが±１５ｍＶ以下となるために、前述の具体的な数値例に示すように、抵抗差×ベース電流値が数十ｍＶ以下となるようなバイアス電流値設定をする必要がある。

ゲイン抵抗Ｒ１およびオフセット調整用抵抗Ｒ２の抵抗値をどの程度異ならせるかは、ノイズ低減効果を受光増幅回路１の設計段階でどの程度必要とするかによる。例えば、Ｒ１＝２×Ｒ２程度でも、ゲイン抵抗Ｒ１およびオフセット調整用抵抗Ｒ２で発生する熱雑音は従来の受光増幅回路で発生する熱雑音の３／４程度に低減する。これは、１ｄＢｍのノイズ低減を可能とするため、１ｄＢｍのノイズの低減を必要とする場合は、大きな効果となる。

特許文献１には、ゲイン抵抗の抵抗値をオフセット調整用抵抗の抵抗値の１／ｎに設定し、ｎ倍の駆動電流で制御される差動回路構成のオフセット調整機能を有することで、ノイズ低減を可能とする受光増幅回路が開示されている。このような受光増幅回路では、オフセット調整用の差動回路においてバイアス電流をｎ倍とすることでトランジスタショットノイズを増大させている。

これに対し、本実施形態の受光増幅回路１は、エミッタフォロア回路ＥＦＲ１，ＥＦＬ１のバイアス電流ｉ３，ｉ４を抑制することにより、トランジスタショットノイズについても抑制することができる。

トランジスタショットノイズは、そのバイアス電流量に依存する。受光増幅回路１においては、バイアス電流ｉ１，ｉ３，ｉ４によりトランジスタＴｒ１，Ｔｒ２，Ｔｒ４にそれぞれショットノイズが発生し、出力端子で発生するショットノイズによる出力ノイズは、各トランジスタＴｒ１，Ｔｒ２，Ｔｒ４で発生したショットノイズの二乗平均にゲイン抵抗値を乗じた値となる。このため、バイアス電流ｉ３，ｉ４を極力小さくすることが、ノイズ特性としては有利となる。そこで、上記の数値例では、ｉ１＝２００μＡ，ｉ３＝ｉ４＝１０μＡと設定している。また、オフセット電圧Ｖoffを抑制をするために、ｉ１＞ｉ３＝ｉ４という関係を満たすことにより、併せて、オフセット調整回路（オフセット調整用抵抗Ｒ２）で発生するショットノイズを抑制することができる。

更に、バイアス電流ｉ３，ｉ４の間でｉ３＜ｉ４という関係が成り立つことにより、ゲイン抵抗Ｒ１とオフセット調整用抵抗Ｒ２を設定することが可能である。
式（１２）に対し、ＶBE１＝ＶBE２として、Ｉｂ３≒ｉ３／hfe＜Ｉｂ４≒ｉ４／hfeとした場合、ＶBE３，ＶBE４は、それぞれ
ＶBE３＝ＶＴｌｎ（ｉ３／Ｉｓ）
ＶBE４＝ＶＴｌｎ（ｉ４／Ｉｓ）
と表される。これにより、式（１２）は、
Ｖod＝Ｖref＋(Ｒ１×ｉｂ３/hfe−Ｒ２×ｉ４/hfe)
＋(ＶＴｌｎ(ｉ３/Ｉｓ)−ＶＴｌｎ(ｉ４/Is)) … （16）
また、式（１０），（１６）より、オフセット電圧Ｖoffは、
Ｖoff＝(Ｒ１×ｉｂ３/hfe−Ｒ２×ｉ４/hfe)＋(ＶＴｌｎ(ｉ３/Ｉｓ)
−ＶＴｌｎ(ｉ４/Is)) … （17）
ここで、式（１７）に下記の具体的な数値を代入してみる。
・Ｒ１＝２００ｋΩ
・Ｒ２＝１ｋΩ
・ｉ１＝２００μＡ
・ｉ３＝１０μＡ
・ｉ４＝２０μＡ
・hfe＝１００
これにより、オフセット電圧Ｖoffは、
Ｖoff＝（２００ｋΩ×１０μＡ/１００−１ｋΩ×２０μＡ/１００）
−ＶＴｌｎ（１０μＡ/２０μＡ）＝１９.８ｍＶ−１８ｍＶ＝１.８ｍＶ
となる。したがって、エミッタフォロア回路ＥＦＲ１，ＥＦＬ１のバイアス電流ｉ３，ｉ４を制御することで、オフセット電圧Ｖoffのより精度の高い調整が可能である。

続いて、図２に基づいて、２つの異なる波長の光ビームに対応する受光増幅回路２について説明する。

受光増幅回路２は、図８に示す各受光増幅回路１０１Ａ〜１０１Ｄとして用いられ、図７に示すフォトダイオードＰＤＡ〜ＰＤＤ，ＰＤａ〜ＰＤｄで発生する光電流を電圧に変換して増幅する。この受光増幅回路２は、図２に示すように、差動増幅回路ＡＭＰ１，ＡＭＰ２、ゲイン抵抗Ｒ１，Ｒ３、オフセット調整用抵抗Ｒ２，Ｒ４および出力回路ＯＵＴを備えている。

なお、前述の受光増幅回路１について説明した差動増幅回路ＡＭＰ１、出力回路ＯＵＴ、ゲイン抵抗Ｒ１およびオフセット調整用抵抗Ｒ２については、その詳細の説明を省略する。

差動増幅回路ＡＭＰ２は、受光増幅回路２において、光電流から変換された電圧を増幅する回路であり、差動回路ＤＥＦ２、エミッタフォロア回路ＥＦＲ２，ＥＦＬ２を有している。

差動回路ＤＥＦ２は、差動回路ＤＥＦ１におけるトランジスタＴｒ１，Ｔｒ２とバイアス回路Ｉ１とをそれぞれＮＰＮ型のトランジスタＴｒ５，Ｔｒ６とバイアス回路Ｉ５とに置き替えた構成である。また、能動負荷ＡＬは、差動増幅回路ＡＭＰ１，ＡＭＰ２で共通に用いられている。

エミッタフォロア回路ＥＦＲ２は、エミッタフォロア回路ＥＦＲ１におけるトランジスタＴｒ３とバイアス回路Ｉ３とをそれぞれＮＰＮ型のトランジスタＴｒ７とバイアス回路Ｉ７とに置き替えた構成である。バイアス回路Ｉ４は、定電流源であり、トランジスタＴｒ７にバイアス電流ｉ７を流す。

一方、エミッタフォロア回路ＥＦＬ２は、エミッタフォロア回路ＥＦＬ１におけるトランジスタＴｒ４とバイアス回路Ｉ４とをそれぞれＮＰＮ型のトランジスタＴｒ８とバイアス回路Ｉ８とに置き替えた構成である。バイアス回路Ｉ８は、定電流源であり、トランジスタＴｒ８にバイアス電流ｉ８を流す。

なお、トランジスタＴｒ７のベースは、差動増幅回路ＡＭＰ２における反転入力端子であり、トランジスタＴｒ８のベースは、差動増幅回路ＡＭＰ２における非反転入力端子である。

ゲイン抵抗Ｒ３は、一端がトランジスタＴｒ７のベースに接続され、他端が上記の出力端子に接続されている。フォトダイオードＰＤ２は、カソードがゲイン抵抗Ｒ３と同じくトランジスタＴｒ７のベースに接続され、アノードが電源ラインに接続されている。これにより、ゲイン抵抗Ｒ３は、フォトダイオードＰＤ２で発生する光電流を電圧に変換する。また、オフセット調整用抵抗Ｒ４は、一端がトランジスタＴｒ８のベースに接続され、他端が前述の基準電圧入力端子に接続されている。

バイアス回路Ｉ１，Ｉ３，Ｉ４は、差動増幅回路ＡＭＰ１が動作するときに選択信号ＳＥＬ１によって選択されて動作状態となる（ＯＮする）。一方、バイアス回路Ｉ５，Ｉ７，Ｉ８は、差動増幅回路ＡＭＰ２が動作するときに選択信号ＳＥＬ２によって選択されて動作状態となる（ＯＮする）。バイアス回路Ｉ１，Ｉ３，Ｉ４とバイアス回路Ｉ５，Ｉ７，Ｉ８とは、いずれか一方がＯＮしているときには必ず他方はＯＦＦするように制御される。

ここで、ゲイン抵抗Ｒ３の抵抗値とオフセット調整用抵抗Ｒ４の抵抗値との関係をＲ３＞Ｒ４となるよう設定する。なお、Ｒ３およびＲ４はゲイン抵抗Ｒ３およびオフセット調整用抵抗Ｒ４の抵抗値を表すものとする。

上記のように構成される受光増幅回路２においては、ゲイン抵抗Ｒ１，Ｒ３について、フォトダイオードＰＤ１，ＰＤ２で受けるそれぞれのビームの波長に応じた抵抗値を設定する必要があり、同一抵抗値となることは少ない。このため、それぞれのゲイン抵抗Ｒ１，Ｒ３に対応した調整機能が必要となる。

以下に、受光増幅回路２の動作を説明する。

差動増幅回路ＡＭＰ１が動作する場合、バイアス回路Ｉ５，Ｉ７，Ｉ８は選択信号により遮断状態としてバイアス回路Ｉ１，Ｉ３，Ｉ４が動作状態となる。このため、差動増幅回路ＡＭＰ２のトランジスタＴｒ８によるトランジスタＴｒ６へのベース電流の供給はなく、トランジスタＴｒ４のベース電流のみが供給されればよい。よって、差動増幅回路ＡＭＰ１のみを駆動する場合、出力電圧Ｖodは、式（１２）によって表されるので、下記の条件を式（１５）に代入してみる。
・Ｒ１＝１００ｋΩ
・Ｒ２＝１ｋΩ
・ｉ１＝１００μＡ
・ｉ２＝ｉ３＝１０μＡ
これにより、受光増幅回路１と同様に、オフセット電圧Ｖoffを９．９ｍＶとすることが可能である。

また、逆に、差動増幅回路ＡＭＰ１とは異なる波長に対応した差動増幅回路ＡＭＰ２を駆動させる場合、バイアス回路Ｉ１，I３，I４が選択信号ＳＥＬ１により遮断状態（ＯＦＦ）となり、バイアス回路Ｉ５，Ｉ７，Ｉ８が選択信号ＳＥＬ２により動作状態（ＯＮ）となる。これにより、トランジスタＴｒ４のベース電流供給がなくなる一方、トランジスタＴｒ８にベース電流が供給される。

信号光のない状態での出力電圧Ｖodは、
Ｖod＝Ｖref−Ｒ４×Ｉｂ８−ＶBE８−ＶBE６＋ＶBE５＋ＶBE７＋Ｒ３×Ｉｂ７ …（17）
と表される。そこで、式（１７）を式（１２）と同様に変形すれば、オフセット電圧Ｖoffは、
Ｖoff＝（Ｒ３−Ｒ４）×ｉ７／hfe …（18）
と表される。

下記の条件を式（１８）に代入してみると、受光増幅回路１と同様、オフセット電圧Ｖoffを１.８ｍＶとすることが可能である。
・Ｒ３＝２００ｋΩ
・Ｒ４＝１ｋΩ
・ｉ５＝２００μA
・ｉ７＝１０μA
・ｉ８＝２０μA
・hfe＝１００
従来型回路（図１０参照）のように、２つの波長に対して、それぞれゲイン抵抗と同一の抵抗値を有するオフセット調整用抵抗を設ける構成では、前述のように、十分なノイズ低減は困難であった。また、、チップ内に抵抗を配置する面積と特許文献１に示されるような、オフセット調整用抵抗に接続するノイズ低減用容量が、必要となり、コスト面では不利となっていた。

これに対し、上記の受光増幅回路２は、差動増幅回路ＡＭＰ１，ＡＭＰ２がそれぞれエミッタフォロア回路ＥＦＲ１，ＥＦＬ１とエミッタフォロア回路ＥＦＲ２，ＥＦＬ２とを有し、ゲイン抵抗Ｒ１，Ｒ３およびオフセット調整用抵抗Ｒ２，Ｒ４について、Ｒ１＞Ｒ２およびＲ３＞Ｒ４という関係が設定されている。そして、差動増幅回路ＡＭＰ１，ＡＭＰ２が選択信号ＳＥＬ１，ＳＥＬ２によって、２つの受光ビームに応じて、いずれか一方が選択されて動作する。各波長に対応したゲイン抵抗Ｒ１，Ｒ３とオフセット調整用抵抗値Ｒ２，Ｒ４とをそれぞれ同一抵抗値に設定することなく、これにより、ノイズを低減することができるとともに、良好なオフセット電圧特性を得ることができる。

なお、受光増幅回路２においては、差動増幅回路ＡＭＰ１またはＡＭＰ２のいずれかが動作しているときに、トランジスタＴｒ４またはＴｒ８のいずれかにベース電流Ｉｂ４またはＩｂ８が流れる。また、上記の例では、オフセット調整用抵抗Ｒ２，Ｒ４の抵抗値は、Ｒ４＝Ｒ２＝１ｋΩに設定されている。したがって、受光増幅回路２を図３に示す受光増幅回路３のように、オフセット調整用抵抗Ｒ４を設ける代わりに、差動増幅回路ＡＭＰ１，ＡＭＰ２でオフセット調整用抵抗Ｒ２を共有とすることが可能である。これにより、回路素子数低減による受光増幅回路３のコストダウンが可能となる。
よって、請求項５記載の本発明案か色である２波長に対応した回路において、各波長に対 続いて、図４に示す本発明の実施の形態に係る光ピックアップ１１について説明する。

図４に示すように、本光ピックアップ１１は、レーザダイオード１２、信号用受光ＩＣ１３、レーザパワーモニタ用受光ＩＣ１４、コリメータレンズ１５、スポットレンズ１６、ビームスプリッタ１７、コリメータレンズ１８および対物レンズ１９を備えている。

レーザ光源としてのレーザダイオード１２は、ＣＤ用の７８０ｎｍのレーザビームとＤＶＤ用の６５０ｎｍのレーザビームの２種類のレーザビームを発する。レーザダイオード１２に供給される駆動電流は、図示しないレーザドライバにより生成される。

信号用受光ＩＣ１３は、受光面に前述のフォトダイオードＰＤ１，ＰＤ２が配されており、光ディスク２０から反射されたレーザビームを受光して、検出信号として電気信号に変換するためのＩＣである。この信号用受光ＩＣ１３は、受光増幅回路２または３を内蔵している。

なお、光ピックアップ１１が１ビームに対応するように構成されている場合、信号用受光ＩＣ１３は、フォトダイオードＰＤ１のみが受光面に配され、受光増幅回路１を内蔵している。

レーザパワーモニタ用受光ＩＣ１４は、受光面にフォトダイオードが配されており、レーザダイオード１１から出射されるレーザビームの一部を受光して、検出信号として電気信号に変換するためのＩＣである。このレーザパワーモニタ用受光ＩＣ１４は、受光増幅回路を内蔵しているが、その受光増幅回路が受光増幅回路１であってもよい。また、レーザパワーモニタ用受光ＩＣの位置は、レーザビームを検出に必要な量を受けることができる位置であれば、図示された位置に限定されない。

上記のように構成される光ピックアップ１１においては、レーザダイオード１２から出射されたレーザビームは、コリメータレンズ１５によって平行光束に変換され、ビームスプリッタ１７により偏向する。ビームスプリッタ１７からのレーザビームは、さらにコリメータレンズ１８を経て、対物レンズ１９によって光ディスク２０に集束される。光ディスク２０から反射したレーザビームは、対物レンズ１９およびビームスプリッタ１７を経て、ビームスプリッタ１７を透過した後、スポットレンズ１６によって信号用受光ＩＣ１１３に集束される。信号用受光ＩＣ１３では、レーザビームが電気信号に変換され、この電気信号からＲＦ信号、トラッキングエラー信号などが生成される。

このように、光ピックアップ１１においては、信号用受光ＩＣ１３が受光アンプ回路２または３を内蔵していることにより、受光アンプ回路２または３において、ノイズの低減およびオフセット電圧特性の改善が図られる。したがって、光ピックアップ１１の出力信号の品質が向上するので、光ピックアップ１１の信頼性が向上する。

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明の受光増幅回路は、低ノイズ化およびオフセット電圧特性の改善が図られているので、光ディスクに対する情報の記録または再生を行うための光ピックアップに好適に利用できる。

本発明の一実施形態に係る受光増幅回路の構成を示す回路図である。 本発明の他の実施形態に係る受光増幅回路の構成を示す回路図である。 本発明のさらに他の実施形態に係る受光増幅回路の構成を示す回路図である。 上記のいずれかの受光増幅回路を備えた光ピックアップを示す図である。 上記各受光増幅回路または従来の受光増幅回路に接続されるフォトダイオードを含む１ビーム受光型の受光素子の構成を示す平面図である。 図５の各フォトダイオードが接続されている受光増幅回路の構成を示す回路図である。 上記各受光増幅回路または従来の受光増幅回路に接続されるフォトダイオードを含む２ビーム受光型の受光素子の構成を示す平面図である。 図８の各フォトダイオードが接続されている受光増幅回路の構成を示す回路図である。 １ビーム受光型の受光素子に対応する従来の受光増幅回路の構成を示す回路図である。 ２ビーム受光型の受光素子に対応する従来の受光増幅回路の構成を示す回路図である。

符号の説明

１〜３ 受光増幅回路
ｉ３ 第１電流
ｉ４ 第２電流
ＡＭＰ１，ＡＭＰ２ 差動増幅回路
ＤＥＦ１，ＤＥＦ２ 差動回路
ＥＦＲ１，ＥＦＬ１ エミッタフォロア
ＥＦＲ２，ＥＦＬ２ エミッタフォロア
Ｉ１ バイアス回路（電流源）
ＰＤ１ フォトダイオード（第１受光素子）
ＰＤ２ フォトダイオード（第２受光素子）
Ｒ１，Ｒ３ ゲイン抵抗（第１抵抗）
Ｒ２，Ｒ４ オフセット調整用抵抗（第２抵抗）
Ｔｒ１ トランジスタ（第１トランジスタ）
Ｔｒ２ トランジスタ（第２トランジスタ）
Ｔｒ３ トランジスタ（第３トランジスタ）
Ｔｒ４ トランジスタ（第４トランジスタ）

Claims (7)

1. 第１および第２トランジスタからなる差動トランジスタ対と当該差動トランジスタに電流を流す電流源とを有する差動回路、および前記差動トランジスタ対の能動負荷を有する差動増幅回路と、受光素子が発生する電流を電圧に変換するために前記第１トランジスタのベースと出力端子との間に接続される第１抵抗と、受光増幅回路の出力電圧のオフセットを調整するために所定の基準電圧を前記第２トランジスタのベースに入力する第２抵抗とを備えた受光増幅回路において、
   前記第１トランジスタのベースと前記第１抵抗との間に設けられる第１エミッタフォロア回路と、
   前記第２トランジスタのベースと前記第２抵抗との間に設けられる第２エミッタフォロア回路とを備え、
   前記第１抵抗の抵抗値が前記第２抵抗の抵抗値より大きく設定され、
   前記第１エミッタフォロア回路に含まれる第３トランジスタを流れる第１電流が、前記電流源から前記差動トランジスタ対に流す前記電流の１／２よりも小さく設定されていることを特徴とする受光増幅回路。
2. 前記第１電流が、前記第２エミッタフォロア回路に含まれる第４トランジスタを流れる第２電流よりも小さく設定されていることを特徴とする請求項１記載の受光増幅回路。
3. 前記差動増幅回路と、前記第１および第２抵抗と、前記第１および第２エミッタフォロア回路とからなる回路を前記受光素子（第１受光素子）と異なる第２受光素子についてさらに１組備え、これら２組の上記回路は、択一的に選択されて動作するとともに、前記能動負荷を共有することを特徴とする請求項１または２記載の受光増幅回路。
4. 前記２組の回路における一方の差動増幅回路の第１抵抗の抵抗値は、前記第１受光素子の波長に合わせた抵抗値に設定される一方、前記２組の回路における他方の差動増幅回路の第１抵抗の抵抗値は、前記第２受光素子の波長に合わせた抵抗値に設定されていることを特徴とする請求項３記載の受光増幅回路。
5. 前記２組の回路における第２抵抗が共用の同一抵抗であることを特徴とする請求項３または４記載の受光増幅回路。
6. 請求項１ないし５のいずれか１項に記載の受光増幅回路を用いた光ピックアップ。
7. 前記受光増幅回路は、光ディスクから反射された光を信号電圧に変換するために用いられることを特徴とする請求項６記載の光ピックアップ。

Images