JP4844072B2 - 受光増幅回路、及びそれを用いた光ピックアップ装置 - Google Patents

受光増幅回路、及びそれを用いた光ピックアップ装置 Download PDF

Info

Publication number
JP4844072B2
JP4844072B2 JP2005289816A JP2005289816A JP4844072B2 JP 4844072 B2 JP4844072 B2 JP 4844072B2 JP 2005289816 A JP2005289816 A JP 2005289816A JP 2005289816 A JP2005289816 A JP 2005289816A JP 4844072 B2 JP4844072 B2 JP 4844072B2
Authority
JP
Japan
Prior art keywords
light receiving
amplifier circuit
differential amplifier
circuit
npn transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005289816A
Other languages
English (en)
Other versions
JP2007104177A (ja
Inventor
哲 村尾
秀雄 福田
伸一 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005289816A priority Critical patent/JP4844072B2/ja
Priority to US11/533,413 priority patent/US7514665B2/en
Publication of JP2007104177A publication Critical patent/JP2007104177A/ja
Application granted granted Critical
Publication of JP4844072B2 publication Critical patent/JP4844072B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Optical Head (AREA)

Description

本発明は、受光増幅回路、及びそれを用いた光ピックアップ装置に関し、特に受光増幅回路を小規模に実現する技術に関する。
近年、映像、音声に代表される大容量のデジタル情報の記録に、CD(Compact Disk)、DVD(Digital Versatile Disk)等の光ディスク媒体(以下、単に媒体)が広く用いられている。これらの種々の媒体への情報の読み書きには、周知のように、媒体の種類に応じて異なる波長のレーザ光が用いられる。
従来の、CD及びDVDの何れにも対応する小型化された光ピックアップ装置は、典型的には、光源となる2波長半導体レーザ素子と、両方の波長のレーザに共用される単一の光学系とを備える。そして、前記光学系を通して、それぞれの波長のレーザの出射点の離間に応じた波長ごとに異なる位置に投射される媒体からの反射光を、波長ごとに設けられる受光素子で光電変換して得られる電気信号を増幅出力する。
このような光ピックアップ装置に適した受光アンプ素子として、受光素子とその信号を増幅する差動増幅器とがそれぞれの波長に対応して設けられ、その一つの出力を選択的に増幅する出力増幅器とからなる受光増幅回路が知られている(例えば、特許文献1の図3、図4を参照)。
また、さらに受光増幅回路の小型化が図られた例として、特許文献2に開示された構成もある。この構成では、異なる波長に応じて個別に受光素子が設けられており、差動増幅器の一方の入力段にはこれらの受光素子の数に対応した入力用トランジスタが設けられており、入力用トランジスタと受光素子との間にさらにスイッチが各々設けられている。
以下に特許文献2に開示された従来の受光増幅回路の具体的構成および動作について説明する。
図9は従来の受光増幅回路の構成を示した図である。同図において、1−1、1−2、1−3、1−4はCMOSトランジスタを使用したスイッチである。2は差動入力のアンプで、差動入力の片側に並列に2つの入力トランジスタ2−2、2−3を持つ。3と2−2のベースを接続し、更に1−1の片側、及び1−3の片側も接続する。同様に4と2−3のベースを接続し、更に1−2の片側、及び1−4の片側も接続する。1−3、1−4の他方は共通に2−1に接続する。1−1、1−2の他方は、1−1がオンの時は2−2がカットオフ、1−2がオンの場合は2−3がカットオフするように適当な電位に(この回路の例ではグランドに)接続する。DVD用フォトダイオード3を選択する場合、1−1をオフ、1−2をオン、1−3をオン、1−4をオフにして、3から2−1及び2−2に至るパスを有効にする。逆にCD用フォトダイオード4を選択する場合、1−1をオン、1−2をオフ、1−3をオフ、1−4をオンにして、4から2−1及び2−3に至るパスを有効にする。3と2−2の間、また4と2−3の間に直列に抵抗は入らないため、アンプの本来持つ性能を損なうことなくフォトダイオードの切り替えが出来る。
特開2004−22051号公報 特開2001−202646号公報
しかしながら、特許文献1に開示された従来の受光増幅回路によれば、波長ごとの受光素子に個別に差動増幅器が設けられるため回路を小規模化しにくいという問題がある。
この問題は、現行機能の光ピックアップ装置をより小型化したい場合や、CD、DVDに加えてさらに記憶容量が大きいBD(Blu−ray Disk)にも対応可能な3波長光ピックアップ装置を小型に実現したい場合に顕著となる。
一方、特許文献2に開示された構成によれば、特許文献1に開示された受光増幅回路と比べて素子数を減らすことができ、小型化が図れる。
しかし、この構成の受光増幅回路では以下に示す問題を有している。
一般に、光ピックアップ装置の小型化に伴い、受光増幅回路だけでなく受光素子の小型化が進み、さらにCD用受光素子とDVD用受光素子等の距離も近接する。この場合、一方の受光素子で受光している場合に他方の受光素子に光が漏れ込む確率が高くなる。使用していない受光素子に漏れ込んだ光によって発生した光電流が差動増幅器の入力段に入力されるとオフセットやノイズの原因となる。
一方、図9に開示された構成によれば、受光素子3、4と差動増幅器2との間の配線に並列にスイッチ1−1あるいは1−2が設けられ、このスイッチを介して使用していない側の受光素子に接続された配線はグランドに接続される。この構成であれば、上記したような光の漏れ込みが起こっても光電流はスイッチを介してグランドに流れるため、オフセット等は発生しないが、受光素子としてアノードを一定電位、例えばグランドに接続したアノードタイプのフォトダイオードを用いた場合には問題となる。この場合、漏れこみ光に起因する電流がグランドに流れることにより、ノイズ電流がフォトダイオードを介して差動増幅器に流れ込むおそれがある。
スイッチをグランドとは別の一定電位に接続する構成も考えられるが、その際にはフォトダイオードのカソード電位とのバランスによっては電流が逆流するおそれがある。また、新たな固定電位を確保するため外部端子が必要となり装置の小型化が阻害される。
本発明は、上記の問題に鑑みてなされたものであり、フォトダイオードの接続形式に関わらず、複数の受光素子からそれぞれ得られる光電流の一つ以上を選択的に増幅し、かつ非選択の受光素子からのノイズ電流を効果的に遮断して小型で高性能の受光増幅回路を提供することを目的とする。
上記課題を解決するため、本発明の受光増幅回路は、差動増幅回路と、前記差動増幅回路の反転入出力間に接続されたゲイン抵抗と、前記差動増幅回路の反転入力部に設けられ、受光量に応じて光電流を生じる複数の受光素子とを備えた受光増幅回路であって、各受光素子の出力と前記差動増幅回路の反転入力部との間には、前記差動増幅回路に光電流を供給する受光素子を選択するためのスイッチと、選択されない前記受光素子で発生した光電流が前記反転入力部に流入するのを防止するための整流素子とが設けられていることを特徴とする。
前記整流素子はそれに対応する前記受光素子と直列に接続され、前記スイッチはそれに対応する前記整流素子および前記受光素子と並列に接続されていることが好ましい。
各々の前記整流素子の一端は前記反転入力部に共通接続されていることが好ましい。
前記スイッチはNPNトランジスタであり、該NPNトランジスタのコレクタは電源電位に接続され、エミッタは前記受光素子の出力に接続され、ベース電位が前記差動増幅回路の反転入力電位より高い電位で、前記受光素子に接続された前記整流素子がオフする電位を与えることにより、前記差動増幅回路の反転入力部への光電流供給を遮断することが好ましい。
前記複数の受光素子と並列に配置され、前記複数の受光素子の光電流と同じ方向へ流れる電流を供給する複数の定電流源とを備えたことが好ましい。
前記複数の定電流源はカレントミラー回路で構成され、一の前記カレントミラー回路は一の前記受光素子の出力と、前記差動増幅回路の基準入力部に各々接続されることが好ましい。
前記カレントミラー回路と前記差動増幅回路の正転入力部との間に、前記カレントミラー回路に流れる電流に対して順方向に配置された整流素子が接続されることが好ましい。
複数の前記受光素子に対してそれぞれ並列に配置された複数の第1のNPNトランジスタおよび複数の第2のNPNトランジスタを備え、一の前記受光素子に対応する前記第1のNPNトランジスタのコレクタと前記第2のNPNトランジスタのコレクタを電源電位に接続し、前記第1のNPNトランジスタのエミッタと前記第2のNPNトランジスタのエミッタとを定電流源の一端に共通接続し、前記定電流源の他端を接地し、前記第1のNPNトランジスタのベースを前記受光素子の出力に接続し、前記第2のNPNトランジスタのベースをベース電流の方向に対して順方向に配置された整流素子に接続し、前記整流素子の他端を前記差動増幅回路の基準入力部に接続することが好ましい。
複数の前記受光素子に対してそれぞれ並列に配置された複数の第1のNPNトランジスタおよび複数の第2のNPNトランジスタを備え、一の前記受光素子に対応する前記第1のNPNトランジスタのコレクタと前記第2のNPNトランジスタのコレクタを電源電位に接続し、前記第1のNPNトランジスタのエミッタと第2のNPNトランジスタのエミッタとを定電流源の一端に共通接続し、前記定電流源の他端を接地し、前記第1のNPNトランジスタのベースを前記受光素子の出力に接続し、前記第2のNPNトランジスタのベースを他の前記受光素子に対応する前記第2のNPNトランジスタのベースと共通接続し、かつベース電流の方向に対して順方向に配置した整流素子に接続し、前記整流素子の他端を前記差動増幅回路の基準入力部に接続することが好ましい。
複数の前記受光素子に対してそれぞれ並列に配置された複数の第1のNPNトランジスタおよび複数の第2のNPNトランジスタを備え、一の前記受光素子に対応する前記第1のNPNトランジスタのコレクタを電源電位に接続し、前記第1のNPNトランジスタのエミッタを第1の定電流源の一端に接続し、前記第1の定電流源の他端を接地し、前記第1のNPNトランジスタのベースを前記受光素子の出力に接続し、前記第2のNPNトランジスタのコレクタを電源電位に接続し、前記第2のNPNトランジスタのエミッタを第2の定電流源の一端に接続し、前記第2の定電流源の他端を接地し、前記第2のNPNトランジスタのベースを前記差動増幅回路の基準入力部に接続することが好ましい。
本発明の光ピックアップ装置は、波長の異なる複数の光を用いて複数種類の光ディスク媒体への情報の再生、または記録可能な光ピックアップ装置であって、波長の異なる複数の光を発する発光源と、上記本発明の受光増幅回路とを少なくとも備え、前記受光増幅回路における複数の前記受光素子が、それぞれ異なる波長の光を受光することを特徴とする。
本発明の受光増幅回路によれば、オフする入力電圧を印加した電流供給スイッチに対応する光電流のみが選択的に、単一の差動増幅回路によって増幅される。この受光増幅回路は、前記差動増幅回路の反転入力部に受光素子ごとの電流供給スイッチと整流素子とを設けて実現されるので、複数の受光素子に生じる光電流の一つ以上を選択的に増幅する受光増幅回路の小型化が図れる。また、使用していない受光素子から漏れ込む光電流を有効にカットし高性能の回路を提供できる。
以下、本発明の実施形態について、図面を参照しながら説明する。
(第1の実施の形態)
図1は本発明の第1の実施の形態に係る受光増幅回路の一例を示す回路図である。
この受光増幅回路は、差動増幅回路118を共通として、ゲイン抵抗114がある入力側に、光電流に対して順方向に配置した整流素子であるダイオード105、106を介して受光素子であるフォトダイオード(以下、PDという)101、102が複数接続され、各受光素子のカソードに電流供給スイッチ用NPNトランジスタ103、104を接続した構成である。NPNトランジスタ109、110は差動入力段トランジスタであり、109のベースが差動増幅回路118の反転入力端子、110のベースが基準入力端子となっている。110のベースは抵抗115を介して基準電圧Vrefに接続している。また、NPNトランジスタ109、110のエミッタは定電流源113に共通接続されており、NPNトランジスタ109、110のコレクタは、PNPトランジスタ111、112で構成されるカレントミラー回路に接続されている。また、増幅段のPNPトランジスタ116のベースは基準入力側のNPNトランジスタ110のコレクタに接続され、コレクタ電流の変化を増幅して出力する。また、PNPトランジスタ116のエミッタはVccラインに、コレクタは定電流源117に接続されている。以下、本回路の動作について説明する。
PD101へメインの光が照射され光電流を生じ、PD102に迷光による光電流が生じている場合、NPNトランジスタ103のベース電位107を、例えば接地することでNPNトランジスタ103をオフさせ、同時にNPNトランジスタ104のベース電位108に差動増幅回路118の反転入力電位より高い電圧を印加することでNPNトランジスタ104をオンさせる。このとき、PD101で生じた光電流はダイオード105を介して差動増幅回路118の反転入力側に流れ、ゲイン抵抗114で電圧に変換される。
一方、PD102で生じた光電流はNPNトランジスタ104のエミッタから供給され、ダイオード106は逆バイアスとなるため差動増幅回路118からの供給は遮断される。
逆に、PD102へメインの光が照射され光電流を生じ、PD101に迷光による光電流が生じている場合、NPNトランジスタ104のベース電位108を、例えば接地することでNPNトランジスタ104をオフさせ、同時にNPNトランジスタ103のベース電位107に差動増幅回路118の反転入力電位より高い電圧を印加することでNPNトランジスタ103をオンさせる。このとき、PD102で生じた光電流はダイオード106を介して差動増幅回路118の反転入力側に流れ、ゲイン抵抗114で電圧に変換される。一方、PD101で生じた光電流はNPNトランジスタ103のエミッタから供給され、ダイオード105は逆バイアスとなるため差動増幅回路118からの供給は遮断される。
以上のように、本実施の形態に係る受光増幅回路によれば、PDと差動増幅回路の入力との間に直列に挿入されたダイオードを逆バイアス状態にすることによって、使用していない側のPDからの光電流が差動増幅回路の入力に流れ込むのを防止でき、オフセット等の発生が抑えられる。また、PDと差動増幅回路の入力との間に並列に接続されたスイッチは、前記ダイオードを逆バイアス状態にするとともに、使用していない側のPDからの光電流の供給源となる。使用していない側のPDで発生した光電流はNPNトランジスタ103、104を介してVccラインに吸収されるため、PDでの電荷蓄積等は発生しない。このことによって、次に使用されるPDが切り替わった際、PDでの電荷蓄積に起因するオフセット電流の発生を防止することができる。
また、特許文献2に開示された従来の構成では各PDに対して反転入力側トランジスタがそれぞれ必要であったが、本実施の形態によれば反転入力側トランジスタは一つでよい。
これによって、回路の小型化が図れるだけでなく、トランジスタ性能のばらつきによるオフセットの影響を低減できる。反転入力側トランジスタが複数存在するとき、各トランジスタ性能を基準入力側トランジスタの性能とすべて一致させるようにすることは困難だからである。
また、特に記録時の場合、例えばPD101をメインとして選択している時に、PD101に入射された光が強く、過大な光電流が発生し、差動増幅回路118の出力トランジスタ116が飽和し、ゲイン抵抗114の電圧降下で差動増幅回路118の反転入力電位が低下し、NPNトランジスタ109がオフすることがある。このとき、PD101に入射される光が遮断されても差動増幅回路118が復帰するまでには一定時間を要するため、飽和復帰時間が遅くなる。
この対策として、NPNトランジスタ103のベース電位107に、例えば差動増幅回路118の反転入力側NPNトランジスタ109のベース電位より1ダイオード電圧分(0.7V)低い電位を印加させておけば、ゲイン抵抗114の電圧降下でNPNトランジスタ109のベース電位が基準電位より0.7V以上低下した時にNPNトランジスタ103がオンするため、過大な光電流はNPNトランジスタ103のエミッタから供給され、差動増幅回路118の反転入力側NPNトランジスタ109はオフすることがないので、差動増幅回路118の飽和復帰時間を短縮することが可能となる。
(第2の実施の形態)
図2は本発明の第2の実施の形態に係る受光増幅回路の一例を示す回路図である。
本実施の形態に示した回路と第1の実施の形態に示した回路とでは、PD101、102のカソードとGND間に定電流源121、122を接続した点で異なる。
本実施の形態によれば、NPNトランジスタ103または104がオフしている場合に、定電流源121または122から、常にダイオード105または106にアイドリング電流を供給することができる。よって、作動時のダイオード105または106の負荷抵抗を小さくし、AC的な駆動・応答を速くでき、例えば高倍速の記録/再生に有利である。
(第3の実施の形態)
図3は本発明の第3の実施の形態に係る受光増幅回路の一例を示す回路図である。
第2の実施の形態に示した回路では、PD101、102に対応する定電流源121、122を備えていたが、本実施の形態に示す回路では、定電流源131からNPNトランジスタ132に電流を流し、トランジスタ132とベースが共通接続されたNPNトランジスタ133、134をそれぞれPD101、102のカソードとGND間に配置している。NPNトランジスタ133、134とNPNトランジスタ132とでそれぞれカレントミラー回路が構成され、NPNトランジスタ133、134のコレクタ電流を定電流源121、122の代わりとして使用できるため、定電流源の個数が減少でき、回路を小型化できる。
さらに、本実施の形態に示した構成によれば、差動増幅回路の基準入力とGNDとの間にNPNトランジスタ135を接続し、そのベースをNPNトランジスタ132〜134と共通接続しているため、NPNトランジスタ135のコレクタ電流とNPNトランジスタ133、134のコレクタ電流とを同じにできる。これによって、反転入力NPNトランジスタ109と基準入力NPNトランジスタ110に流れるベース電流の差を無くし、増幅回路のオフセットをキャンセルすることが可能となる。
(第4の実施の形態)
図4は本発明の第4の実施の形態に係る受光増幅回路の一例を示す回路図である。
本実施の形態に示した回路と第3の実施の形態に示した回路とでは、基準入力NPNトランジスタ110のベースとNPNトランジスタ135のコレクタとの間にダイオード147を接続した点で異なる。このとき、ダイオード147のカソードはNPNトランジスタ135のコレクタに接続される。
第3の実施の形態に示した回路では、反転入力NPNトランジスタ109のベースとNPNトランジスタ133、134のコレクタとの間にそれぞれダイオード105、106が挿入されている。このダイオードで生じる電圧降下によって、GNDから見たNPNトランジスタ133、134のコレクタ電位と、NPNトランジスタ135のコレクタ電位とで差が生じる。通常はあまり問題にならないが、トランジスタのアーリー効果が無視できない場合、この電位差に起因してカレントミラー回路に流れる電流に差が生じ、オフセットのずれ、あるいは温度特性のずれが発生し問題になることがある。
本実施の形態によれば、ダイオード147を上記のように挿入することにより、GNDから見たNPNトランジスタ133、134のコレクタ電位と、NPNトランジスタ135のコレクタ電位とを同電位にでき、上気したアーリー効果の影響をキャンセルして更に高性能の受光増幅回路を構成できる。
(第5の実施の形態)
図5は本発明の第5の実施の形態に係る受光増幅回路の一例を示す回路図である。
本実施の形態に示した回路と第1の実施の形態に示した回路とでは、以下の点で構成が異なる。本実施の形態では、PD101と並列に、NPNトランジスタ141、142と定電流源143とで構成される回路が接続され、PD102と並列に、NPNトランジスタ144、145と定電流源146とで構成される回路が接続される。ここで、NPNトランジスタ141、142のエミッタは定電流源143の一端に共通接続され、定電流源143の他端はGNDに接続されている。また、NPNトランジスタ141、142のコレクタはVccラインに共通接続されている。NPNトランジスタ141のベースはPD101のカソードと接続され、NPNトランジスタ142のベースはダイオード147を介して基準入力NPNトランジスタ110のベースと接続している。
同様に、NPNトランジスタ144、145のエミッタは定電流源146の一端に共通接続され、定電流源146の他端はGNDに接続されている。また、NPNトランジスタ144、145のコレクタはVccラインに共通接続されている。NPNトランジスタ144のベースはPD102のカソードと接続され、NPNトランジスタ145のベースはダイオード148を介して基準入力NPNトランジスタ110のベースと接続している。
また、ダイオード147、148のカソードがそれぞれNPNトランジスタ142、145のベースと接続しており、各々のNPNトランジスタにおけるベース電流の流れる方向と順方向になるようダイオード147、148が挿入されている。
本実施の形態によれば、NPNトランジスタのコレクタ電流を用いたカレントミラー回路を用いた第3、第4の実施の形態と比べ、NPNトランジスタのベース電流をダイオード105、106のアイドリング電流とできるため、微小な電流の調整に適している。
また、第2〜第4の実施の形態に示した効果も同様に得ることができる。例えば、NPNトランジスタ103がオフ、NPNトランジスタ104がオンの場合、NPNトランジスタ141のベース電流がダイオード105のアイドリング電流として流れるためダイオード105の負荷抵抗が小さくなり、AC的な駆動・応答を速くすることができる。また、このとき、NPNトランジスタ142のベース電流がダイオード147のアイドリング電流として流れ、差動増幅回路118の反転入力および基準入力に流れる電流を同じにでき、オフセットがキャンセルされる。一方、NPNトランジスタ145はオフとなり、定電流源146の電流はすべてNPNトランジスタ144のエミッタから供給される。このとき、NPNトランジスタ145のベース電流は遮断されるため、差動増幅回路118の基準入力からの電流供給がなくなり、オフセットキャンセルは動作しなくなる。これによって、基準入力NPNトランジスタ110のベースに過剰に電流が流れるのを防止でき、選択されたPDに対応した受光増幅回路のオフセットキャンセルができる。
(第6の実施の形態)
図6は本発明の第6の実施の形態に係る受光増幅回路の一例を示す回路図である。
本実施の形態に示した回路と第5の実施の形態に示した回路とでは、オフセットキャンセラーとして機能するダイオード147、148を共通として1個のダイオード151とした点が異なる。これにより複数の受光素子に対して使用する素子の数を減らすことができ、回路の小型化に役立つ。
(第7の実施の形態)
図7は本発明の第7の実施の形態に係る受光増幅回路の一例を示す回路図である。
本実施の形態に示した回路と第1の実施の形態に示した回路とでは、NPNトランジスタ161、163のエミッタを定電流源162、164に、コレクタをVccラインに、ベースを受光素子101、102のカソード側に接続している点およびNPNトランジスタ165のベースに基準入力NPNトランジスタ110のベースを、コレクタをVccラインに、エミッタを定電流源166に接続している点で異なる。
本実施の形態によれば、NPNトランジスタ161、163のベース電流によりダイオード105、106にアイドリング電流を供給しているので、第5の実施の形態と同様にアイドリング電流を微小な電流とすることができ、細かな調整に適している。
また、定電流源162、164、166が独立しているため、これらの電流値を同じにすれば差動増幅回路のオフセットをキャンセルすることができる。
(第8の実施の形態)
図8は、本発明の第8の実施の形態における光ピックアップ装置の構成の一例を模式的に示す図である。この光ピックアップ装置は、半導体基板10、及びCD及びDVDに共用される光学系20から構成される。図8には、さらに光記録媒体30を示した。
半導体基板10には、発光部11、及び受光部14a、14bが形成される。光学系20は、対物レンズ21、及びホログラム素子22から構成される。
発光部11は、例えば2波長半導体レーザ装置であり、離間して設けられる発光点12、13からそれぞれ、CD用に赤外レーザ光、及びDVD用に赤色レーザ光を出射する。図8には、赤外レーザ光、赤色レーザ光それぞれの光路が、実線及び破線で示される。
発光部11から出射された各波長の光は、対物レンズ21を通って媒体30で反射した後、ホログラム素子22によって媒体のラジアル方向へ分割され、受光部14a、14bそれぞれにおいて波長ごとに異なる位置に設けられる受光素子15a、16a、及び受光素子15b、16bに投射される。
周知のように、分割された各反射光の投射スポット径、光量の不平衡がフォーカシング、トラッキングの制御に用いられると共に、各反射光の光量の合計が情報の読み出しに用いられる。
図1〜図7に示した受光増幅回路は、例えば、この光ピックアップ装置における受光部14a、14bそれぞれに設けられる。PD101、102はそれぞれ、CD用、DVD用であり、受光部14aにおいては、PD101、102はそれぞれ受光素子15a、16aであり、受光部14bにおいては、PD101、102はそれぞれ受光素子15b、16bである。
そして、CDを記録あるいは再生する際には電流供給スイッチ103がオフかつ電流供給スイッチ104がオンされ、DVDを記録あるいは再生する際には電流供給スイッチ103がオンかつ電流供給スイッチ104がオフされる。
本実施の形態によれば、CD用およびDVD用の受光部が集積された光ピックアップ装置において、CDあるいはDVDのいずれか一方を使用中に、他方の受光部から光電流が増幅回路に流れ込むのを防止できるため、所望のPDからの光電流が正しく増幅され、誤動作等の起こらない高性能の光ピックアップ装置が得られる。
なお、第1〜第7の実施の形態において使用されるNPNトランジスタは同性能、つまりサイズおよび電流駆動能力等が同じであることが好ましい。これはダイオードについても同様である。
また、第1〜第7の実施の形態において整流素子としてダイオードを用いたが、トランジスタでもよい。同様に受光素子はフォトダイオードでなくてもよい。
本発明に係る受光増幅回路は、複数の受光素子からそれぞれ得られる光電流の一つ以上を選択的に増幅する増幅回路として広く利用でき、とりわけ、波長の異なる複数の光を用いて複数種類の光ディスク媒体への情報の読み書き又は読み出し可能な小型化された光ピックアップ装置への利用に好適である。
本発明の第1の実施の形態に係る受光増幅回路の一例を示す回路図 本発明の第2の実施の形態に係る受光増幅回路の一例を示す回路図 本発明の第3の実施の形態に係る受光増幅回路の一例を示す回路図 本発明の第4の実施の形態に係る受光増幅回路の一例を示す回路図 本発明の第5の実施の形態に係る受光増幅回路の一例を示す回路図 本発明の第6の実施の形態に係る受光増幅回路の一例を示す回路図 本発明の第7の実施の形態に係る受光増幅回路の一例を示す回路図 本発明の第8の実施の形態における光ピックアップ装置の構成の一例を模式的に示す図 従来の受光増幅回路の構成を示した図
符号の説明
1−1、1−2、1−3、1−4 CMOSトランジスタスイッチ
2 差動入力のアンプ
2−1 ゲイン抵抗
2−2、2−3 入力トランジスタ
3 DVD用フォトダイオード
4 CD用フォトダイオード
10 半導体基板
11 発光部
12、13 発光点
14a、14b 受光部
15a、15b、16a、16b 受光素子
20 光学系
21 対物レンズ
22 ホログラム素子
30 光記録媒体
101、102 受光素子(フォトダイオード)
105、106、147、148、151 整流素子(ダイオード)
114、115 抵抗
103、104、109、110 NPNトランジスタ
132、133、134、135 NPNトランジスタ
141、142、144、145 NPNトランジスタ
161、163、165 NPNトランジスタ
111、112、116 PNPトランジスタ
113、117、121、122 定電流源
143、146、162、164、166 定電流源
107、108 NPNトランジスタベース端子

Claims (6)

  1. 差動増幅回路と、前記差動増幅回路の反転入出力間に接続されたゲイン抵抗と、前記差動増幅回路の反転入力部に設けられ、受光量に応じて光電流を生じる複数の受光素子とを備えた受光増幅回路であって、
    各受光素子の出力には、前記差動増幅回路に光電流を供給する受光素子を選択するためのスイッチと、前記差動増幅回路の反転入力部と該受光素子の出力の間に接続され、選択されない前記受光素子で発生した光電流が前記反転入力部に流入するのを防止するための整流素子とが設けられ、前記スイッチを介して選択されない前記受光素子で発生した光電流が供給され、更に、前記複数の受光素子と並列に配置され、前記複数の受光素子の光電流と同じ方向へ流れる電流を供給する複数の定電流源とを備え、前記複数の定電流源はカレントミラー回路で構成され、前記カレントミラー回路の出力は、前記複数の受光素子の各々の出力と、前記差動増幅回路の基準入力部に接続されることを特徴とする受光増幅回路。
  2. 前記整流素子はそれに対応する前記受光素子と直列に接続され、前記スイッチは、それに対応する前記整流素子と前記受光素子との接続点に接続され、対応する前記受光素子が選択されるときにオフ状態であり、選択されないときにオン状態であることを特徴とする請求項1記載の受光増幅回路。
  3. 各々の前記整流素子の一端は前記反転入力部に共通接続されていることを特徴とする請求項1または2記載の受光増幅回路。
  4. 前記スイッチはNPNトランジスタであり、該NPNトランジスタのコレクタは電源電位に接続され、エミッタは前記受光素子の出力に接続され、ベース電位が前記差動増幅回路の反転入力電位より高い電位で、前記受光素子に接続された前記整流素子がオフする電位を与えることにより、前記差動増幅回路の反転入力部への光電流供給を遮断することを特徴とする請求項1ないし3のいずれかに記載の受光増幅回路。
  5. 前記カレントミラー回路と前記差動増幅回路の正転入力部との間に、前記カレントミラー回路に流れる電流に対して順方向に配置された整流素子が接続されることを特徴とする請
    求項に記載の受光増幅回路。
  6. 波長の異なる複数の光を用いて複数種類の光ディスク媒体への情報の再生、または記録可能な光ピックアップ装置であって、
    波長の異なる複数の光を発する発光源と、請求項1ないしのいずれかに記載の受光増幅回路とを少なくとも備え、前記受光増幅回路における複数の前記受光素子が、それぞれ異なる波長の光を受光することを特徴とする光ピックアップ装置。
JP2005289816A 2005-10-03 2005-10-03 受光増幅回路、及びそれを用いた光ピックアップ装置 Expired - Fee Related JP4844072B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005289816A JP4844072B2 (ja) 2005-10-03 2005-10-03 受光増幅回路、及びそれを用いた光ピックアップ装置
US11/533,413 US7514665B2 (en) 2005-10-03 2006-09-20 Differential amplifier circuit with rectifier for optical pick-up device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005289816A JP4844072B2 (ja) 2005-10-03 2005-10-03 受光増幅回路、及びそれを用いた光ピックアップ装置

Publications (2)

Publication Number Publication Date
JP2007104177A JP2007104177A (ja) 2007-04-19
JP4844072B2 true JP4844072B2 (ja) 2011-12-21

Family

ID=37900987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005289816A Expired - Fee Related JP4844072B2 (ja) 2005-10-03 2005-10-03 受光増幅回路、及びそれを用いた光ピックアップ装置

Country Status (2)

Country Link
US (1) US7514665B2 (ja)
JP (1) JP4844072B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4680815B2 (ja) * 2006-03-31 2011-05-11 パナソニック株式会社 増幅回路および光ピックアップ
JP4523574B2 (ja) 2006-08-25 2010-08-11 パナソニック株式会社 光ピックアップ装置
JP4475540B2 (ja) * 2006-08-30 2010-06-09 パナソニック株式会社 光半導体装置、及び光ピックアップ装置
JP4228020B2 (ja) * 2006-09-27 2009-02-25 シャープ株式会社 受光増幅回路、光ピックアップ装置および光ディスク装置
JP4829075B2 (ja) * 2006-11-02 2011-11-30 パナソニック株式会社 受光増幅装置
JP4837585B2 (ja) * 2007-01-29 2011-12-14 ルネサスエレクトロニクス株式会社 受光回路
JP2009070545A (ja) * 2007-08-23 2009-04-02 Hoya Corp 光ピックアップ装置
JP2009094291A (ja) * 2007-10-09 2009-04-30 Panasonic Corp 光半導体装置及び赤外線データ通信装置
US20090115465A1 (en) * 2007-11-05 2009-05-07 Matsushita Electric Industrial Co., Ltd. Low power, high slew rate ccd driver
DE102009053622B4 (de) * 2009-11-17 2014-11-13 Siemens Aktiengesellschaft Verstärkeranordnung mit gesteuerter Rückführung von Verlustleistung
US9106191B2 (en) * 2012-05-02 2015-08-11 Adaptive I/O Technologies, Inc. Diode enhanced amplifier circuits and methods thereof
JP5841555B2 (ja) * 2013-03-22 2016-01-13 株式会社東芝 受光回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2435057B2 (de) * 1973-10-18 1975-09-11 Hewlett-Packard Ltd., South Queensferry, West Lothian (Grossbritannien) Schaltungsanordnung zum Synchronisieren und/oder erneuten Auslösen eines Generators zum Erzeugen einer Folge von pseudozufälligen Binärsignalen
DE3321354A1 (de) * 1983-06-14 1984-12-20 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung aus einem verstaerker und einem elektronischen umschalter
JP2998258B2 (ja) * 1991-04-09 2000-01-11 松下電器産業株式会社 スイッチ回路
JPH09107120A (ja) * 1995-10-12 1997-04-22 Yokogawa Electric Corp 光電変換装置
JP3585772B2 (ja) * 1999-06-14 2004-11-04 シャープ株式会社 電流電圧変換装置及びこの装置を有する受光増幅装置
JP2001202646A (ja) * 2000-01-18 2001-07-27 Hitachi Ltd 光検出器切り替え回路
US6480042B2 (en) * 2000-07-04 2002-11-12 Matsushita Electric Industrial Co., Ltd. Current-to-voltage converting circuit, optical pickup head apparatus, and apparatus and method for recording/reproducing data
JP2004022051A (ja) 2002-06-14 2004-01-22 Sharp Corp 受光アンプ素子
JP4244913B2 (ja) 2004-11-18 2009-03-25 パナソニック株式会社 受光増幅回路

Also Published As

Publication number Publication date
US7514665B2 (en) 2009-04-07
JP2007104177A (ja) 2007-04-19
US20070075223A1 (en) 2007-04-05

Similar Documents

Publication Publication Date Title
JP4844072B2 (ja) 受光増幅回路、及びそれを用いた光ピックアップ装置
JP4646772B2 (ja) 光電流増幅回路、及び光ピックアップ装置
US7868702B2 (en) Photoreceiver/amplifier circuit, optical pickup device, and optical disk device
US7002881B2 (en) Light receiving amplification element
JP4804076B2 (ja) 光電流増幅回路、及び光ピックアップ装置
JP2007110021A (ja) 受光回路
JP2007122841A (ja) 受光アンプ回路及び光ピックアップ装置
US7405386B2 (en) Light receiving device for reading an optical medium with reducing influence of dark current and stray light performance
JP2007135106A (ja) 光電流増幅回路、及び光ピックアップ装置
JP4090476B2 (ja) 光電流増幅回路、及び光ピックアップ装置
KR100630027B1 (ko) 레이저 구동장치, 광 헤드장치 및 광 정보 처리장치
JP3857123B2 (ja) 受光アンプ回路及びそれを用いた光ディスク記録再生装置
US7408143B2 (en) Previous amplifier circuit, light-receiving amplifier circuit, and optical pickup apparatus having grounded emitter amplifier circuits each with a grounded emitter transistor
JP4230391B2 (ja) 受光アンプ素子、光ピックアップ装置、および光ディスク装置
KR101233797B1 (ko) 신호 구동장치 및 이것을 이용한 광픽업장치
JP2007294492A (ja) 光電変換装置
JP4680118B2 (ja) 受光増幅回路および光ピックアップ
JP2001266388A (ja) レーザー駆動装置、光ヘッド装置及び光情報処理装置
JP2008152849A (ja) 光ピックアップ装置および光検出器
JP2009032359A (ja) 受光増幅素子および光ピックアップ装置
JP2008140443A (ja) 光半導体装置、およびそれを用いた光ピックアップ装置
JP2008159106A (ja) 光ピックアップ用受光装置および光ピックアップ装置
KR20050028673A (ko) 전류 검출에 의한 리미터 회로를 채용한 전류-전압 변환및 증폭 회로
JP2008198271A (ja) 光ピックアップ用受光装置および光ピックアップ装置
JP2008283316A (ja) 受光増幅装置、光ピックアップ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080609

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees