JP4680815B2 - 増幅回路および光ピックアップ - Google Patents

Description

本発明は、フォトダイオードからの信号を増幅する増幅回路および光ピックアップに関する。

特許文献１には、光ディスクの反射光を受けるフォトダイオードからの受光信号を増幅するフォトダイオード増幅回路が開示されている。

図１５は、このフォトダイオード増幅回路の構成を示す図である。同図のフォトダイオード増幅回路は、フォトダイオードＰＤ、演算増幅器ＯＰ、帰還抵抗Ｒ１０、抵抗Ｒ１１を有する。図中のＣｓは寄生容量を示す。フォトダイオードＰＤに入射された光は、フォトダイオードＰＤによって電流に変換される。この電流は演算増幅器ＯＰの負入力端子に入力される。演算増幅器ＯＰと帰還抵抗Ｒ１０は電流を電圧に変換する電流電圧増幅器として機能する。
特開平１０−２５６８４１号公報

しかしながら従来技術における増幅回路は、受光信号の高周波化が困難であるという問題がある。具体的には、次世代ＤＶＤと呼ばれるＢＤ(Blue ray Disc)での高速読み出し／書き込みが困難であるという問題がある。例えば、ＤＶＤでは読み出し速度が１６倍速の場合に、増幅回路は約８０ＭＨｚの周波数に応答できればよい。ところが、ＢＤでは例えば１２倍速の読み出し速度の場合に約１８０ＭＨｚの周波数に応答できることが必要とされる。

図１６は、従来技術における増幅回路の利得−周波数特性を示す。同図における細線は開ループ時の特性を示し、太線は変換抵抗Ｒ１０により定まる閉ループ特性を示している。細線で示す特性には、オペアンプ内の位相補償回路に起因するポール周波数ｆｐ１と、変換抵抗Ｒ１０および寄生容量Ｃｓに起因するポール周波数ｆｐ２の２箇所で周波数特性が劣化する。ポール周波数ｆｐ２は単純には１／（２π・Ｒ１０・Ｃｓ）によって定まる。

そのため、ＢＤにおけるフォトダイオードの感度の低さを補うために単に帰還抵抗Ｒ１０の値を大きくして演算増幅器ＯＰの利得を上げようとすれば、ポール周波数ｆｐ２が低域側にシフトし、閉ループ特性の周波数特性が劣化する（帯域が狭くなる）ことから、利得向上と周波数の向上とを両立させることが困難である。

また、利得を下げずに周波数特性を向上させる手法として変換抵抗Ｒ１０を小さくし、その分、次段のアンプで増幅し見かけ上トータルの増幅率を同じにする手法が一般的である。この手法は変換抵抗Ｒ１０を小さく出来るため周波数特性を向上することが可能であるが、ノイズ特性に不利でなる。例えば、変換抵抗Ｒ１０のみで利得を稼ぐ場合のノイズは変換抵抗Ｒ１０の熱雑音の大きさは、√（４ｋＴ×Ｒ１０×Δｆ） で表される。ここでｋ：ボルツマン定数、Ｔ：絶対温度、Ｒ１０：Ｒ１０の抵抗値、Δｆ：帯域幅である。この熱雑音が図１６の回路のノイズ理論限界となる。但し、Ｒ１１の熱雑音は考慮していない。これに対し変換抵抗Ｒ１０を１／２、次段のアンプで２倍の増幅をした場合の熱雑音は、（√（４ｋＴ×Ｒ１０／２））×２倍＝√（４ｋＴ×Ｒ１０）×√２となり、√２倍熱雑音が大きくなる。この様にノイズレベルが高いことは、ＤＶＤやＣＤを受けるフォトダイオードＰＤの光−電流効率の約７割しかないＢＤにとってＳ／Ｎ比（信号（Ｓ）対雑音（Ｎ）比）が悪くなることは信号品質の劣化に繋がる。

上記課題に鑑み本発明は、ノイズ特性を悪化させることなく周波数特性を高周波まで広げることが可能な増幅回路および光ピックアップを提供することを目的とする。

上記課題を解決するため本発明の増幅回路は、負入力端子と正入力端子と出力端子とを有する第１の演算増幅器と、前記負入力端子に接続されたフォトダイオードと、前記出力端子と前記負入力端子の間に挿入された第１の抵抗と、前記出力端子と前記正入力端子の間に挿入された第２の抵抗とを備え、前記出力端子から前記第２の抵抗を介して電流を出力することを特徴とする。この構成によれば、ノイズ特性を悪化させることなく、第１の抵抗と第１フォトダイオードの寄生容量で決まる周波数特性を高周波まで広げることができる。

ここで、前記増幅回路は、さらに、第２の演算増幅器を備え、前記第１の演算増幅器の正入力端子と前記第２の演算増幅器の入力端子とが接続され、前記第２の演算増幅器の入力端子と前記第２の演算増幅器の出力端子の間に第３の抵抗が挿入される構成としてもよい。この構成によれば、第２の演算増幅器は第１の演算増幅器によって電流増幅された信号を電圧に変換および増幅するので、周波数特性を高周波まで広げることができ且つ利得を落とさないという効果がある。

ここで、前記増幅回路は、さらに、前記第１の演算増幅器の出力端子から前記第２の抵抗を介して出力される電流が入力される電流バッファ回路を備える構成としてもよい。この構成によれば、電流バッファ回路を入れることで第１の演算増幅器の後段から第１の演算増幅器の正入力端子への回り込みノイズを遮断することができるので、広帯域に渡って信号歪のない高品質の信号を出力することが可能となる。

ここで、前記電流バッファ回路は、電流増幅機能を有する構成としてもよい。この構成によれば、電流バッファ回路が電流増幅機能を有することにより、第１の抵抗と第２の抵抗の比で定まる第１の演算増幅器の増幅率を小さくすることができ、周波数特性をより向上させることができる。

ここで、前記電流バッファ回路は、前記第１の演算増幅器の前記出力端子から前記第２の抵抗を介して電流を出力する出力信号線にバイアス電圧を設定するためのバイアス回路を有する構成としてもよい。この構成によれば、上記出力信号線にバイアスを設定すれば、フォトダイオードのバイアスも設定でき、フォトダイオードの逆バイアスが大きければ寄生容量Ｃｓが小さくなりｆｐ２を高域にすることでノイズ、周波数特性を向上させることができる。

ここで、前記第１の抵抗は、複数の抵抗素子と、前記第１の演算増幅器の前記出力端子と前記第１の演算増幅器の前記負入力端子の間に挿入すべき抵抗素子を選択的に切り換える第１のスイッチ回路とを有する構成としてもよい。この構成によれば、異なる反射率をもつメディア例えば、ＢＤ−ＲＯＭ、ＢＤ−Ｒに対応して、第１の抵抗と第２の抵抗の比により定まる第１の演算増幅器の増幅率を切り替えることができる。

ここで、前記第１増幅回路は、さらに、位相補償用の複数の容量素子を有し、前記第１のスイッチ回路は、前記抵抗素子の切り換えと連動して容量素子を切り換える構成としてもよい。この構成によれば、第１の抵抗としても抵抗値と容量素子との組み合わせを切り替えることができ、発振しない最適な周波特性を得ることができる。

ここで、前記第２の抵抗は、複数の抵抗素子と、前記第１の演算増幅器の前記出力端子と前記第１の演算増幅器の前記正入力端子の間に挿入すべき抵抗素子を選択的に切り換える第２のスイッチ回路とを有する構成としてもよい。この構成によれば、異なる反射率をもつメディア例えば、ＢＤ−ＲＯＭ、ＢＤ−Ｒに対応して、第１の抵抗と第２の抵抗の比により定まる第１の演算増幅器の増幅率を切り替えることができる。

ここで、前記増幅回路は、さらに、第１の演算増幅器の前記出力端子の電圧が、所定電圧以上になることを防止する出力電圧制御回路を備える構成としてもよい。この構成によれば、出力信号がダイナミックレンジ一杯に飽和してから復帰するまでの時間を短縮することができる。すなわち、第１の演算増幅器の出力がダイナミックレンジ一杯になるような、大きい振幅の入力信号が負入力端子に入った場合、第１の演算増幅器の内部回路が飽和してから、飽和が解消されるまで飽和復帰時間が遅くなる。これを防止するために振幅制御回路（クリップ回路）として上記の出力電圧制御回路を備え応答性をよくする。

ここで、第１の演算増幅器の前記負入力端子と第１の演算増幅器の正入力端子とに接続され、第１の演算増幅器内部の入力トランジスタのベース電流を補償するベース電流補償回路を備える構成としてもよい。この構成によれば、バイポーラトランジスタで第１の演算増幅器を構成した場合、負入力端子と正入力端子には、ベース電流ＩBが発生しそれが増幅され出力されるため、オフセット電圧が悪くなるが、ベース電流補償回路を備えることによりオフセット電圧の発生を防止することができる。

また発明の光ピックアップは、上記の増幅回路を備えるので、上記と同様の作用効果を奏する。

本発明の増幅回路によれば、抵抗の熱雑音で発生するノイズ特性を悪化させることなく周波数特性を高周波まで広げることができる。周波数特性を高周波まで広げることができ且つ利得を落とさないという効果がある。また、回り込みノイズを遮断することができるので、さらに信号歪のない高品質の信号を出力させることができる。

（第１の実施形態）
本実施の形態では、演算増幅器に対して、負入力端子への帰還抵抗Ｒ１と、正入力端子への帰還抵抗Ｒ２とを付加する。これにより、２つの帰還抵抗の比により増幅率と周波数特性におけるポール周波数とを任意に定めることができ、ポール周波数の高周波化を実現している。また、負入力端子への帰還抵抗Ｒ１と、正入力端子への帰還抵抗Ｒ２の抵抗値と２つの帰還抵抗の比を適切に選択することで熱雑音を低く抑える事が可能となる。

図１は、第１の実施形態における増幅回路を示す図である。同図の増幅回路は、第１の演算増幅器ＯＰ１と、フォトダイオードＰＤと、第１の抵抗Ｒ１と、第２の抵抗Ｒ２とを備える。第１の演算増幅器ＯＰ１は、負入力端子と正入力端子と出力端子とを有し、電流増幅アンプとして機能する。フォトダイオードＰＤは、光ディスクに反射されたレーザ光を受け、負入力端子に接続される。第１の抵抗Ｒ１は、出力端子と負入力端子の間に挿入される。第２の抵抗Ｒ２は、出力端子と正入力端子の間に挿入される。第１の演算増幅器ＯＰ１によって増幅された電流は、第２の抵抗Ｒ２を介して電流出力端子ＩＯＵＴから出力される。また、フォトダイオードＰＤのカソードと第１の演算増幅器ＯＰ１の負入力端子と第１の抵抗Ｒ１の一端とを接続する配線には、浮遊容量Ｃｓが存在する。浮遊容量Ｃｓの容量は０.数ｐＦ程度である。

第１の演算増幅器ＯＰ１の負入力端子と正入力端子と負入力端子がイマジナリーショートしていると考えられるので、第１の抵抗Ｒ１両端の電圧ｉ１・Ｒ１と第２の抵抗Ｒ２両端の電圧ｉ２・Ｒ２は等しい。それゆえ、電流出力端子ＩＯＵＴから出の電流ｉ２＝（Ｒ１／Ｒ２）ｉ１となる。第１の抵抗Ｒ１を流れる電流は、フォトダイオードＰＤに流れる受光量を示す受光信号の電流とみなせるので、増幅率は（Ｒ１／Ｒ２）である。例えばＲ１＝６０ｋΩ、Ｒ２＝２ｋΩの場合、ｉ２＝３０・ｉ１となる。

第１の演算増幅器ＯＰ１の周波数特性について考える。寄生容量Ｃｓと第１の抵抗Ｒ１で定まるポール周波数は、第１の抵抗Ｒ１と第２の抵抗Ｒ２の比によって一意に定めることができる。また、上記の増幅率も第１の抵抗Ｒ１と第２の抵抗Ｒ２の比によって一意に定めることができる。それゆえ、第１の抵抗Ｒ１を従来よりも小さい値に定めれば周波数特性の広帯域化することができる。

また、第１の抵抗Ｒ１を第２の抵抗Ｒ２より十分に大きくし、増幅率（Ｒ１／Ｒ２）を大きくすれば、電流出力端子ＩＯＵＴから出る電流の熱雑音は、ほぼＲ１の熱雑音で決定され、その大きさは、√（４ｋＴ×Ｒ１×Δｆ） で表される。ここでｋ：ボルツマン定数、Ｔ：絶対温度、Ｒ１：Ｒ１の抵抗値、Δｆ：帯域幅である。

ここで、第１の抵抗Ｒ１を従来よりも小さい値に定めれば、熱雑音の低減と周波数特性の広帯域化の両立が可能となる。

図２は、増幅回路のより詳細な等価回路図である。図中、第１の演算増幅器ＯＰ１の負入力端子を−ＩＮ、正入力端子を＋ＩＮ、出力端子をＯＵＴ、増幅回路の電流出力端子をＩＯＵＴと記している。同図のように、第１の演算増幅器ＯＰ１は、３つの電流源Ｓ１〜Ｓ３と、トランジスタＴｒ１〜Ｔｒ３と、容量Ｃｃとを有している。

トランジスタＴｒ１、Ｔｒ２のベースは、負入力端子−ＩＮ、正入力端子＋ＩＮに接続され、差動トランジスタとして機能する。電流源Ｓ１は、負入力端子を−ＩＮの電流に応じた電流を流すが、電流源Ｓ２の電流の１／２を保つ。容量Ｃｃは位相補償用の容量である。トランジスタＴｒ３は増幅出力用である。

図３は、増幅回路の利得−周波数特性を示す図である。同図において細線は開ループ時の特性を示し、太線は、第１の抵抗Ｒ１により定まる閉ループ特性を示している。細線で示す特性には、オペアンプ内の位相補償回路に起因するポール周波数ｆ１と、変換抵抗Ｒ１および寄生容量Ｃｓに起因するポール周波数ｆ３の２箇所で周波数特性が劣化する。なお、図中の周波数ｆ２は従来技術と対比するために記してある。同図に示すように、第１の抵抗Ｒ１を従来よりも小さい値に定めれば周波数特性の広帯域化することができる。また、利得（増幅率）は、第１の抵抗Ｒ１と第２の抵抗Ｒ２の比により定めることができる。

このように本実施の形態における増幅回路によれば、第１の抵抗Ｒ１と第１フォトダイオードの寄生容量Ｃｓで決まる周波数特性を高周波まで広げることができる。

（第２の実施形態）
本実施の形態では、周波数特性の広帯域化すると同時に利得を大きくする増幅回路について説明する。第１の実施形態では、増幅率は、Ｒ１／Ｒ２であるため、Ｒ１を小さくすると増幅率が低下する。この低下を解消するため、本実施形態では、後段に電流を電圧に変換および増幅する第２の演算増幅器備えることを特徴とする。

図４は、第２の実施形態における増幅回路を示す図である。同図の増幅回路は、図１と比較して、第２の演算増幅器ＯＰ２、第３の抵抗Ｒ３、抵抗Ｒ４を追加した点が異なる。同じ構成要素には同じ符号を付しているので説明を省略し、以下異なる点を中心に説明する。

第２の演算増幅器ＯＰ２は、負入力端子に帰還抵抗としての第３の抵抗Ｒ３が接続され、正入力端子に基準電位ＶＲＥＦを入力するための抵抗Ｒ４が接続される。また、第２の演算増幅器ＯＰ２の負入力端子には、電流出力端子と接続される。これにより第２の演算増幅器ＯＰ２は、前段の第１の演算増幅器ＯＰ１からの電流を電圧に変換および増幅する。

このように本実施の形態における増幅回路によれば、第２の演算増幅器は第１の演算増幅器によって電流増幅された信号を電圧に変換および増幅するので、周波数特性を高周波まで広げることができ且つ利得を落とさないという効果がある。

また、第２の演算増幅ＯＰ２の出力電圧は、（Ｒ１／Ｒ２）×Ｒ３となり、増幅率Ｒ１／Ｒ２を一定のまま、第１の抵抗Ｒ１の抵抗値を小さく設定すれば、第２の演算増幅器ＯＰ２の出力の熱雑音は、ほぼ｛√（４ｋＴ×Ｒ１×Δｆ） ｝×Ｒ３で表される。よって、第１の抵抗Ｒ１と第２の抵抗Ｒ２、第３の抵抗Ｒ３を適切に設定すれば、図１５の変換抵抗Ｒ１０で発生する熱雑音より小さくする事が可能である。

よって、第１の抵抗Ｒ１を小さく設定すれば、熱雑音の低下と周波数特性の高周波化を両立することが可能となる。

（第３の実施形態）
本実施の形態では、さらにノイズ耐性を向上させた増幅回路について説明する。第２の実施形態では、第２の演算増幅器ＯＰ２の負入力端子から電流出力端子ＩＯＵＴを介して第１の演算増幅器ＯＰ１の正入力端子に、第２の演算増幅器ＯＰ２で生じるノイズが回り込む可能性がある。本実施形態ではこのノイズの回り込みを遮断する構成について説明する。

図５Ａは、第３の実施形態における増幅回路を示す図である。同図の増幅回路は、図４と比較して、バッファ回路ＢＵＦ１、可変バイアス回路Ｖ１を追加した点が異なる。同じ構成要素には同じ符号を付しているので説明を省略し、以下異なる点を中心に説明する。

バッファ回路ＢＵＦ１は、負入力端子に電流出力端子ＩＯＵＴが接続され、電流出力端子ＩＯＵＴから入力される電流をバッファする回路である。つまり、入力される電流を増幅率１倍の電流として、第２の演算増幅器ＯＰ１の負入力端子に出力するバッファとして機能する。

可変バイアス回路Ｖ１は、可変直流電源Ｖ１と抵抗Ｒ５からなり、バッファ回路ＢＵＦ１の正入力端子に任意の定電圧を設定する。

図５Ｂは、バッファ回路Ｖ１のより詳細な構成を示す図である。バッファ回路Ｖ１は、２つのダイオードＤ１、Ｄ２、トランジスタＴｒ４〜Ｔｒ９を備える。２つのダイオードＤ１、Ｄ２は電源−グラウンド間に直列接続され、その中間点は、可変バイアス回路Ｖ１から出力される定電圧が入力される正入力端子＋ｉｎに接続される。２つのダイオードＤ１、Ｄ２の両端はそれぞれトランジスタＴｒ５、ＴＲ６のベースに接続される。これにより、トランジスタＴｒ５のエミッタとトランジスタＴＲ６のコレクタに接続された負入力端子−ｉｎの電位を上記定電圧にバイアスする。負入力端子−ｉｎに入力される電流は、
トランジスタＴｒ４およびＴｒ５と、Ｔｒ６およびＴｒ７とのプッシュプル動作により、カレントミラー回路としてのトランジスタＴｒ８およびＴｒ９に電流を流す。この電流によりトランジスタＴｒ８およびＴｒ９の中間点に接続された出力端子ｏｕｔから、入力電流に応じた電流が出力される。出力端子ｏｕｔからの出力電流は、カレントミラーの電流の大きさを設定することにより、入力電流の１倍から数倍に定めることができる。

このように本実施の形態における増幅回路によれば、電流をバッファリングするバッファ回路Ｖ１を第１の演算増幅器ＯＰ１と第２の演算増幅器ＯＰ２の間に挿入することによって、第２の演算増幅器ＯＰ２から第１の演算増幅器の正入力端子に回り込むノイズを遮断することができるので、広帯域に渡って信号歪のない高品質の信号を出力することが可能となる。また、バイアス電圧は可変なので、第１の演算増幅器ＯＰ１の出力電流の大きさに応じてノイズ遮断に最適なバイアス電圧を設定することができる。

（第４の実施形態）
本実施の形態では、さらに第１の演算増幅器ＯＰ１の増幅率を切り換え可能な増幅回路について説明する。第１の実施形態では、第２の演算増幅器ＯＰ２の増幅率は（Ｒ１／Ｒ２）で定まる固定値であったが、本実施形態では、増幅率を切り換え可能な構成について説明する。

図６は、本実施形態における増幅回路を示す図である。同図は、図１と比較して、第１の抵抗Ｒ１の代わりに、複数の抵抗素子Ｒ１Ａ、・・・Ｒ１Ｂと第１のスイッチ回路ＳＷ１とを有する点が異なる。同じ構成要素には同じ符号を付しているので説明を省略し、以下異なる点を中心に説明する。

複数の抵抗素子Ｒ１Ａ、・・・、Ｒ１Ｂは、互いに異なる抵抗値を有する。

第１のスイッチ回路ＳＷ１は、第１の演算増幅器ＯＰ１の出力端子ＯＵＴと第１の演算増幅器ＯＰ１の負入力端子−ＩＮの間に挿入すべき抵抗素子を選択的に切り換える。ここでは、複数の抵抗素子Ｒ１Ａ、・・・Ｒ１Ｂのうち任意の１つを選択するものとする。

本実施の形態における増幅回路によれば、第１の演算増幅器ＯＰ１の増幅率は、選択された抵抗素子と第２の抵抗Ｒ２の比により定まる。それゆえ、第１のスイッチ回路ＳＷ１は、増幅率を切り換えることができる。増幅率を切り換えは、例えば、本増幅回路が装備される光ディスクドライブにおける読み出し速度や書き込み速度（つまり、１倍速、２倍速、・・・１６倍速など）に応じて切り換えることができる。また、同じ速度でも読み出し速度時と書き込み速度時とで切り換えるようにしてもよい。さらに、異なる反射率をもつメディア例えば、ＢＤ−ＲＯＭとＢＤ−Ｒに対応して切り換えるようにしてもよい。

なお、第１のスイッチ回路ＳＷ１は、複数の抵抗素子Ｒ１Ａ、・・・Ｒ１Ｂのうち任意の組み合わせを選択するようにしてもよい。

（第５の実施形態）
本実施形態では、さらに位相補償特性を切り替え可能な増幅回路について説明する。第４の実施の形態では、増幅率の切り換えに伴って第１の演算増幅器ＯＰ１内の位相補償回路（図２に示した補償用容量Ｃｃ保障法）による位相補償の特性が異なってしまい、最悪ケースでは演算増幅器ＯＰ１の出力が発振するかもしれない。本実施形態では、位相補償用の容量を可変キャパシタにすることによって、増幅率の切り替えと連動して位相補償用の容量の容量値を切り換える構成について説明する。

図７は、本実施形態における増幅回路を示す図である。同図は、図６と比較して、第１の演算増幅器ＯＰ１の代わりに第１の演算増幅器ＯＰ１１を備える点が異なっている。第１の演算増幅器ＯＰ１１は、第１の演算増幅器ＯＰ１と比べて、固定容量値の容量Ｃｃの代わりに可変キャパシタＣｖを備える点が異なる。同じ構成要素には同じ符号を付しているので説明を省略し、以下異なる点を中心に説明する。

可変キャパシタＣｖは、位相補償用の容量であり、任意の容量値に可変である。

図８は、本実施形態における増幅回路のより詳細な構成例を示す図である。同図は、図２と比較して、第１の抵抗Ｒ１の代わりに、複数の抵抗素子Ｒ１Ａ、・・・Ｒ１Ｂと第１のスイッチ回路ＳＷ１とを有する点と、容量Ｃｃの代わりに複数の容量素子ＣＡ、・・・ＣＢとスイッチ回路ＳＷ１Ｂとを有する点とが異なる。

複数の抵抗素子Ｒ１Ａ、・・・Ｒ１Ｂおよび第１のスイッチ回路ＳＷ１は、実施の形態４と同様であるので省略する。

複数の容量素子ＣＡ、・・・ＣＢは、互いに異なる容量値を有する。

スイッチ回路ＳＷ１Ｂは、出力トランジスタＴｒ３のベースと電源線Ｖｄｄの間に挿入すべき容量素子を選択的に切り換える。ここでは、複数の容量素子Ｒ１Ａ、・・・Ｒ１Ｂのうち任意の１つを選択するものとする。

本実施の形態における増幅回路によれば、第１の演算増幅器ＯＰ１１の位相補償特性は、選択された容量素子の容量値により定まる。それゆえ、スイッチ回路ＳＷ１Ｂは、増幅率を切り換えと連動して最適な位相補償特性に切り換えることができる。

なお、スイッチ回路ＳＷ１Ｂは、複数の容量素子ＣＡ、・・・ＣＢのうち任意の組み合わせを選択するようにしてもよい。また、スイッチ回路ＳＷ１Ｂは、第１のスイッチ回路ＳＷ１と連動しないで、独立に切り換えるようにしてもよい。

（第６の実施形態）
本実施の形態では、さらに第１の演算増幅器ＯＰ１の増幅率を切り換え可能な増幅回路について説明する。第１の実施形態では、第２の演算増幅器ＯＰ２の増幅率は（Ｒ１／Ｒ２）で定まる固定値であったが、本実施形態では、増幅率を切り換え可能な構成について説明する。

図９は、本実施形態における増幅回路を示す図である。同図は、図１と比較して、第２の抵抗Ｒ２の代わりに、複数の抵抗素子Ｒ２Ａ、・・・Ｒ２Ｂと第２のスイッチ回路ＳＷ２とを有する点が異なる。同じ構成要素には同じ符号を付しているので説明を省略し、以下異なる点を中心に説明する。

複数の抵抗素子Ｒ２Ａ、・・・、Ｒ２Ｂは、互いに異なる抵抗値を有する。

第２のスイッチ回路ＳＷ２は、第１の演算増幅器ＯＰ１の出力端子ＯＵＴと第１の演算増幅器ＯＰ１の正入力端子＋ＩＮの間に挿入すべき抵抗素子を選択的に切り換える。ここでは、複数の抵抗素子Ｒ２Ａ、・・・Ｒ２Ｂのうち任意の１つを選択するものとする。

本実施の形態における増幅回路によれば、第１の演算増幅器ＯＰ１の増幅率は、選択された抵抗素子と第２の抵抗Ｒ２の比により定まる。それゆえ、第２のスイッチ回路ＳＷ２は、増幅率を切り換えることができる。増幅率を切り換えは、例えば、本増幅回路が装備される光ディスクドライブにおける読み出し速度や書き込み速度（つまり、１倍速、２倍速、・・・１６倍速など）に応じて切り換えることができる。また、同じ速度でも読み出し速度時と書き込み速度時とで切り換えるようにしてもよい。

なお、第２のスイッチ回路ＳＷ２は、複数の抵抗素子Ｒ２Ａ、・・・Ｒ２Ｂのうち任意の組み合わせを選択するようにしてもよい。

（第７の実施形態）
本実施の形態では、フォトダイオードＰＤをカソードコモンで演算増幅器ＯＰ１に接続する構成を説明する。

図１０は、第７の実施形態における増幅回路を示す図である。同図は、図１と比較して、フォトダイオードＰＤの変わりにフォトダイオードＰＤ１を備える点が異なる。同じ構成要素には同じ符号を付しているので説明を省略し、以下異なる点を中心に説明する。

フォトダイオードＰＤ１は、そのカソードが第１の演算増幅器ＯＰ１の負入力端子−ＩＮに接続され、そのアノードが電源線Vddなど共通線に接続されている。

フォトダイオードは、本実施の形態のようにカソードコモンとすることも、他の実施の形態のようにアノードコモンとすることもできる。

（第８の実施形態）
本実施の形態では、さらに第１の演算増幅器ＯＰ１に接続されるフォトダイオードを切り換え可能な増幅回路について説明する。

図１１は、本実施形態における増幅回路を示す図である。同図は、図１と比較して、フォトダイオードＰＤの代わりに、複数のフォトダイオードＰＤＡ、・・・ＰＤＢと第３のスイッチ回路ＳＷ３とを有する点が異なる。同じ構成要素には同じ符号を付しているので説明を省略し、以下異なる点を中心に説明する。

複数のフォトダイオードＰＤＡ・・・、ＰＤＢは、異なる波長のレーザ光を発振出力する。さらに、波長が同じで感度が異なるフォトダイオードを含んでいてもよい。

第３のスイッチ回路ＳＷ３は、第１の演算増幅器ＯＰ１の負入力端子−ＩＮに接続すべきフォトダイオードを選択的に切り換える。ここでは、複数のフォトダイオードＰＤＡ・・・、ＰＤＢのうち任意の１つを選択するものとする。

本実施の形態における増幅回路によれば、例えば、異なる反射率をもつメディア（ＢＤ−ＲＯＭとＢＤ−Ｒなど）に対応して、最適なフォトダイオードに切り換えることができる。また、光ディスクの種類に対応して、最適なフォトダイオードに切り換えることができる。また、異なる方式の光学系に１つの増幅器に対応することができ、小型化に貢献できる。

（第９の実施形態）
本実施の形態では、第１の演算増幅器ＯＰ１の負入力端子−ＩＮに通常よりも大きい振幅の入力信号が入った場合に、応答が劣化するのを防止する増幅回路について説明する。

図１２は、本の実施形態における増幅回路を示す図である。同図は、図１と比較して、新たに出力電圧制御回路１２が追加されている点が異なる。同じ構成要素には同じ符号を付しているので説明を省略し、以下異なる点を中心に説明する。

出力電圧制御回路１２は、第１の演算増幅器ＯＰ１の電流出力がダイナミックレンジを越えそうな場合に、当該電流出力をダイナミックレンジの許容最大値にクリップする回路である。

本実施の形態における増幅回路によれば、出力信号がダイナミックレンジ一杯に飽和してから復帰するまでの時間を短縮することができる。すなわち、第１の演算増幅器の出力がダイナミックレンジ一杯になるような、言い換えれば、大きい振幅の入力信号が負入力端子に入った場合、第１の演算増幅器の内部回路が飽和してから、飽和が解消されるまで飽和復帰時間が遅くなる。これを防止するために振幅制御回路（クリップ回路）を入れて応答性をよくする。

なお、出力電圧制御回路１２の代わりに第１の抵抗Ｒ１に対して並列にダイオードを接続してもよい。このダイオードは、第１の抵抗Ｒ１を流れる電流ｉ１が許容最大値に対応する電圧ｉ１・Ｒ１を降伏電圧とし、許容最大値を超える場合に導通するようにすればよい。

（第１０の実施形態）
本実施の形態では、バイポーラトランジスタで第１の演算増幅器ＯＰ１を構成した場合に、負入力端子と正入力端子のベース電流ＩＢによって生じる得るオフセット電圧を防止する増幅回路について説明する。

図１３は、第１０の実施形態における増幅回路を示す図である。

第１の演算増幅器ＯＰ１の負入力端子−ＩＮに通常よりも大きい振幅の入力信号が入った場合に、応答が劣化するのを防止する増幅回路について説明する。同図は、図１と比較して、新たにベース電流補償回路１３が追加されている点が異なる。同じ構成要素には同じ符号を付しているので説明を省略し、以下異なる点を中心に説明する。

ベース電流補償回路１３は、第１の演算増幅器の前記負入力端子と第１の演算増幅器の正入力端子とに接続され、第１の演算増幅器内部の入力トランジスタのベース電流を補償する。これにより、両者のベース電流に起因するオフセット電圧の発生を防止する。

（第１１の実施形態）
図１４は、第１１の実施形態における光ピックアップの構成を示す図である。

同図の光ピックアップは、発光素子２１、集光レンズ２２、光学素子２２、対物レンズ２４、受光素子２５、増幅部２６を備える。

発光素子２１は、レーザ光を発振出力する。

集光レンズ２２は、発光素子２１からのレーザ光を集光する。

光学素子２２は、ダイクロイックフィルタやホログラムなどで構成され、集光レンズ２２からのレーザ光を対物レンズ２４に向けて反射し、さらに、光ディスクによって反射されたレーザ光を透過し、受光素子２５に出射する。

受光素子２５は、１つ以上のフォトダイオードＰＤを有し、光ディスクによって反射されたレーザ光を集光レンズ２２を介して受光し、受光信号を出力する。

増幅部２６は、受光素子２５のフォトダイオードＰＤと同数の増幅回路を有する。各増幅回路は、上記各実施の形態で説明した増幅回路である。

なお、上記各実施の形態において、第１の演算増幅器を電界効果トランジスタで構成するようにしてもよい。すなわち、第１の演算増幅器をＣＭＯＳで構成することにより第１の演算増幅器の負入力端子と正入力端子に流れる電流がなくなりオフセット電圧が発生しにくくなる。

さらに、上記各実施の形態において、第１の演算増幅器を電界効果トランジスタとバイポーラトランジスタの混在プロセスで構成するようにしてもよい。たとえば、演算増幅器を差動トランジスタのみＣＭＯＳで構成することにより第１の演算増幅器の負入力端子と正入力端子に流れる電流がなくなりオフセット電圧がよくなる。

上記各実施の形態において、複数個のフォトダイオードを第３のSW回路で任意のフォトダイオードに切換えるようにしてもよい。

また、上記各実施の形態について、組み合わせ可能なものは当然に組み合わせてもよい。

本発明は、フォトダイオードからの受光信号を増幅する増幅回路に適しており、例えば、ＢＤ−ＲＯＭ、ＢＤ−Ｒなどに光ディスク、光磁気ディスクなどに適している。

第１の実施形態における増幅回路を示す図である。 増幅回路のより詳細な回路図である。 増幅回路の利得−周波数特性を示す図である。 第２の実施形態における増幅回路を示す図である。 第３の実施形態における増幅回路を示す図である。 バッファ回路のより詳細な構成を示す図である。 第３の実施形態における増幅回路を示す図である。 第４の実施形態における増幅回路を示す図である。 演算増幅器のより詳細な構成を示す図である。 第５の実施形態における増幅回路を示す図である。 第６の実施形態における増幅回路を示す図である。 第７の実施形態における増幅回路を示す図である。 第８の実施形態における増幅回路を示す図である。 第９の実施形態における増幅回路を示す図である。 第１０の実施形態における増幅回路を示す図である。 従来技術における増幅回路を示す図である。 従来技術における増幅回路の利得−周波数特性を示す図である。

符号の説明

１２ 出力電圧制御回路
１３ ベース電流補償回路
２０ 光ピックアップ
２１ 発光素子
２２ 集光レンズ
２３ 光学素子
２４ 対物レンズ
２５ 受光素子
２６ 増幅部
−ＩＮ 負入力端子
＋ＩＮ 正入力端子
ｆ１、ｆ２、ｆ３ ポート周波数
Ｄ１、Ｄ２ ダイオード
ＩＮ 入力端子
ＯＰ１ 第１の演算増幅器
ＯＰ２ 第２の演算増幅器
ＯＵＴ 出力端子
ＰＤ フォトダイオード
Ｒ１ 第１の抵抗
Ｒ２ 第２の抵抗
Ｒ３ 第３の抵抗
Ｓ１、Ｓ２、Ｓ３ 電流源
ＳＷ１ 第１のスイッチ回路ＳＷ１
ＳＷ２ 第１のスイッチ回路ＳＷ２
Ｔｒ１、Ｔｒ２、Ｔｒ３ トランジスタ

Claims (10)

1. 負入力端子と正入力端子と出力端子とを有する第１の演算増幅器と、
   前記負入力端子に接続されたフォトダイオードと、
   前記出力端子と前記負入力端子の間に挿入された第１の抵抗と、
   前記出力端子と前記正入力端子の間に挿入された第２の抵抗と、
   前記第１の演算増幅器の出力端子から前記第２ の抵抗を介して出力される電流が入力される電流バッファ回路と、
   第２の演算増幅器とを備え、
   前記バッファ回路の出力端子と前記第２の演算増幅器の入力端子とが接続され、
   前記第２の演算増幅器の入力端子と前記第２の演算増幅器の出力端子の間に第３の抵抗が挿入されていることを特徴とする増幅回路。
2. 前記電流バッファ回路は、電流増幅機能を有することを特徴とする請求項１記載の増幅回路。
3. 前記電流バッファ回路は、前記第１の演算増幅器の前記出力端子から前記第２の抵抗を介して電流を出力する出力信号線にバイアス電圧を設定するためのバイアス回路を有することを特徴とする請求項１記載の増幅回路。
4. 前記第１の抵抗は、複数の抵抗素子と、前記第１の演算増幅器の前記出力端子と前記第１の演算増幅器の前記負入力端子の間に挿入すべき抵抗素子を選択的に切り換える第１のスイッチ回路とを有する
   ことを特徴とする請求項１記載の増幅回路。
5. 前記第１増幅回路は、さらに、位相補償用の複数の容量素子を有し、
   前記第１のスイッチ回路は、前記抵抗素子の切り換えと連動して容量素子を切り換える
   ことを特徴とする請求項４記載の増幅回路。
6. 前記第２の抵抗は、複数の抵抗素子と、前記第１の演算増幅器の前記出力端子と前記第１の演算増幅器の前記正入力端子の間に挿入すべき抵抗素子を選択的に切り換える第２のスイッチ回路とを有する
   ことを特徴とする請求項１記載の増幅回路。
7. 前記増幅回路は、さらに、第１の演算増幅器の前記出力端子の電圧が、所定電圧以上になることを防止する出力電圧制御回路を備えることを特徴とする請求項１記載の増幅回路。
8. 第１の演算増幅器の前記負入力端子と第１の演算増幅器の正入力端子とに接続され、第１の演算増幅器内部の入力トランジスタのベース電流を補償するベース電流補償回路を備えることを特徴とする請求項１記載の増幅回路。
9. 前記フォトダイオードは、光ディスクに反射されたレーザ光を受けることを特徴とする請求項１から８の何れかに１項に記載の増幅回路。
10. 請求項１から９の何れかに１項に記載の増幅回路を備えることを特徴とする光ピックアップ。

Images