JP2003152469A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JP2003152469A JP2003152469A JP2001344167A JP2001344167A JP2003152469A JP 2003152469 A JP2003152469 A JP 2003152469A JP 2001344167 A JP2001344167 A JP 2001344167A JP 2001344167 A JP2001344167 A JP 2001344167A JP 2003152469 A JP2003152469 A JP 2003152469A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- transistors
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 差動増幅器の出力端子に発生する直流オフセ
ット電圧を低減することを目的とする。 【解決手段】 正入力端子２３、負入力端子２４、出力
端子２５により構成される差動増幅器において、カレン
トミラー回路を構成するトランジスタ８、９のベース電
流により出力端子２５に発生する直流オフセット電圧を
打ち消すために、トランジスタ２、３、４、１２、１
３、１４、２６、２７、抵抗１６、１８によって構成さ
れるベース電流補償回路を備えた差動増幅器。
ット電圧を低減することを目的とする。 【解決手段】 正入力端子２３、負入力端子２４、出力
端子２５により構成される差動増幅器において、カレン
トミラー回路を構成するトランジスタ８、９のベース電
流により出力端子２５に発生する直流オフセット電圧を
打ち消すために、トランジスタ２、３、４、１２、１
３、１４、２６、２７、抵抗１６、１８によって構成さ
れるベース電流補償回路を備えた差動増幅器。
Description
【０００１】
【発明の属する技術分野】本発明は、差動増幅器に係
り、オフセット電圧を低減できる差動増幅器に関するも
のである。
り、オフセット電圧を低減できる差動増幅器に関するも
のである。
【０００２】
【従来の技術】従来より、半導体集積回路において差動
増幅器が使われている。
増幅器が使われている。
【０００３】以下に従来の差動増幅器について、図４を
用いて説明する。
用いて説明する。
【０００４】図４は従来の差動増幅器であり、１〜１４
はトランジスタ、１５〜２０は抵抗、２１は電流源、２
２は電源を示す。それらの素子は差動増幅器を構成して
おり、２３は正入力端子、２４は負入力端子、２５は出
力端子を示す。
はトランジスタ、１５〜２０は抵抗、２１は電流源、２
２は電源を示す。それらの素子は差動増幅器を構成して
おり、２３は正入力端子、２４は負入力端子、２５は出
力端子を示す。
【０００５】トランジスタ６、７はエミッタ共通の差動
回路を構成し、トランジスタ８、９で構成されるカレン
トミラー回路がアクティブ負荷とし接続される。これら
の素子は、トランジスタ６、７のベースをそれぞれ負入
力端子、正入力端子、トランジスタ６のエミッタとトラ
ンジスタ８の接続点を出力端子とした差動増幅器を構成
している。
回路を構成し、トランジスタ８、９で構成されるカレン
トミラー回路がアクティブ負荷とし接続される。これら
の素子は、トランジスタ６、７のベースをそれぞれ負入
力端子、正入力端子、トランジスタ６のエミッタとトラ
ンジスタ８の接続点を出力端子とした差動増幅器を構成
している。
【０００６】以上のように構成された差動増幅器につい
て、以下にその動作を説明する。トランジスタ８、９に
はベース電流が存在する。これらのベース電流を順にＩ
Ｂ８、ＩＢ９とし、トランジスタ６、７、８、９のコレ
クタ電流をＩＣ６、ＩＣ７、ＩＣ８、ＩＣ９とすると、 ＩＣ６＝ＩＣ８ ……（１） ＩＣ７＝ＩＣ９＋ＩＢ８＋ＩＢ９ ……（２） ここで、トランジスタ６、７はカレントミラー回路であ
るので、 ＩＣ８＝ＩＣ９ ……（３） ＩＢ８＝ＩＢ９ ……（４） したがって、式（１）、（２）、（３）、（４）より ＩＣ７＝ＩＣ６＋２×ＩＢ８ ……（５） となる。
て、以下にその動作を説明する。トランジスタ８、９に
はベース電流が存在する。これらのベース電流を順にＩ
Ｂ８、ＩＢ９とし、トランジスタ６、７、８、９のコレ
クタ電流をＩＣ６、ＩＣ７、ＩＣ８、ＩＣ９とすると、 ＩＣ６＝ＩＣ８ ……（１） ＩＣ７＝ＩＣ９＋ＩＢ８＋ＩＢ９ ……（２） ここで、トランジスタ６、７はカレントミラー回路であ
るので、 ＩＣ８＝ＩＣ９ ……（３） ＩＢ８＝ＩＢ９ ……（４） したがって、式（１）、（２）、（３）、（４）より ＩＣ７＝ＩＣ６＋２×ＩＢ８ ……（５） となる。
【０００７】一般に差動増幅器は、２つの入力信号がバ
ランスした状態で使用され、差動入力の直流オフセット
電圧がゼロに近いほど性能が良いものとされる。即ち、
トランジスタ６、７のベースは同電位で動作するのが理
想であり、そのためにはトランジスタ６、７のコレクタ
電流が等しくなる必要がある。しかし実際には、式
（５）からＩＣ６とＩＣ７が等しくないために、トラン
ジスタ１、２のベース電圧に電位差が生じ、これが直流
オフセット電圧として発生する。また、ＩＢ８、ＩＢ９
は、トランジスタ８、９のコレクタ電流とｈｆｅによっ
て決まる値であるので、直流オフセット電圧は、ｈｆｅ
ばらつきの影響を受けやすい。通常、この直流オフセッ
ト電圧が出力信号に及ぼす影響を防ぐため、演算増幅器
の出力端子に外付けで容量を接続している。
ランスした状態で使用され、差動入力の直流オフセット
電圧がゼロに近いほど性能が良いものとされる。即ち、
トランジスタ６、７のベースは同電位で動作するのが理
想であり、そのためにはトランジスタ６、７のコレクタ
電流が等しくなる必要がある。しかし実際には、式
（５）からＩＣ６とＩＣ７が等しくないために、トラン
ジスタ１、２のベース電圧に電位差が生じ、これが直流
オフセット電圧として発生する。また、ＩＢ８、ＩＢ９
は、トランジスタ８、９のコレクタ電流とｈｆｅによっ
て決まる値であるので、直流オフセット電圧は、ｈｆｅ
ばらつきの影響を受けやすい。通常、この直流オフセッ
ト電圧が出力信号に及ぼす影響を防ぐため、演算増幅器
の出力端子に外付けで容量を接続している。
【０００８】
【発明が解決しようとする課題】近年、ポータブル機器
を中心としてセットの小型化が進行する中、外付け部品
削減のため、半導体集積回路においては入力から出力ま
での間を直流バイアス直結とする構成が求められてき
た。しかしながら従来の構成では、演算増幅器そのもの
に直流オフセット電圧が発生し、外付け容量を削減しよ
うとした場合、各段の演算増幅器の直流オフセット電圧
が加算され出力される。その結果、スイッチ回路等が内
蔵された場合、直流オフセット電圧によって発生する直
流電圧差が、スイッチ切替時にショック音となって発生
するという課題を生じている。
を中心としてセットの小型化が進行する中、外付け部品
削減のため、半導体集積回路においては入力から出力ま
での間を直流バイアス直結とする構成が求められてき
た。しかしながら従来の構成では、演算増幅器そのもの
に直流オフセット電圧が発生し、外付け容量を削減しよ
うとした場合、各段の演算増幅器の直流オフセット電圧
が加算され出力される。その結果、スイッチ回路等が内
蔵された場合、直流オフセット電圧によって発生する直
流電圧差が、スイッチ切替時にショック音となって発生
するという課題を生じている。
【０００９】本発明は、上記従来の問題点を解決するも
ので、出力部のエミッタホロアを構成するトランジスタ
のベース電流により発生するオフセット電圧と、入力差
動回路のアクティブ負荷となるカレントミラー回路を構
成するトランジスタのベース電流により発生するオフセ
ット電圧を打ち消す補正回路を保持することで、上記の
課題を解決する演算増幅器を提供することを目的とす
る。
ので、出力部のエミッタホロアを構成するトランジスタ
のベース電流により発生するオフセット電圧と、入力差
動回路のアクティブ負荷となるカレントミラー回路を構
成するトランジスタのベース電流により発生するオフセ
ット電圧を打ち消す補正回路を保持することで、上記の
課題を解決する演算増幅器を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】この課題を解決するため
に本発明の差動増幅器は、エミッタが共通で第１の定電
流源と接続して差動回路を構成する第１のトランジス
タ、第２のトランジスタと、前記第２のトランジスタの
コレクタにベース、コレクタが接続された第３のトラン
ジスタと、前記第１のトランジスタのコレクタにコレク
タが接続され、前記第３のトランジスタとベースが共通
接続しカレントミラー回路を構成する第４のトランジス
タを備え、正入力が前記第２のトランジスタのベースに
接続され、負入力が前記第１のトランジスタのベースに
接続され前記第１のトランジスタのコレクタと第４のト
ランジスタのコレクタとの接続点を出力とする差動増幅
器において、前記第１のトランジスタとベースを共通と
し、コレクタが接地された第５のトランジスタと、前記
第５のトランジスタのエミッタにコレクタが接続され、
前記第１のトランジスタのコレクタと第４のトランジス
タのコレクタにベースが接続された第６のトランジスタ
と、前記第６のトランジスタのエミッタにコレクタが接
続され、電源にエミッタが接続された第７のトランジス
タと、前記第７のトランジスタにベースが共通接続し、
電源にコレクタが接続され、第３の定電流源にエミッタ
が接続された第８のトランジスタを備え、前記第２のト
ランジスタとベースを共通とし、コレクタが接地された
第９のトランジスタと、前記第９のトランジスタのエミ
ッタにコレクタが接続され、前記第２のトランジスタの
コレクタと第３のトランジスタのコレクタにベースが接
続された第１０のトランジスタと、前記第１０のトラン
ジスタのエミッタにコレクタが接続され、エミッタが電
源に接続された第１１のトランジスタと、前記第１１の
トランジスタとベースを共通とし、電源にコレクタが接
続され、第４の定電流源にエミッタが接続された第１２
のトランジスタを備え、前記第１、２、３、８、１２の
トランジスタは１の極性からなり、前記第３〜７、第９
〜１１のトランジスタは逆極性から構成され、前記第
１、第２のトランジスタのエミッタ電流値、前記第２、
３の電流源の電流値がどれも等しく構成されている。
に本発明の差動増幅器は、エミッタが共通で第１の定電
流源と接続して差動回路を構成する第１のトランジス
タ、第２のトランジスタと、前記第２のトランジスタの
コレクタにベース、コレクタが接続された第３のトラン
ジスタと、前記第１のトランジスタのコレクタにコレク
タが接続され、前記第３のトランジスタとベースが共通
接続しカレントミラー回路を構成する第４のトランジス
タを備え、正入力が前記第２のトランジスタのベースに
接続され、負入力が前記第１のトランジスタのベースに
接続され前記第１のトランジスタのコレクタと第４のト
ランジスタのコレクタとの接続点を出力とする差動増幅
器において、前記第１のトランジスタとベースを共通と
し、コレクタが接地された第５のトランジスタと、前記
第５のトランジスタのエミッタにコレクタが接続され、
前記第１のトランジスタのコレクタと第４のトランジス
タのコレクタにベースが接続された第６のトランジスタ
と、前記第６のトランジスタのエミッタにコレクタが接
続され、電源にエミッタが接続された第７のトランジス
タと、前記第７のトランジスタにベースが共通接続し、
電源にコレクタが接続され、第３の定電流源にエミッタ
が接続された第８のトランジスタを備え、前記第２のト
ランジスタとベースを共通とし、コレクタが接地された
第９のトランジスタと、前記第９のトランジスタのエミ
ッタにコレクタが接続され、前記第２のトランジスタの
コレクタと第３のトランジスタのコレクタにベースが接
続された第１０のトランジスタと、前記第１０のトラン
ジスタのエミッタにコレクタが接続され、エミッタが電
源に接続された第１１のトランジスタと、前記第１１の
トランジスタとベースを共通とし、電源にコレクタが接
続され、第４の定電流源にエミッタが接続された第１２
のトランジスタを備え、前記第１、２、３、８、１２の
トランジスタは１の極性からなり、前記第３〜７、第９
〜１１のトランジスタは逆極性から構成され、前記第
１、第２のトランジスタのエミッタ電流値、前記第２、
３の電流源の電流値がどれも等しく構成されている。
【００１１】このように構成することにより、入力差動
回路のアクティブ負荷となるカレントミラー回路を構成
するトランジスタのベース電流のより発生する直流オフ
セット電圧を打ち消すことにより、差動増幅器の出力端
子に発生する直流オフセット電圧を大きく低減し、トラ
ンジスタのｈｆｅばらつきの影響も受けにくくすること
ができる。
回路のアクティブ負荷となるカレントミラー回路を構成
するトランジスタのベース電流のより発生する直流オフ
セット電圧を打ち消すことにより、差動増幅器の出力端
子に発生する直流オフセット電圧を大きく低減し、トラ
ンジスタのｈｆｅばらつきの影響も受けにくくすること
ができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。
て、図面を用いて説明する。
【００１３】（第１の実施形態）図１は本発明の第１の
実施形態における差動増幅器の構成を示すものである。
実施形態における差動増幅器の構成を示すものである。
【００１４】図１において、１〜１４はトランジスタ、
１５〜２０は抵抗、２１は定電流源、２２は電源端子を
示す。それらの素子は差動増幅器を構成しており、２３
は正入力端子、２４は負入力端子、２５は出力端子を示
す。これらは従来例の構成と同じである。これらの素子
に加えて、２６、２７はトランジスタを示しており、本
発明によるベース電流補償回路を構成している。
１５〜２０は抵抗、２１は定電流源、２２は電源端子を
示す。それらの素子は差動増幅器を構成しており、２３
は正入力端子、２４は負入力端子、２５は出力端子を示
す。これらは従来例の構成と同じである。これらの素子
に加えて、２６、２７はトランジスタを示しており、本
発明によるベース電流補償回路を構成している。
【００１５】以上のように構成された演算増幅器につい
て、以下にその動作を説明する。トランジスタ６、７、
８、９、２６、２７のベース電流を順にＩＢ６、ＩＢ
７、ＩＢ８、ＩＢ９、ＩＢ２６，ＩＢ２７とし、トラン
ジスタ６、７、８、９のコレクタ電流をＩＣ６、ＩＣ
７、ＩＣ８、ＩＣ９とすると ＩＢ８＝ＩＢ９ ……（６） ＩＣ８＝ＩＣ９ ……（７） ＩＣ６＝ＩＣ８＋ＩＢ２６＋ＩＢ２７ ……（８） ＩＣ７＝ＩＣ９＋ＩＢ８＋ＩＢ９ ……（９） となる。そして、ＩＣ２：ＩＣ１０：ＩＣ１４＝１：
２：１の比率で設定すると、下式（１０）の状態で回路
動作することになる。
て、以下にその動作を説明する。トランジスタ６、７、
８、９、２６、２７のベース電流を順にＩＢ６、ＩＢ
７、ＩＢ８、ＩＢ９、ＩＢ２６，ＩＢ２７とし、トラン
ジスタ６、７、８、９のコレクタ電流をＩＣ６、ＩＣ
７、ＩＣ８、ＩＣ９とすると ＩＢ８＝ＩＢ９ ……（６） ＩＣ８＝ＩＣ９ ……（７） ＩＣ６＝ＩＣ８＋ＩＢ２６＋ＩＢ２７ ……（８） ＩＣ７＝ＩＣ９＋ＩＢ８＋ＩＢ９ ……（９） となる。そして、ＩＣ２：ＩＣ１０：ＩＣ１４＝１：
２：１の比率で設定すると、下式（１０）の状態で回路
動作することになる。
【００１６】
ＩＢ８＝ＩＢ９＝ＩＢ２６＝ＩＢ２７ ……（１０）
式（８）、（９）、（１０）より
ＩＣ６＝ＩＣ７ ……（１１）
となる。式（１１）はトランジスタ１、２のベース電圧
が等しくなることを示しており、本来ベース電圧が原因
で発生するオフセット電圧が消去されていることを示し
ている。
が等しくなることを示しており、本来ベース電圧が原因
で発生するオフセット電圧が消去されていることを示し
ている。
【００１７】図３は、第１の実施形態における第２の回
路例を示す。１〜１４はトランジスタ、１５〜２０は抵
抗、２１は電流源、２２は電源を示す。それらの素子は
差動増幅器を構成しており、２３は正入力端子、２４は
負入力端子、２５は出力端子を示している。これらは図
１の回路構成と同じである。図１の回路構成と異なるの
は、差動回路部を構成するトランジスタ６、７のエミッ
タ間に抵抗４３を接続し、それぞれのエミッタにトラン
ジスタ３９、４０のコレクタを接続して、専用の定電流
源を設けている点である。なお、抵抗４１、４２は電流
設定用の抵抗である。この第２の回路例は、トランジス
タ６、７のエミッタ間に抵抗４３を接続することで、無
歪みで増幅できる入力電圧の範囲、即ち入力ダイナミッ
クレンジを拡大することができる。ここで、ＩＣ２：Ｉ
Ｃ４０：ＩＣ３９：ＩＣ１４＝１：１：１：１の比率で
設定すると、第１の実施形態と同様にトランジスタ１、
２のベース電圧が等しくなることを示しており、直流オ
フセット電圧は消去される。
路例を示す。１〜１４はトランジスタ、１５〜２０は抵
抗、２１は電流源、２２は電源を示す。それらの素子は
差動増幅器を構成しており、２３は正入力端子、２４は
負入力端子、２５は出力端子を示している。これらは図
１の回路構成と同じである。図１の回路構成と異なるの
は、差動回路部を構成するトランジスタ６、７のエミッ
タ間に抵抗４３を接続し、それぞれのエミッタにトラン
ジスタ３９、４０のコレクタを接続して、専用の定電流
源を設けている点である。なお、抵抗４１、４２は電流
設定用の抵抗である。この第２の回路例は、トランジス
タ６、７のエミッタ間に抵抗４３を接続することで、無
歪みで増幅できる入力電圧の範囲、即ち入力ダイナミッ
クレンジを拡大することができる。ここで、ＩＣ２：Ｉ
Ｃ４０：ＩＣ３９：ＩＣ１４＝１：１：１：１の比率で
設定すると、第１の実施形態と同様にトランジスタ１、
２のベース電圧が等しくなることを示しており、直流オ
フセット電圧は消去される。
【００１８】図２は、第２の実施形態における増幅器の
回路構成図を示す。図２において、１〜１４はトランジ
スタ、１５〜２０は抵抗、２１は定電流源、２２は電源
端子を示す。それらの素子は差動増幅器を構成してお
り、２３は正入力端子、２４は負入力端子を示す。これ
らは上述した第１の実施形態の構成と同じである。さら
にこれらの素子に加え、２８〜３１のトランジスタ、３
２、３３の抵抗により、エミッタフォロアおよびトラン
ジスタ２８のベース電流補償回路を構成している。さら
に、トランジスタ３４、３５、３６、抵抗３７、３８に
よりダーリントン接続回路、２５の出力端子を備え、閉
回路利得の向上と出力ダイナミックレンジの拡大を図っ
ているが、本発明となる部分に関しては第１の実施形態
と同一である。
回路構成図を示す。図２において、１〜１４はトランジ
スタ、１５〜２０は抵抗、２１は定電流源、２２は電源
端子を示す。それらの素子は差動増幅器を構成してお
り、２３は正入力端子、２４は負入力端子を示す。これ
らは上述した第１の実施形態の構成と同じである。さら
にこれらの素子に加え、２８〜３１のトランジスタ、３
２、３３の抵抗により、エミッタフォロアおよびトラン
ジスタ２８のベース電流補償回路を構成している。さら
に、トランジスタ３４、３５、３６、抵抗３７、３８に
よりダーリントン接続回路、２５の出力端子を備え、閉
回路利得の向上と出力ダイナミックレンジの拡大を図っ
ているが、本発明となる部分に関しては第１の実施形態
と同一である。
【００１９】
【発明の効果】以上のように本発明の差動増幅器の構成
は、入力差動回路のアクティブ負荷となるカレントミラ
ー回路を構成するトランジスタのベース電流により発生
する直流オフセット電圧を打ち消すことにより、差動増
幅器の出力端子に発生する直流オフセット電圧を大きく
低減し、トランジスタのｈｆｅばらつきの影響も受けに
くくすることができる。
は、入力差動回路のアクティブ負荷となるカレントミラ
ー回路を構成するトランジスタのベース電流により発生
する直流オフセット電圧を打ち消すことにより、差動増
幅器の出力端子に発生する直流オフセット電圧を大きく
低減し、トランジスタのｈｆｅばらつきの影響も受けに
くくすることができる。
【図１】本発明の実施の形態である差動増幅器の回路図
【図２】本発明の実施の形態である差動増幅器の第２の
回路図
回路図
【図３】本発明の実施の形態である差動増幅器の第３の
回路図
回路図
【図４】従来の差動増幅器の回路図
１〜１４ トランジスタ
１５〜２０ 抵抗
２１ 電流源
２２ 電源
２３ 正入力端子
２４ 負入力端子
２５ 出力端子
２６〜３１ トランジスタ
３２、３３ 抵抗
３４、３５、３６ トランジスタ
３７、３８ 抵抗
３９、４０ トランジスタ
４１〜４３ 抵抗
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 廣瀬 淳子
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 5J066 AA01 AA12 CA13 FA08 HA08
HA25 KA05 MA01 MA21 ND01
ND14 ND22 ND23 PD01
5J091 AA01 AA12 CA13 FA08 HA08
HA25 KA05 MA01 MA21
5J500 AA01 AA12 AC13 AF08 AH08
AH25 AK05 AM01 AM21 DN01
DN14 DN22 DN23 DP01
Claims (2)
- 【請求項１】 第１導電特性の第１、第２トランジスタ
のエミッタ共通接続部に一定電流を供給して第１、第２
トランジスタのコレクタ間に第２トランジスタの電流に
応答した電流ミラー回路を形成し、第１トランジスタの
前記コレクタから、第１、第２トランジスタのベース間
信号に応じた信号を出力する差動増幅器において、 前記第１、第２トランジスタのベースにベースが個々に
接続された第２導電特性の第１、第２トランジスタと、 前記第２導電特性の第１、第２トランジスタのエミッタ
にコレクタが個々に接続され、ベースが前記第１導電特
性の第１トランジスタのコレクタに共通接続された第２
導電特性の第３、第４トランジスタを備え、 前記第２導電特性の第３、第４トランジスタのエミッタ
に前記エミッタ共通接続部の前記一定電流に比例した電
流を個々に与えたことを特徴とする差動増幅器。 - 【請求項２】 エミッタが共通で第１の定電流源と接続
して差動回路を構成する第１のトランジスタ、第２のト
ランジスタと、前記第２のトランジスタのコレクタにベ
ース、コレクタが接続された第３のトランジスタと、前
記第１のトランジスタのコレクタにコレクタが接続さ
れ、前記第３のトランジスタとベースが共通接続しカレ
ントミラー回路を構成する第４のトランジスタを備え、
正入力が前記第２のトランジスタのベースに接続され、
負入力が前記第１のトランジスタのベースに接続され前
記第１のトランジスタのコレクタと第４のトランジスタ
のコレクタとの接続点を出力とする差動増幅器におい
て、 前記第１のトランジスタとベースを共通とし、コレクタ
が接地された第５のトランジスタと、前記第５のトラン
ジスタのエミッタにコレクタが接続され、前記第１のト
ランジスタのコレクタと第４のトランジスタのコレクタ
にベースが接続された第６のトランジスタと、前記第６
のトランジスタのエミッタにコレクタが接続され、電源
にエミッタが接続された第７のトランジスタと、前記第
７のトランジスタにベースが共通接続し、電源にコレク
タが接続され、第２の定電流源にエミッタが接続された
第８のトランジスタを備え、前記第２のトランジスタと
ベースを共通とし、コレクタが接地された第９のトラン
ジスタと、前記第９のトランジスタのエミッタにコレク
タが接続され、前記第２のトランジスタのコレクタと第
３のトランジスタのコレクタにベースが接続された第１
０のトランジスタと、前記第１０のトランジスタのエミ
ッタにコレクタが接続され、エミッタが電源に接続され
た第１１のトランジスタと、前記第１１のトランジスタ
とベースを共通とし、電源にコレクタが接続され、第３
の定電流源にエミッタが接続された第１２のトランジス
タを備え、前記第１、２、８、１２のトランジスタは１
の極性からなり、前記第３〜７、９〜１１のトランジス
タは逆極性から構成され、前記第１、２のトランジスタ
のエミッタ電流値、前記第２、３の電流源の電流値がど
れも等しいことを特徴とする差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001344167A JP2003152469A (ja) | 2001-11-09 | 2001-11-09 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001344167A JP2003152469A (ja) | 2001-11-09 | 2001-11-09 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003152469A true JP2003152469A (ja) | 2003-05-23 |
Family
ID=19157733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001344167A Pending JP2003152469A (ja) | 2001-11-09 | 2001-11-09 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003152469A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7449670B2 (en) * | 2006-03-31 | 2008-11-11 | Matsushita Electric Industrial Co., Ltd. | Amplifier circuit and optical pickup device |
| CN102769443A (zh) * | 2011-05-06 | 2012-11-07 | 日本电波工业株式会社 | 压电振动片、具有压电振动片的压电装置及压电装置的制造方法 |
| JP2015035683A (ja) * | 2013-08-08 | 2015-02-19 | 新日本無線株式会社 | 演算増幅器 |
-
2001
- 2001-11-09 JP JP2001344167A patent/JP2003152469A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7449670B2 (en) * | 2006-03-31 | 2008-11-11 | Matsushita Electric Industrial Co., Ltd. | Amplifier circuit and optical pickup device |
| CN102769443A (zh) * | 2011-05-06 | 2012-11-07 | 日本电波工业株式会社 | 压电振动片、具有压电振动片的压电装置及压电装置的制造方法 |
| JP2015035683A (ja) * | 2013-08-08 | 2015-02-19 | 新日本無線株式会社 | 演算増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907262A (en) | Folded-cascode amplifier stage | |
| US5475343A (en) | Class AB complementary output stage | |
| US4963834A (en) | Operational amplifier | |
| EP0215216B1 (en) | Differential pair with compensation for effects of parasitic capacitance | |
| KR100416168B1 (ko) | 전력 증폭기 | |
| JP2003152469A (ja) | 差動増幅器 | |
| JPS61150505A (ja) | 増幅回路 | |
| JPH0846462A (ja) | 低周波増幅器 | |
| US6300831B1 (en) | Compensating a Gm-boosted folded-cascode amplifier | |
| US4167708A (en) | Transistor amplifier | |
| JPS59207712A (ja) | 増幅器 | |
| US20030052737A1 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| EP1206033A2 (en) | Isolator circuit | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JPH08237050A (ja) | 増幅器回路 | |
| JP3837263B2 (ja) | 半導体集積回路 | |
| JP3051600B2 (ja) | 電流発生回路 | |
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| JP3309878B2 (ja) | アンプ | |
| JPH0124363B2 (ja) | ||
| US5880636A (en) | Input stage for operational amplifier utilizing phase delay of active load current mirror to achieve improved bandwidth and phase margin | |
| JP2914011B2 (ja) | 電流スイッチ回路 | |
| JP3108257B2 (ja) | 増幅器 | |
| JP3128361B2 (ja) | 差動増幅回路 | |
| JPH01268302A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041014 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080507 |