JP2003152469A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JP2003152469A JP2003152469A JP2001344167A JP2001344167A JP2003152469A JP 2003152469 A JP2003152469 A JP 2003152469A JP 2001344167 A JP2001344167 A JP 2001344167A JP 2001344167 A JP2001344167 A JP 2001344167A JP 2003152469 A JP2003152469 A JP 2003152469A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- transistors
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 差動増幅器の出力端子に発生する直流オフセ
ット電圧を低減することを目的とする。 【解決手段】 正入力端子23、負入力端子24、出力
端子25により構成される差動増幅器において、カレン
トミラー回路を構成するトランジスタ8、9のベース電
流により出力端子25に発生する直流オフセット電圧を
打ち消すために、トランジスタ2、3、4、12、1
3、14、26、27、抵抗16、18によって構成さ
れるベース電流補償回路を備えた差動増幅器。
ット電圧を低減することを目的とする。 【解決手段】 正入力端子23、負入力端子24、出力
端子25により構成される差動増幅器において、カレン
トミラー回路を構成するトランジスタ8、9のベース電
流により出力端子25に発生する直流オフセット電圧を
打ち消すために、トランジスタ2、3、4、12、1
3、14、26、27、抵抗16、18によって構成さ
れるベース電流補償回路を備えた差動増幅器。
Description
【0001】
【発明の属する技術分野】本発明は、差動増幅器に係
り、オフセット電圧を低減できる差動増幅器に関するも
のである。
り、オフセット電圧を低減できる差動増幅器に関するも
のである。
【0002】
【従来の技術】従来より、半導体集積回路において差動
増幅器が使われている。
増幅器が使われている。
【0003】以下に従来の差動増幅器について、図4を
用いて説明する。
用いて説明する。
【0004】図4は従来の差動増幅器であり、1〜14
はトランジスタ、15〜20は抵抗、21は電流源、2
2は電源を示す。それらの素子は差動増幅器を構成して
おり、23は正入力端子、24は負入力端子、25は出
力端子を示す。
はトランジスタ、15〜20は抵抗、21は電流源、2
2は電源を示す。それらの素子は差動増幅器を構成して
おり、23は正入力端子、24は負入力端子、25は出
力端子を示す。
【0005】トランジスタ6、7はエミッタ共通の差動
回路を構成し、トランジスタ8、9で構成されるカレン
トミラー回路がアクティブ負荷とし接続される。これら
の素子は、トランジスタ6、7のベースをそれぞれ負入
力端子、正入力端子、トランジスタ6のエミッタとトラ
ンジスタ8の接続点を出力端子とした差動増幅器を構成
している。
回路を構成し、トランジスタ8、9で構成されるカレン
トミラー回路がアクティブ負荷とし接続される。これら
の素子は、トランジスタ6、7のベースをそれぞれ負入
力端子、正入力端子、トランジスタ6のエミッタとトラ
ンジスタ8の接続点を出力端子とした差動増幅器を構成
している。
【0006】以上のように構成された差動増幅器につい
て、以下にその動作を説明する。トランジスタ8、9に
はベース電流が存在する。これらのベース電流を順にI
B8、IB9とし、トランジスタ6、7、8、9のコレ
クタ電流をIC6、IC7、IC8、IC9とすると、 IC6=IC8 ……(1) IC7=IC9+IB8+IB9 ……(2) ここで、トランジスタ6、7はカレントミラー回路であ
るので、 IC8=IC9 ……(3) IB8=IB9 ……(4) したがって、式(1)、(2)、(3)、(4)より IC7=IC6+2×IB8 ……(5) となる。
て、以下にその動作を説明する。トランジスタ8、9に
はベース電流が存在する。これらのベース電流を順にI
B8、IB9とし、トランジスタ6、7、8、9のコレ
クタ電流をIC6、IC7、IC8、IC9とすると、 IC6=IC8 ……(1) IC7=IC9+IB8+IB9 ……(2) ここで、トランジスタ6、7はカレントミラー回路であ
るので、 IC8=IC9 ……(3) IB8=IB9 ……(4) したがって、式(1)、(2)、(3)、(4)より IC7=IC6+2×IB8 ……(5) となる。
【0007】一般に差動増幅器は、2つの入力信号がバ
ランスした状態で使用され、差動入力の直流オフセット
電圧がゼロに近いほど性能が良いものとされる。即ち、
トランジスタ6、7のベースは同電位で動作するのが理
想であり、そのためにはトランジスタ6、7のコレクタ
電流が等しくなる必要がある。しかし実際には、式
(5)からIC6とIC7が等しくないために、トラン
ジスタ1、2のベース電圧に電位差が生じ、これが直流
オフセット電圧として発生する。また、IB8、IB9
は、トランジスタ8、9のコレクタ電流とhfeによっ
て決まる値であるので、直流オフセット電圧は、hfe
ばらつきの影響を受けやすい。通常、この直流オフセッ
ト電圧が出力信号に及ぼす影響を防ぐため、演算増幅器
の出力端子に外付けで容量を接続している。
ランスした状態で使用され、差動入力の直流オフセット
電圧がゼロに近いほど性能が良いものとされる。即ち、
トランジスタ6、7のベースは同電位で動作するのが理
想であり、そのためにはトランジスタ6、7のコレクタ
電流が等しくなる必要がある。しかし実際には、式
(5)からIC6とIC7が等しくないために、トラン
ジスタ1、2のベース電圧に電位差が生じ、これが直流
オフセット電圧として発生する。また、IB8、IB9
は、トランジスタ8、9のコレクタ電流とhfeによっ
て決まる値であるので、直流オフセット電圧は、hfe
ばらつきの影響を受けやすい。通常、この直流オフセッ
ト電圧が出力信号に及ぼす影響を防ぐため、演算増幅器
の出力端子に外付けで容量を接続している。
【0008】
【発明が解決しようとする課題】近年、ポータブル機器
を中心としてセットの小型化が進行する中、外付け部品
削減のため、半導体集積回路においては入力から出力ま
での間を直流バイアス直結とする構成が求められてき
た。しかしながら従来の構成では、演算増幅器そのもの
に直流オフセット電圧が発生し、外付け容量を削減しよ
うとした場合、各段の演算増幅器の直流オフセット電圧
が加算され出力される。その結果、スイッチ回路等が内
蔵された場合、直流オフセット電圧によって発生する直
流電圧差が、スイッチ切替時にショック音となって発生
するという課題を生じている。
を中心としてセットの小型化が進行する中、外付け部品
削減のため、半導体集積回路においては入力から出力ま
での間を直流バイアス直結とする構成が求められてき
た。しかしながら従来の構成では、演算増幅器そのもの
に直流オフセット電圧が発生し、外付け容量を削減しよ
うとした場合、各段の演算増幅器の直流オフセット電圧
が加算され出力される。その結果、スイッチ回路等が内
蔵された場合、直流オフセット電圧によって発生する直
流電圧差が、スイッチ切替時にショック音となって発生
するという課題を生じている。
【0009】本発明は、上記従来の問題点を解決するも
ので、出力部のエミッタホロアを構成するトランジスタ
のベース電流により発生するオフセット電圧と、入力差
動回路のアクティブ負荷となるカレントミラー回路を構
成するトランジスタのベース電流により発生するオフセ
ット電圧を打ち消す補正回路を保持することで、上記の
課題を解決する演算増幅器を提供することを目的とす
る。
ので、出力部のエミッタホロアを構成するトランジスタ
のベース電流により発生するオフセット電圧と、入力差
動回路のアクティブ負荷となるカレントミラー回路を構
成するトランジスタのベース電流により発生するオフセ
ット電圧を打ち消す補正回路を保持することで、上記の
課題を解決する演算増幅器を提供することを目的とす
る。
【0010】
【課題を解決するための手段】この課題を解決するため
に本発明の差動増幅器は、エミッタが共通で第1の定電
流源と接続して差動回路を構成する第1のトランジス
タ、第2のトランジスタと、前記第2のトランジスタの
コレクタにベース、コレクタが接続された第3のトラン
ジスタと、前記第1のトランジスタのコレクタにコレク
タが接続され、前記第3のトランジスタとベースが共通
接続しカレントミラー回路を構成する第4のトランジス
タを備え、正入力が前記第2のトランジスタのベースに
接続され、負入力が前記第1のトランジスタのベースに
接続され前記第1のトランジスタのコレクタと第4のト
ランジスタのコレクタとの接続点を出力とする差動増幅
器において、前記第1のトランジスタとベースを共通と
し、コレクタが接地された第5のトランジスタと、前記
第5のトランジスタのエミッタにコレクタが接続され、
前記第1のトランジスタのコレクタと第4のトランジス
タのコレクタにベースが接続された第6のトランジスタ
と、前記第6のトランジスタのエミッタにコレクタが接
続され、電源にエミッタが接続された第7のトランジス
タと、前記第7のトランジスタにベースが共通接続し、
電源にコレクタが接続され、第3の定電流源にエミッタ
が接続された第8のトランジスタを備え、前記第2のト
ランジスタとベースを共通とし、コレクタが接地された
第9のトランジスタと、前記第9のトランジスタのエミ
ッタにコレクタが接続され、前記第2のトランジスタの
コレクタと第3のトランジスタのコレクタにベースが接
続された第10のトランジスタと、前記第10のトラン
ジスタのエミッタにコレクタが接続され、エミッタが電
源に接続された第11のトランジスタと、前記第11の
トランジスタとベースを共通とし、電源にコレクタが接
続され、第4の定電流源にエミッタが接続された第12
のトランジスタを備え、前記第1、2、3、8、12の
トランジスタは1の極性からなり、前記第3〜7、第9
〜11のトランジスタは逆極性から構成され、前記第
1、第2のトランジスタのエミッタ電流値、前記第2、
3の電流源の電流値がどれも等しく構成されている。
に本発明の差動増幅器は、エミッタが共通で第1の定電
流源と接続して差動回路を構成する第1のトランジス
タ、第2のトランジスタと、前記第2のトランジスタの
コレクタにベース、コレクタが接続された第3のトラン
ジスタと、前記第1のトランジスタのコレクタにコレク
タが接続され、前記第3のトランジスタとベースが共通
接続しカレントミラー回路を構成する第4のトランジス
タを備え、正入力が前記第2のトランジスタのベースに
接続され、負入力が前記第1のトランジスタのベースに
接続され前記第1のトランジスタのコレクタと第4のト
ランジスタのコレクタとの接続点を出力とする差動増幅
器において、前記第1のトランジスタとベースを共通と
し、コレクタが接地された第5のトランジスタと、前記
第5のトランジスタのエミッタにコレクタが接続され、
前記第1のトランジスタのコレクタと第4のトランジス
タのコレクタにベースが接続された第6のトランジスタ
と、前記第6のトランジスタのエミッタにコレクタが接
続され、電源にエミッタが接続された第7のトランジス
タと、前記第7のトランジスタにベースが共通接続し、
電源にコレクタが接続され、第3の定電流源にエミッタ
が接続された第8のトランジスタを備え、前記第2のト
ランジスタとベースを共通とし、コレクタが接地された
第9のトランジスタと、前記第9のトランジスタのエミ
ッタにコレクタが接続され、前記第2のトランジスタの
コレクタと第3のトランジスタのコレクタにベースが接
続された第10のトランジスタと、前記第10のトラン
ジスタのエミッタにコレクタが接続され、エミッタが電
源に接続された第11のトランジスタと、前記第11の
トランジスタとベースを共通とし、電源にコレクタが接
続され、第4の定電流源にエミッタが接続された第12
のトランジスタを備え、前記第1、2、3、8、12の
トランジスタは1の極性からなり、前記第3〜7、第9
〜11のトランジスタは逆極性から構成され、前記第
1、第2のトランジスタのエミッタ電流値、前記第2、
3の電流源の電流値がどれも等しく構成されている。
【0011】このように構成することにより、入力差動
回路のアクティブ負荷となるカレントミラー回路を構成
するトランジスタのベース電流のより発生する直流オフ
セット電圧を打ち消すことにより、差動増幅器の出力端
子に発生する直流オフセット電圧を大きく低減し、トラ
ンジスタのhfeばらつきの影響も受けにくくすること
ができる。
回路のアクティブ負荷となるカレントミラー回路を構成
するトランジスタのベース電流のより発生する直流オフ
セット電圧を打ち消すことにより、差動増幅器の出力端
子に発生する直流オフセット電圧を大きく低減し、トラ
ンジスタのhfeばらつきの影響も受けにくくすること
ができる。
【0012】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。
て、図面を用いて説明する。
【0013】(第1の実施形態)図1は本発明の第1の
実施形態における差動増幅器の構成を示すものである。
実施形態における差動増幅器の構成を示すものである。
【0014】図1において、1〜14はトランジスタ、
15〜20は抵抗、21は定電流源、22は電源端子を
示す。それらの素子は差動増幅器を構成しており、23
は正入力端子、24は負入力端子、25は出力端子を示
す。これらは従来例の構成と同じである。これらの素子
に加えて、26、27はトランジスタを示しており、本
発明によるベース電流補償回路を構成している。
15〜20は抵抗、21は定電流源、22は電源端子を
示す。それらの素子は差動増幅器を構成しており、23
は正入力端子、24は負入力端子、25は出力端子を示
す。これらは従来例の構成と同じである。これらの素子
に加えて、26、27はトランジスタを示しており、本
発明によるベース電流補償回路を構成している。
【0015】以上のように構成された演算増幅器につい
て、以下にその動作を説明する。トランジスタ6、7、
8、9、26、27のベース電流を順にIB6、IB
7、IB8、IB9、IB26,IB27とし、トラン
ジスタ6、7、8、9のコレクタ電流をIC6、IC
7、IC8、IC9とすると IB8=IB9 ……(6) IC8=IC9 ……(7) IC6=IC8+IB26+IB27 ……(8) IC7=IC9+IB8+IB9 ……(9) となる。そして、IC2:IC10:IC14=1:
2:1の比率で設定すると、下式(10)の状態で回路
動作することになる。
て、以下にその動作を説明する。トランジスタ6、7、
8、9、26、27のベース電流を順にIB6、IB
7、IB8、IB9、IB26,IB27とし、トラン
ジスタ6、7、8、9のコレクタ電流をIC6、IC
7、IC8、IC9とすると IB8=IB9 ……(6) IC8=IC9 ……(7) IC6=IC8+IB26+IB27 ……(8) IC7=IC9+IB8+IB9 ……(9) となる。そして、IC2:IC10:IC14=1:
2:1の比率で設定すると、下式(10)の状態で回路
動作することになる。
【0016】
IB8=IB9=IB26=IB27 ……(10)
式(8)、(9)、(10)より
IC6=IC7 ……(11)
となる。式(11)はトランジスタ1、2のベース電圧
が等しくなることを示しており、本来ベース電圧が原因
で発生するオフセット電圧が消去されていることを示し
ている。
が等しくなることを示しており、本来ベース電圧が原因
で発生するオフセット電圧が消去されていることを示し
ている。
【0017】図3は、第1の実施形態における第2の回
路例を示す。1〜14はトランジスタ、15〜20は抵
抗、21は電流源、22は電源を示す。それらの素子は
差動増幅器を構成しており、23は正入力端子、24は
負入力端子、25は出力端子を示している。これらは図
1の回路構成と同じである。図1の回路構成と異なるの
は、差動回路部を構成するトランジスタ6、7のエミッ
タ間に抵抗43を接続し、それぞれのエミッタにトラン
ジスタ39、40のコレクタを接続して、専用の定電流
源を設けている点である。なお、抵抗41、42は電流
設定用の抵抗である。この第2の回路例は、トランジス
タ6、7のエミッタ間に抵抗43を接続することで、無
歪みで増幅できる入力電圧の範囲、即ち入力ダイナミッ
クレンジを拡大することができる。ここで、IC2:I
C40:IC39:IC14=1:1:1:1の比率で
設定すると、第1の実施形態と同様にトランジスタ1、
2のベース電圧が等しくなることを示しており、直流オ
フセット電圧は消去される。
路例を示す。1〜14はトランジスタ、15〜20は抵
抗、21は電流源、22は電源を示す。それらの素子は
差動増幅器を構成しており、23は正入力端子、24は
負入力端子、25は出力端子を示している。これらは図
1の回路構成と同じである。図1の回路構成と異なるの
は、差動回路部を構成するトランジスタ6、7のエミッ
タ間に抵抗43を接続し、それぞれのエミッタにトラン
ジスタ39、40のコレクタを接続して、専用の定電流
源を設けている点である。なお、抵抗41、42は電流
設定用の抵抗である。この第2の回路例は、トランジス
タ6、7のエミッタ間に抵抗43を接続することで、無
歪みで増幅できる入力電圧の範囲、即ち入力ダイナミッ
クレンジを拡大することができる。ここで、IC2:I
C40:IC39:IC14=1:1:1:1の比率で
設定すると、第1の実施形態と同様にトランジスタ1、
2のベース電圧が等しくなることを示しており、直流オ
フセット電圧は消去される。
【0018】図2は、第2の実施形態における増幅器の
回路構成図を示す。図2において、1〜14はトランジ
スタ、15〜20は抵抗、21は定電流源、22は電源
端子を示す。それらの素子は差動増幅器を構成してお
り、23は正入力端子、24は負入力端子を示す。これ
らは上述した第1の実施形態の構成と同じである。さら
にこれらの素子に加え、28〜31のトランジスタ、3
2、33の抵抗により、エミッタフォロアおよびトラン
ジスタ28のベース電流補償回路を構成している。さら
に、トランジスタ34、35、36、抵抗37、38に
よりダーリントン接続回路、25の出力端子を備え、閉
回路利得の向上と出力ダイナミックレンジの拡大を図っ
ているが、本発明となる部分に関しては第1の実施形態
と同一である。
回路構成図を示す。図2において、1〜14はトランジ
スタ、15〜20は抵抗、21は定電流源、22は電源
端子を示す。それらの素子は差動増幅器を構成してお
り、23は正入力端子、24は負入力端子を示す。これ
らは上述した第1の実施形態の構成と同じである。さら
にこれらの素子に加え、28〜31のトランジスタ、3
2、33の抵抗により、エミッタフォロアおよびトラン
ジスタ28のベース電流補償回路を構成している。さら
に、トランジスタ34、35、36、抵抗37、38に
よりダーリントン接続回路、25の出力端子を備え、閉
回路利得の向上と出力ダイナミックレンジの拡大を図っ
ているが、本発明となる部分に関しては第1の実施形態
と同一である。
【0019】
【発明の効果】以上のように本発明の差動増幅器の構成
は、入力差動回路のアクティブ負荷となるカレントミラ
ー回路を構成するトランジスタのベース電流により発生
する直流オフセット電圧を打ち消すことにより、差動増
幅器の出力端子に発生する直流オフセット電圧を大きく
低減し、トランジスタのhfeばらつきの影響も受けに
くくすることができる。
は、入力差動回路のアクティブ負荷となるカレントミラ
ー回路を構成するトランジスタのベース電流により発生
する直流オフセット電圧を打ち消すことにより、差動増
幅器の出力端子に発生する直流オフセット電圧を大きく
低減し、トランジスタのhfeばらつきの影響も受けに
くくすることができる。
【図1】本発明の実施の形態である差動増幅器の回路図
【図2】本発明の実施の形態である差動増幅器の第2の
回路図
回路図
【図3】本発明の実施の形態である差動増幅器の第3の
回路図
回路図
【図4】従来の差動増幅器の回路図
1〜14 トランジスタ
15〜20 抵抗
21 電流源
22 電源
23 正入力端子
24 負入力端子
25 出力端子
26〜31 トランジスタ
32、33 抵抗
34、35、36 トランジスタ
37、38 抵抗
39、40 トランジスタ
41〜43 抵抗
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 廣瀬 淳子
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Fターム(参考) 5J066 AA01 AA12 CA13 FA08 HA08
HA25 KA05 MA01 MA21 ND01
ND14 ND22 ND23 PD01
5J091 AA01 AA12 CA13 FA08 HA08
HA25 KA05 MA01 MA21
5J500 AA01 AA12 AC13 AF08 AH08
AH25 AK05 AM01 AM21 DN01
DN14 DN22 DN23 DP01
Claims (2)
- 【請求項1】 第1導電特性の第1、第2トランジスタ
のエミッタ共通接続部に一定電流を供給して第1、第2
トランジスタのコレクタ間に第2トランジスタの電流に
応答した電流ミラー回路を形成し、第1トランジスタの
前記コレクタから、第1、第2トランジスタのベース間
信号に応じた信号を出力する差動増幅器において、 前記第1、第2トランジスタのベースにベースが個々に
接続された第2導電特性の第1、第2トランジスタと、 前記第2導電特性の第1、第2トランジスタのエミッタ
にコレクタが個々に接続され、ベースが前記第1導電特
性の第1トランジスタのコレクタに共通接続された第2
導電特性の第3、第4トランジスタを備え、 前記第2導電特性の第3、第4トランジスタのエミッタ
に前記エミッタ共通接続部の前記一定電流に比例した電
流を個々に与えたことを特徴とする差動増幅器。 - 【請求項2】 エミッタが共通で第1の定電流源と接続
して差動回路を構成する第1のトランジスタ、第2のト
ランジスタと、前記第2のトランジスタのコレクタにベ
ース、コレクタが接続された第3のトランジスタと、前
記第1のトランジスタのコレクタにコレクタが接続さ
れ、前記第3のトランジスタとベースが共通接続しカレ
ントミラー回路を構成する第4のトランジスタを備え、
正入力が前記第2のトランジスタのベースに接続され、
負入力が前記第1のトランジスタのベースに接続され前
記第1のトランジスタのコレクタと第4のトランジスタ
のコレクタとの接続点を出力とする差動増幅器におい
て、 前記第1のトランジスタとベースを共通とし、コレクタ
が接地された第5のトランジスタと、前記第5のトラン
ジスタのエミッタにコレクタが接続され、前記第1のト
ランジスタのコレクタと第4のトランジスタのコレクタ
にベースが接続された第6のトランジスタと、前記第6
のトランジスタのエミッタにコレクタが接続され、電源
にエミッタが接続された第7のトランジスタと、前記第
7のトランジスタにベースが共通接続し、電源にコレク
タが接続され、第2の定電流源にエミッタが接続された
第8のトランジスタを備え、前記第2のトランジスタと
ベースを共通とし、コレクタが接地された第9のトラン
ジスタと、前記第9のトランジスタのエミッタにコレク
タが接続され、前記第2のトランジスタのコレクタと第
3のトランジスタのコレクタにベースが接続された第1
0のトランジスタと、前記第10のトランジスタのエミ
ッタにコレクタが接続され、エミッタが電源に接続され
た第11のトランジスタと、前記第11のトランジスタ
とベースを共通とし、電源にコレクタが接続され、第3
の定電流源にエミッタが接続された第12のトランジス
タを備え、前記第1、2、8、12のトランジスタは1
の極性からなり、前記第3〜7、9〜11のトランジス
タは逆極性から構成され、前記第1、2のトランジスタ
のエミッタ電流値、前記第2、3の電流源の電流値がど
れも等しいことを特徴とする差動増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001344167A JP2003152469A (ja) | 2001-11-09 | 2001-11-09 | 差動増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001344167A JP2003152469A (ja) | 2001-11-09 | 2001-11-09 | 差動増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003152469A true JP2003152469A (ja) | 2003-05-23 |
Family
ID=19157733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001344167A Pending JP2003152469A (ja) | 2001-11-09 | 2001-11-09 | 差動増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003152469A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7449670B2 (en) * | 2006-03-31 | 2008-11-11 | Matsushita Electric Industrial Co., Ltd. | Amplifier circuit and optical pickup device |
CN102769443A (zh) * | 2011-05-06 | 2012-11-07 | 日本电波工业株式会社 | 压电振动片、具有压电振动片的压电装置及压电装置的制造方法 |
JP2015035683A (ja) * | 2013-08-08 | 2015-02-19 | 新日本無線株式会社 | 演算増幅器 |
-
2001
- 2001-11-09 JP JP2001344167A patent/JP2003152469A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7449670B2 (en) * | 2006-03-31 | 2008-11-11 | Matsushita Electric Industrial Co., Ltd. | Amplifier circuit and optical pickup device |
CN102769443A (zh) * | 2011-05-06 | 2012-11-07 | 日本电波工业株式会社 | 压电振动片、具有压电振动片的压电装置及压电装置的制造方法 |
JP2015035683A (ja) * | 2013-08-08 | 2015-02-19 | 新日本無線株式会社 | 演算増幅器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5907262A (en) | Folded-cascode amplifier stage | |
US5475343A (en) | Class AB complementary output stage | |
US4963834A (en) | Operational amplifier | |
EP0215216B1 (en) | Differential pair with compensation for effects of parasitic capacitance | |
KR100416168B1 (ko) | 전력 증폭기 | |
JP2003152469A (ja) | 差動増幅器 | |
JPS61150505A (ja) | 増幅回路 | |
US4147992A (en) | Amplifier circuit having a high degree of common mode rejection | |
JPH0846462A (ja) | 低周波増幅器 | |
US6300831B1 (en) | Compensating a Gm-boosted folded-cascode amplifier | |
US4167708A (en) | Transistor amplifier | |
JPS59207712A (ja) | 増幅器 | |
US20030052737A1 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
US20030218503A1 (en) | High gain amplifier with rail to rail range and frequency compensation | |
US4123723A (en) | Transistor amplifier circuit | |
EP1206033A2 (en) | Isolator circuit | |
KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
JPH08237050A (ja) | 増幅器回路 | |
JP3051600B2 (ja) | 電流発生回路 | |
JP2653437B2 (ja) | 電圧/電流変換回路 | |
JP3309878B2 (ja) | アンプ | |
JPH0124363B2 (ja) | ||
JP3128361B2 (ja) | 差動増幅回路 | |
JPS6373706A (ja) | 増幅回路装置 | |
JP2724713B2 (ja) | 電力増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041014 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080507 |