JP3051600B2 - 電流発生回路 - Google Patents
電流発生回路Info
- Publication number
- JP3051600B2 JP3051600B2 JP5142877A JP14287793A JP3051600B2 JP 3051600 B2 JP3051600 B2 JP 3051600B2 JP 5142877 A JP5142877 A JP 5142877A JP 14287793 A JP14287793 A JP 14287793A JP 3051600 B2 JP3051600 B2 JP 3051600B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inverting amplifier
- transistor
- input terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、出力電流を規定するた
めの端子数を削減した集積回路の電流発生回路に関す
る。
めの端子数を削減した集積回路の電流発生回路に関す
る。
【０００２】
【従来の技術】図３はこの種の従来の電流発生回路の説
明図であるが、増幅回路２０の利得を電流発生回路２１
から加えられる出力電流によって制御するようにしたも
のである。増幅回路２０は、例えば電子同調の行われる
ＡＭ／ＦＭ受信機の利得調整回路のような回路である。
電流発生回路２１には、端子２２に高電位側の電源電圧
ＶCC、又は端子２３に低電位側の電源電圧であるアース
電位が接続される。夫々の電源電圧は同じ抵抗Ｒを介し
て接続され、この抵抗Ｒによって出力電流が規定され
る。端子２２と端子２３のいずれを用いるかについて
は、周辺回路の設計の都合によって決定されるが、この
ように出力電流を規定するために接続される電源電圧の
端子が高電位側と低電位側に分かれていることは集積回
路の外部端子の数が多くなるので望ましくない。
明図であるが、増幅回路２０の利得を電流発生回路２１
から加えられる出力電流によって制御するようにしたも
のである。増幅回路２０は、例えば電子同調の行われる
ＡＭ／ＦＭ受信機の利得調整回路のような回路である。
電流発生回路２１には、端子２２に高電位側の電源電圧
ＶCC、又は端子２３に低電位側の電源電圧であるアース
電位が接続される。夫々の電源電圧は同じ抵抗Ｒを介し
て接続され、この抵抗Ｒによって出力電流が規定され
る。端子２２と端子２３のいずれを用いるかについて
は、周辺回路の設計の都合によって決定されるが、この
ように出力電流を規定するために接続される電源電圧の
端子が高電位側と低電位側に分かれていることは集積回
路の外部端子の数が多くなるので望ましくない。
【０００３】
【発明が解決しようとする課題】本発明の課題は、電源
電圧の接続端子を高電位側と低電位側で共用できるよう
にし、その共通入力端子を用いて出力電流を規定できる
ようにした電流発生回路を提供することにある。また、
電源電圧の共通入力端子への接続状態によって出力の変
化するスイッチ端子を出力電流を得る出力端子とは別に
設けてある。
電圧の接続端子を高電位側と低電位側で共用できるよう
にし、その共通入力端子を用いて出力電流を規定できる
ようにした電流発生回路を提供することにある。また、
電源電圧の共通入力端子への接続状態によって出力の変
化するスイッチ端子を出力電流を得る出力端子とは別に
設けてある。
【０００４】
【課題を解決するための手段】本発明の電流発生回路
は、信号入力端子が夫々ダイオードを介して共通入力端
子に接続される一対の反転増幅回路からなり、共通の抵
抗を介して共通入力端子から加えられる高電位側の電源
電圧又は低電位側の電源電圧が夫々片方の反転増幅回路
の入力として加えられるように該ダイオードの接続がな
されており、入力が加えられる反転増幅回路から得られ
る出力電流はいずれの場合でも同じ値になるように夫々
の反転増幅回路の基準電圧入力端子の基準電圧と該共通
の抵抗の抵抗値を設定してあり、さらにいずれか片方の
反転増幅回路には入力の有無によって出力の変化するス
イッチ端子を設けてあることを特徴とする。
は、信号入力端子が夫々ダイオードを介して共通入力端
子に接続される一対の反転増幅回路からなり、共通の抵
抗を介して共通入力端子から加えられる高電位側の電源
電圧又は低電位側の電源電圧が夫々片方の反転増幅回路
の入力として加えられるように該ダイオードの接続がな
されており、入力が加えられる反転増幅回路から得られ
る出力電流はいずれの場合でも同じ値になるように夫々
の反転増幅回路の基準電圧入力端子の基準電圧と該共通
の抵抗の抵抗値を設定してあり、さらにいずれか片方の
反転増幅回路には入力の有無によって出力の変化するス
イッチ端子を設けてあることを特徴とする。
【０００５】
【実施例】以下、本発明の電流発生回路の実施例を示す
ブロック図である図１を参照しながら説明する。本発明
の電流発生回路は、主に差動増幅回路１０から形成され
る反転増幅回路Ａ１と、差動増幅回路１１から形成され
る反転増幅回路Ａ２からなる。差動増幅回路１０の出力
側と信号入力端子である反転入力端子間が負帰還接続さ
れており、非反転入力端子には電圧Ｖ1 の基準電圧源Ｅ
１が接続されている。そして、反転入力端子はダイオー
ドＤ４のアノードに接続し、ダイオードＤ４のカソード
は共通入力端子１に接続される。
ブロック図である図１を参照しながら説明する。本発明
の電流発生回路は、主に差動増幅回路１０から形成され
る反転増幅回路Ａ１と、差動増幅回路１１から形成され
る反転増幅回路Ａ２からなる。差動増幅回路１０の出力
側と信号入力端子である反転入力端子間が負帰還接続さ
れており、非反転入力端子には電圧Ｖ1 の基準電圧源Ｅ
１が接続されている。そして、反転入力端子はダイオー
ドＤ４のアノードに接続し、ダイオードＤ４のカソード
は共通入力端子１に接続される。
【０００６】差動増幅回路１１の出力側と反転入力端子
間も負帰還接続されており、非反転入力端子には電圧
（ＶCC−Ｖ1 ）の基準電圧源Ｅ２が接続されている。な
お、ＶCCは差動増幅回路１０と差動増幅回路１１に接続
されるの高電位側の電源電圧である。そして、反転入力
端子はダイオードＤ１２のカソードに接続し、ダイオー
ドＤ１２のアノードが共通入力端子１に接続される。共
通入力端子１には、抵抗Ｒ１を介して電源電圧ＶCC又は
アース電位が接続される。
間も負帰還接続されており、非反転入力端子には電圧
（ＶCC−Ｖ1 ）の基準電圧源Ｅ２が接続されている。な
お、ＶCCは差動増幅回路１０と差動増幅回路１１に接続
されるの高電位側の電源電圧である。そして、反転入力
端子はダイオードＤ１２のカソードに接続し、ダイオー
ドＤ１２のアノードが共通入力端子１に接続される。共
通入力端子１には、抵抗Ｒ１を介して電源電圧ＶCC又は
アース電位が接続される。
【０００７】電源電圧ＶCCが接続された時は、ダイオー
ドの接続方向から明らかなようにその電源電圧ＶCCは反
転増幅回路Ａ２の入力となり、低電位側の電源電圧であ
るアース電位が接続された時はそのアース電位は反転増
幅回路Ａ１の入力となる。そしていずれの場合も、共通
接続された反転増幅回路Ａ１と反転増幅回路Ａ２の出力
端子２から出力電流Ｉ0 が得られる。出力電流Ｉ0 の値
は（Ｖ1 ／Ｒ１）である。また反転増幅回路Ａ２には、
その入力の有無によって出力の変化するスイッチ端子３
を設けてある。
ドの接続方向から明らかなようにその電源電圧ＶCCは反
転増幅回路Ａ２の入力となり、低電位側の電源電圧であ
るアース電位が接続された時はそのアース電位は反転増
幅回路Ａ１の入力となる。そしていずれの場合も、共通
接続された反転増幅回路Ａ１と反転増幅回路Ａ２の出力
端子２から出力電流Ｉ0 が得られる。出力電流Ｉ0 の値
は（Ｖ1 ／Ｒ１）である。また反転増幅回路Ａ２には、
その入力の有無によって出力の変化するスイッチ端子３
を設けてある。
【０００８】次に具体的な回路を図２の回路図を参照し
ながら説明する。なお、図１と同一部分は同じ符号を付
与してある。反転増幅回路Ａ１には、共通接続されたエ
ミッタに定電流源Ｓ１を接続された一対のＮＰＮトラン
ジスタＱ１とＮＰＮトランジスタＱ２を設けてある。定
電流源Ｓ１の他端はアースされるが、このアース電位は
低電位側の電源電圧である。トランジスタＱ１のベース
は、ダイオードＤ４と抵抗Ｒ３を介して共通入力端子１
に接続される。共通入力端子１には他端をアースされた
抵抗Ｒ２の一端が接続される。抵抗Ｒ３は、共通入力端
子１に流れる電流を小さくするための保護用の抵抗であ
る。共通入力端子１には、外部から抵抗Ｒ１を介して電
源電圧ＶCC又はアース電位が接続される。共通入力端子
１が開放された時、該共通入力端子１は抵抗Ｒ２を介し
てアースされることにより、回路全体の動作の安全性が
保たれる。
ながら説明する。なお、図１と同一部分は同じ符号を付
与してある。反転増幅回路Ａ１には、共通接続されたエ
ミッタに定電流源Ｓ１を接続された一対のＮＰＮトラン
ジスタＱ１とＮＰＮトランジスタＱ２を設けてある。定
電流源Ｓ１の他端はアースされるが、このアース電位は
低電位側の電源電圧である。トランジスタＱ１のベース
は、ダイオードＤ４と抵抗Ｒ３を介して共通入力端子１
に接続される。共通入力端子１には他端をアースされた
抵抗Ｒ２の一端が接続される。抵抗Ｒ３は、共通入力端
子１に流れる電流を小さくするための保護用の抵抗であ
る。共通入力端子１には、外部から抵抗Ｒ１を介して電
源電圧ＶCC又はアース電位が接続される。共通入力端子
１が開放された時、該共通入力端子１は抵抗Ｒ２を介し
てアースされることにより、回路全体の動作の安全性が
保たれる。
【０００９】トランジスタＱ２のベースは、抵抗Ｒ４と
ダイオードＤ５の直列回路と、定電流源Ｓ２の接続点に
接続される。定電流源Ｓ２とダイオードＤ５の一端は、
夫々端子４とアースに接続される。端子４には高電位側
の電源電圧ＶCCが接続され、トランジスタＱ２のベース
に接続するこの回路部分が基準電圧源Ｅ１の役割をす
る。トランジスタＱ１のコレクタには、ダイオードＤ１
とＰＮＰトランジスタＱ３によって形成されるカレント
ミラー回路からなる負荷回路が接続される。また、トラ
ンジスタＱ２のコレクタにも、ダイオードＤ２、ＰＮＰ
トランジスタＱ４、ＰＮＰトランジスタＱ５によって形
成されるカレントミラー回路からなる負荷回路が接続さ
れる。これらの負荷回路の一端は、端子４に接続され
る。
ダイオードＤ５の直列回路と、定電流源Ｓ２の接続点に
接続される。定電流源Ｓ２とダイオードＤ５の一端は、
夫々端子４とアースに接続される。端子４には高電位側
の電源電圧ＶCCが接続され、トランジスタＱ２のベース
に接続するこの回路部分が基準電圧源Ｅ１の役割をす
る。トランジスタＱ１のコレクタには、ダイオードＤ１
とＰＮＰトランジスタＱ３によって形成されるカレント
ミラー回路からなる負荷回路が接続される。また、トラ
ンジスタＱ２のコレクタにも、ダイオードＤ２、ＰＮＰ
トランジスタＱ４、ＰＮＰトランジスタＱ５によって形
成されるカレントミラー回路からなる負荷回路が接続さ
れる。これらの負荷回路の一端は、端子４に接続され
る。
【００１０】負荷回路の他端は、ダイオードＤ６、ＮＰ
ＮトランジスタＱ６、ＮＰＮトランジスタＱ７によって
形成されるカレントミラー回路に接続される。この回路
はバイアス回路の役割を行い、一端をアースされる。こ
のようにしてトランジスタＱ１のベースを反転入力端
子、トランジスタＱ２のベースを非反転入力端子とする
差動増幅回路１０が構成されている。さらに、トランジ
スタＱ２の負荷回路を形成するトランジスタＱ４のコレ
クタとトランジスタＱ１のベースがダイオードＤ３によ
って負帰還接続されることによって、反転増幅回路Ａ１
が構成されている。
ＮトランジスタＱ６、ＮＰＮトランジスタＱ７によって
形成されるカレントミラー回路に接続される。この回路
はバイアス回路の役割を行い、一端をアースされる。こ
のようにしてトランジスタＱ１のベースを反転入力端
子、トランジスタＱ２のベースを非反転入力端子とする
差動増幅回路１０が構成されている。さらに、トランジ
スタＱ２の負荷回路を形成するトランジスタＱ４のコレ
クタとトランジスタＱ１のベースがダイオードＤ３によ
って負帰還接続されることによって、反転増幅回路Ａ１
が構成されている。
【００１１】反転増幅回路Ａ１の出力が得られるトラン
ジスタＱ２の負荷回路のトランジスタＱ５のコレクタに
は、エミッタをアースされ、コレクタをダイオードＤ８
を介して端子４に接続されたＮＰＮトランジスタＱ８、
トランジスタＱ８のベースとアース間に接続されたダイ
オードＤ７からなる電流変換回路を接続してある。さら
に、ダイオードＤ８とＰＮＰトランジスタＱ９、Ｑ１０
がミラー回路を形成している。そして、反転増幅回路Ａ
１に共通入力端子１から入力が加えられた時に、トラン
ジスタＱ８のコレクタ電流が出力電流Ｉ0 としてＰＮＰ
トランジスタＱ９、Ｑ１０のコレクタに接続する二つの
出力端子２から負荷に供給される。
ジスタＱ２の負荷回路のトランジスタＱ５のコレクタに
は、エミッタをアースされ、コレクタをダイオードＤ８
を介して端子４に接続されたＮＰＮトランジスタＱ８、
トランジスタＱ８のベースとアース間に接続されたダイ
オードＤ７からなる電流変換回路を接続してある。さら
に、ダイオードＤ８とＰＮＰトランジスタＱ９、Ｑ１０
がミラー回路を形成している。そして、反転増幅回路Ａ
１に共通入力端子１から入力が加えられた時に、トラン
ジスタＱ８のコレクタ電流が出力電流Ｉ0 としてＰＮＰ
トランジスタＱ９、Ｑ１０のコレクタに接続する二つの
出力端子２から負荷に供給される。
【００１２】反転増幅回路Ａ２も、反転増幅回路Ａ１と
ほぼ同じように構成される。共通接続されたエミッタに
定電流源Ｓ３を接続された一対のＮＰＮトランジスタＱ
１１とＮＰＮトランジスタＱ１２を設けてあリ、トラン
ジスタＱ１１のベースはダイオードＤ１２と抵抗Ｒ５を
介して共通入力端子１に接続される。トランジスタＱ１
２のベースは、ダイオードＤ１３と抵抗Ｒ６の直列回路
と、定電流源Ｓ４の接続点に接続され、このベースに接
続する回路部分が基準電圧源Ｅ２の役割をする。
ほぼ同じように構成される。共通接続されたエミッタに
定電流源Ｓ３を接続された一対のＮＰＮトランジスタＱ
１１とＮＰＮトランジスタＱ１２を設けてあリ、トラン
ジスタＱ１１のベースはダイオードＤ１２と抵抗Ｒ５を
介して共通入力端子１に接続される。トランジスタＱ１
２のベースは、ダイオードＤ１３と抵抗Ｒ６の直列回路
と、定電流源Ｓ４の接続点に接続され、このベースに接
続する回路部分が基準電圧源Ｅ２の役割をする。
【００１３】トランジスタＱ１１のコレクタには、ダイ
オードＤ９とＰＮＰトランジスタＱ１４、ＰＮＰトラン
ジスタＱ１３によって形成されるカレントミラー回路、
トランジスタＱ１２のコレクタにはダイオード１０とＰ
ＮＰトランジスタＱ１５、ＰＮＰトランジスタＱ１６に
よって形成されるカレントミラー回路からなる負荷回路
が夫々接続されている。負荷回路の一端は、高電位側の
電源電圧ＶCCが接続される端子５に接続される。端子５
は端子４に接続しているが、ここでは説明を容易にする
ために別の端子として表してある。負荷回路の他端は、
ＮＰＮトランジスタＱ１７、ダイオード１５、ＮＰＮト
ランジスタＱ１８、ＮＰＮトランジスタＱ１９によって
形成され、バイアス回路の役割をするカレントミラー回
路に接続される。
オードＤ９とＰＮＰトランジスタＱ１４、ＰＮＰトラン
ジスタＱ１３によって形成されるカレントミラー回路、
トランジスタＱ１２のコレクタにはダイオード１０とＰ
ＮＰトランジスタＱ１５、ＰＮＰトランジスタＱ１６に
よって形成されるカレントミラー回路からなる負荷回路
が夫々接続されている。負荷回路の一端は、高電位側の
電源電圧ＶCCが接続される端子５に接続される。端子５
は端子４に接続しているが、ここでは説明を容易にする
ために別の端子として表してある。負荷回路の他端は、
ＮＰＮトランジスタＱ１７、ダイオード１５、ＮＰＮト
ランジスタＱ１８、ＮＰＮトランジスタＱ１９によって
形成され、バイアス回路の役割をするカレントミラー回
路に接続される。
【００１４】このようにしてトランジスタＱ１１のベー
スを反転入力端子、トランジスタＱ１２のベースを非反
転入力端子とする差動増幅回路１１が構成される。さら
に、トランジスタＱ１２の負荷回路を形成するトランジ
スタＱ１５のコレクタとトランジスタＱ１１のベースが
ダイオードＤ１１によって負帰還接続されることによっ
て、反転増幅回路Ａ２が構成されている。反転増幅回路
Ａ２の出力側であるトランジスタＱ１１の負荷回路のト
ランジスタＱ１３のコレクタには、エミッタをアースさ
れ、コレクタを反転増幅回路Ａ１のトランジスタＱ８の
コレクタに接続されたＮＰＮトランジスタＱ２２、トラ
ンジスタＱ２２のベースとアース間に接続されたダイオ
ードＤ１４からなる電流変換回路を接続してある。
スを反転入力端子、トランジスタＱ１２のベースを非反
転入力端子とする差動増幅回路１１が構成される。さら
に、トランジスタＱ１２の負荷回路を形成するトランジ
スタＱ１５のコレクタとトランジスタＱ１１のベースが
ダイオードＤ１１によって負帰還接続されることによっ
て、反転増幅回路Ａ２が構成されている。反転増幅回路
Ａ２の出力側であるトランジスタＱ１１の負荷回路のト
ランジスタＱ１３のコレクタには、エミッタをアースさ
れ、コレクタを反転増幅回路Ａ１のトランジスタＱ８の
コレクタに接続されたＮＰＮトランジスタＱ２２、トラ
ンジスタＱ２２のベースとアース間に接続されたダイオ
ードＤ１４からなる電流変換回路を接続してある。
【００１５】そして、反転増幅回路Ａ２に共通入力端子
１から入力が加えられた時に、トランジスタＱ２２のコ
レクタ電流が出力電流Ｉ0 としてＰＮＰトランジスタＱ
９、Ｑ１０のコレクタに接続する出力端子２から負荷に
供給される。つまり、反転増幅回路Ａ１と反転増幅回路
Ａ２は、電流変換回路のダイオードＤ８を共通に利用
し、さらに出力電流Ｉ0 を得るカレントミラー回路も共
通に利用している。従って、反転増幅回路Ａ１と反転増
幅回路Ａ２の共通接続された出力端子２から出力電流Ｉ
0 が得られる。さらに反転増幅回路Ａ２には、入力の有
無によって出力の変化するスイッチ端子３を設けてあ
る。
１から入力が加えられた時に、トランジスタＱ２２のコ
レクタ電流が出力電流Ｉ0 としてＰＮＰトランジスタＱ
９、Ｑ１０のコレクタに接続する出力端子２から負荷に
供給される。つまり、反転増幅回路Ａ１と反転増幅回路
Ａ２は、電流変換回路のダイオードＤ８を共通に利用
し、さらに出力電流Ｉ0 を得るカレントミラー回路も共
通に利用している。従って、反転増幅回路Ａ１と反転増
幅回路Ａ２の共通接続された出力端子２から出力電流Ｉ
0 が得られる。さらに反転増幅回路Ａ２には、入力の有
無によって出力の変化するスイッチ端子３を設けてあ
る。
【００１６】すなわち、反転増幅回路Ａ２の別の出力側
であるトランジスタＱ１２の負荷回路のトランジスタＱ
１６のコレクタには、ＮＰＮトランジスタＱ２０、抵抗
Ｒ７、ＮＰＮトランジスタＱ２１からなるスイッチ回路
を接続してある。トランジスタＱ２０のベースはトラン
ジスタＱ１６のコレクタ、コレクタは端子５、エミッタ
はトランジスタＱ２１のベースに接続されると共に抵抗
Ｒ７を介してアースされる。そして、反転増幅回路Ａ２
に入力が加えられる時、トランジスタＱ２１がオンする
ことにより、トランジスタＱ２１のコレクタに接続する
スイッチ端子３がほぼアース電位となり、入力がない時
にトランジスタＱ２１はオフし、スイッチ端子３はほぼ
電源電圧ＶCCになる。従って、このスイッチ端子３の出
力を、例えば別の回路の動作を切り換えるためのモード
スイッチとして利用することができる。
であるトランジスタＱ１２の負荷回路のトランジスタＱ
１６のコレクタには、ＮＰＮトランジスタＱ２０、抵抗
Ｒ７、ＮＰＮトランジスタＱ２１からなるスイッチ回路
を接続してある。トランジスタＱ２０のベースはトラン
ジスタＱ１６のコレクタ、コレクタは端子５、エミッタ
はトランジスタＱ２１のベースに接続されると共に抵抗
Ｒ７を介してアースされる。そして、反転増幅回路Ａ２
に入力が加えられる時、トランジスタＱ２１がオンする
ことにより、トランジスタＱ２１のコレクタに接続する
スイッチ端子３がほぼアース電位となり、入力がない時
にトランジスタＱ２１はオフし、スイッチ端子３はほぼ
電源電圧ＶCCになる。従って、このスイッチ端子３の出
力を、例えば別の回路の動作を切り換えるためのモード
スイッチとして利用することができる。
【００１７】なお、共通入力端子１に電源電圧ＶCCが接
続された時に反転増幅回路Ａ２に入力が加えられ、アー
ス電位が接続された時に反転増幅回路Ａ２に入力が加え
られることはすでに図１で説明してある。また、図２の
回路は種々の変更が可能であり、例えばスイッチ端子３
は用途に応じて反転増幅回路Ａ１に設けることもでき
る。出力電流を規定する抵抗Ｒ１は、共通入力端子１の
内側に形成される場合もある。
続された時に反転増幅回路Ａ２に入力が加えられ、アー
ス電位が接続された時に反転増幅回路Ａ２に入力が加え
られることはすでに図１で説明してある。また、図２の
回路は種々の変更が可能であり、例えばスイッチ端子３
は用途に応じて反転増幅回路Ａ１に設けることもでき
る。出力電流を規定する抵抗Ｒ１は、共通入力端子１の
内側に形成される場合もある。
【００１８】
【発明の効果】以上述べたように本発明の電流発生回路
は、出力電流を規定するために接続する電源電圧の接続
端子を高電位側と低電位側で共用できるようにしてあ
る。また、共通入力端子の接続状態によって出力の変化
するスイッチ端子を出力電流を得る出力端子とは別に設
けてある。１つの端子を共用できることにより、集積回
路の端子数を減らすことができるし、その共通入力端子
への電源電圧の接続状態によって、出力の変化するスイ
ッチ端子を設けてあるので、共通入力端子は単に出力電
流を規定する端子としてのみならず、別の用途も兼用で
きる大きな利点がある。
は、出力電流を規定するために接続する電源電圧の接続
端子を高電位側と低電位側で共用できるようにしてあ
る。また、共通入力端子の接続状態によって出力の変化
するスイッチ端子を出力電流を得る出力端子とは別に設
けてある。１つの端子を共用できることにより、集積回
路の端子数を減らすことができるし、その共通入力端子
への電源電圧の接続状態によって、出力の変化するスイ
ッチ端子を設けてあるので、共通入力端子は単に出力電
流を規定する端子としてのみならず、別の用途も兼用で
きる大きな利点がある。
【図１】本発明の電流発生回路の実施例を示すブロック
図である。
図である。
【図２】図１の回路図である。
【図３】従来の電流発生回路の説明図である。
Ａ１ 反転増幅回路 Ａ２ 反転増幅回路 １ 共通入力端子 ２ 出力端子 ３ スイッチ端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−108114（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/10
Claims (2)
- 【請求項１】 信号入力端子が夫々ダイオードを介して
共通入力端子に接続される一対の反転増幅回路からな
り、共通の抵抗を介して共通入力端子から加えられる高
電位側の電源電圧又は低電位側の電源電圧が夫々片方の
反転増幅回路の入力として加えられるように該ダイオー
ドの接続がなされており、入力が加えられる反転増幅回
路から得られる出力電流はいずれの場合でも同じ値にな
るように夫々の反転増幅回路の基準電圧入力端子の基準
電圧と該共通の抵抗の抵抗値を設定してあり、さらにい
ずれか片方の反転増幅回路には入力の有無によって出力
の変化するスイッチ端子を出力電流の得られる出力端子
とは別に設けてあることを特徴とする電流発生回路。 - 【請求項２】 一対の反転増幅回路の出力電流の得られ
る出力端子が共通接続されている請求項１の電流発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5142877A JP3051600B2 (ja) | 1993-05-21 | 1993-05-21 | 電流発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5142877A JP3051600B2 (ja) | 1993-05-21 | 1993-05-21 | 電流発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06332547A JPH06332547A (ja) | 1994-12-02 |
| JP3051600B2 true JP3051600B2 (ja) | 2000-06-12 |
Family
ID=15325677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5142877A Expired - Fee Related JP3051600B2 (ja) | 1993-05-21 | 1993-05-21 | 電流発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3051600B2 (ja) |
-
1993
- 1993-05-21 JP JP5142877A patent/JP3051600B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06332547A (ja) | 1994-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3697679B2 (ja) | 安定化電源回路 | |
| JPH0476524B2 (ja) | ||
| JP3532782B2 (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| US4147992A (en) | Amplifier circuit having a high degree of common mode rejection | |
| US5539302A (en) | Reference power supply | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| JP3051600B2 (ja) | 電流発生回路 | |
| JPH0525201B2 (ja) | ||
| US5155429A (en) | Threshold voltage generating circuit | |
| US20030052737A1 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| US4929910A (en) | Low current amplifier with controlled hysteresis | |
| JP2751747B2 (ja) | カレントミラー回路 | |
| JPS6228887B2 (ja) | ||
| US4831337A (en) | Wideband amplifier | |
| JP2000091857A (ja) | オペアンプ及びそれを用いたボルテージフォロワ回路 | |
| US5164681A (en) | Voltage-current conversion circuit | |
| JPH0851324A (ja) | バッファアンプ | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JPH06326526A (ja) | トランジスタの制御電流補償用回路装置 | |
| US5877655A (en) | Device for limiting the output current of an operational amplifier | |
| JP2568690B2 (ja) | 定電流回路 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6324653Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |