JPH11205247A - 光電変換回路 - Google Patents

Abstract

(57)【要約】 【課題】 設定されるゲインに応じて発生する不要な消
費電流を抑制する。 【解決手段】 スイッチング用トランジスタ１４がオン
状態である場合、カレントミラー回路１３はオフ状態に
なる。このとき、カレントミラー回路１１の出力側トラ
ンジスタ１１ｃのコレクタ電流（電流値Ｉｓｐｄ）は、
スイッチング用トランジスタ１４を介して接地点に流入
する。一方、スイッチング用トランジスタ１４がオフ状
態である場合、カレントミラー回路１３の入力側トラン
ジスタ１３ａおよび出力側トランジスタ１３ｂは動作可
能な状態になる。このとき、値ｎ×Ｉｓｐｄの電流が出
力側トランジスタ１３ｂを導通する（ただし、ｎ＞
１）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えばＤＶＤ
（Digital Versatile Disc）やＤＶＤ−ＲＡＭなどの光
ディスクへのデータの書込やデータの読出を行う光ピッ
クアップ部において光信号を電気信号に変換するのに好
適な光電変換回路に関するものである。

【０００２】

【従来の技術】最近、読出および書込可能な光ディスク
（例えばＤＶＤ−ＲＡＭ）が開発されている。このよう
な光ディスクにデータを書き込むときにディスク面に入
射させるレーザ光のパワーは、データ読出時のものに比
べて十数倍程度に設定されている。したがって、データ
書込時とデータ読出時における反射光のパワーにも、同
程度の違いが生じる。

【０００３】また、データ読出だけに限定しても、例え
ばＤＶＤのように多層構造を有する光ディスクからデー
タを読み出す場合、データを読み出す層に応じて反射光
のパワーが異なる。

【０００４】したがって、このような光ディスクに対し
て使用される光ピックアップ部において、光ディスクか
らの反射光を光電変換した電気信号を増幅し、所定の出
力レベルで出力する光電変換回路として、データ読出や
書込に応じて、複数のゲインのうちのいずれかのゲイン
を設定可能なものを使用することが考えられる。

【０００５】図６は、複数のゲインを設定可能な従来の
光電変換回路を示す回路図であり、図において、１０１
は、カソードが電源Ｖｃｃに接続され、アノードがアン
プ１０２の負側入力部に接続され、光ディスクからの反
射光を受光し、光電変換するホトダイオードなどの光セ
ンサであり、１０２は、正側入力部と負側入力部との電
位差に所定の増幅率を乗じた出力電圧を生成するアンプ
であり、Ｒ１は、アンプ１０２の出力部と負側入力部と
の間に接続された帰還抵抗であり、Ｒ２は、アンプ１０
２の出力部とスイッチ１０３の一端との間に接続された
帰還抵抗であり、１０３は、帰還抵抗Ｒ２とアンプ１０
２の負側入力部との間に接続されたスイッチである。

【０００６】Ｃ１は、アンプ１０２に接続され、アンプ
１０２の位相特性を補償するコンデンサであり、Ｃ２
は、一端がコンデンサＣ１の一端に接続され、他端がス
イッチ１０４に接続されたコンデンサであり、１０４
は、コンデンサＣ２の他端とコンデンサＣ１の他端に接
続されたスイッチである。Ｖｃは、アンプ１０２の正側
入力部に接続されたバイアス用電源である。

【０００７】次に動作について説明する。回路のゲイン
を小さい値に設定する場合、スイッチ１０３はオン状態
に設定されるとともに、スイッチ１０４はオフ状態に設
定される。したがって、この場合、帰還抵抗値Ｒは、Ｒ
１×Ｒ２／（Ｒ１＋Ｒ２）になり、位相補償容量は、そ
の帰還抵抗値に対応したＣ１になる。

【０００８】このとき、図６の回路においては、アンプ
１０２の入力抵抗が十分高く、アンプ１０２の増幅率が
十分大きいとすると、光センサ１０１を導通する電流ｉ
は、Ｒ１およびＲ２に流入する。したがって、このとき
の出力電圧Ｖｏは（Ｖｃ−Ｒ×ｉ）になる。なお、この
ときの帰還抵抗値Ｒは上述のようにＲ１×Ｒ２／（Ｒ１
＋Ｒ２）である。

【０００９】一方、回路のゲインを大きい値に設定する
場合、スイッチ１０３はオフ状態に設定されるととも
に、スイッチ１０４はオン状態に設定される。したがっ
て、この場合、帰還抵抗値Ｒは、Ｒ１（＞Ｒ１×Ｒ２／
（Ｒ１＋Ｒ２））になり、位相補償容量は、その帰還抵
抗値に対応した（Ｃ１＋Ｃ２）になる。このとき、出力
電圧Ｖｏは（Ｖｃ−Ｒ１×ｉ）になる。

【００１０】このようにして、光センサ１０１により検
出された光が電気信号（出力電圧Ｖｏ）として出力され
る。

【００１１】しかしながら、このようにゲインを切り替
えることができるように回路を構成すると、複数の帰還
抵抗を設ける必要があり、ゲインを大きく設定する場
合、その帰還抵抗の占める集積回路における面積が大き
くなるとともに、帰還抵抗の寄生容量により回路の周波
数特性が悪化するという課題、帰還抵抗値に応じて位相
補償容量も切り替える必要があるという課題などがあっ
た。

【００１２】このような課題を解決するものとして、例
えば特開昭６４−７３２９号公報や特開昭６４−３９６
３３号公報に記載されている回路がある。

【００１３】図７は、そのような従来の光電変換回路の
構成を示す回路図である。図において、１０１は、カソ
ードが電源Ｖｃｃに接続され、入射する光を光電変換す
る光センサである。１１２ａ、１１２ｂ、１１３、１１
７ａ、１１７ｂ、１２１ａ、１２１ｂ、１２１ｃおよび
１２１ｄはカレントミラー回路を構成するトランジスタ
であり、トランジスタ１１２ｂ，１１７ａ，１１７ｂ，
１２１ａ〜１２１ｄは、光センサ１０１およびトランジ
スタ１１２ａを導通する電流Ｉｓｐｄと同値の電流を導
通させる。

【００１４】１１４ａ、１１４ｂ、１１８ａ、１１８
ｂ、１２２ａ、１２２ｂ、１２２ｃおよび１２２ｄは、
一端をトランジスタ１１２ａ，１１２ｂ，１１７ａ，１
１７ｂ，１２１ａ，１２１ｂ，１２１ｃ，１２１ｄにそ
れぞれ接続され、他端を接地された抵抗である。

【００１５】１１５および１１６は、電源Ｖｃｃとトラ
ンジスタ１１２ｂとを、または出力端子１２５とトラン
ジスタ１１２ｂとを接続するスイッチング用トランジス
タであり、１１９および１２０は、電源Ｖｃｃとトラン
ジスタ１１７ａ，１１７ｂとを、または出力端子１２５
とトランジスタ１１７ａ，１１７ｂとを接続するスイッ
チング用トランジスタであり、１２３および１２４は、
電源Ｖｃｃとトランジスタ１２１ａ〜１２１ｄとを、ま
たは出力端子１２５とトランジスタ１２１ａ〜１２１ｄ
とを接続するスイッチング用トランジスタである。

【００１６】次に動作について説明する。まず、所望の
ゲインに応じて、スイッチング用トランジスタ１１５，
１１６、スイッチング用トランジスタ１１９，１２０、
およびスイッチング用トランジスタ１２３，１２４に、
それぞれ、互いに反転関係にある制御信号が入力され
る。すなわち、例えばスイッチング用トランジスタ１１
５にＨレベルの制御信号が入力されているとき、スイッ
チング用トランジスタ１１６には、Ｌレベルの制御信号
が入力される。

【００１７】そして、トランジスタ１１２ｂ，１１７
ａ，１１７ｂ，１２１ａ〜１２１ｄをそれぞれ導通する
コレクタ電流は、光センサ１０１を導通する電流Ｉｓｐ
ｄと同値になるので、例えばスイッチング用トランジス
タ１１６がオン状態であり、かつスイッチング用トラン
ジスタ１２０，１２４がオフ状態である場合、出力電流
Ｉｏｕｔは、トランジスタ１１２ｂを導通する電流だけ
になり、電流Ｉｓｐｄと同値になる。なお、この場合、
トランジスタ１１７ａ，１１７ｂ，１２１ａ〜１２１ｄ
を導通する電流は、スイッチング用トランジスタ１１
９，１２３を導通する。

【００１８】また、例えばスイッチング用トランジスタ
１１６，１２０がオン状態であり、かつスイッチング用
トランジスタ１２４がオフ状態である場合、出力電流Ｉ
ｏｕｔは、トランジスタ１１２ｂ，１１７ａ，１１７ｂ
を導通する電流の総和になり、電流Ｉｓｐｄの３倍の値
になる。なお、この場合、トランジスタ１２１ａ〜１２
１ｄを導通する電流は、スイッチング用トランジスタ１
２３を導通する。

【００１９】このようにして、スイッチング用トランジ
スタ１１５，１１６，１１９，１２０，１２３，１２４
を適宜制御することにより、所望のゲインで、光センサ
１０１を導通する電流が増幅される。

【００２０】

【発明が解決しようとする課題】従来の光電変換回路は
以上のように構成されているので、スイッチング用トラ
ンジスタ１１５，１１９，１２３の少なくとも１つがオ
ン状態である場合、そのスイッチング用トランジスタに
接続されているカレントミラー回路の出力側のトランジ
スタを導通しているコレクタ電流は出力電流にはなら
ず、単に電源Ｖｃｃから抵抗を介して接地点に流れるだ
けであり、不要な消費電流が多く発生するなどの課題が
あった。

【００２１】この発明は上記のような課題を解決するた
めになされたもので、光センサを導通する電流が入力側
トランジスタを導通する第１のカレントミラー回路と、
入力側トランジスタのエミッタサイズと出力側トランジ
スタのエミッタサイズとの比が１：ｎ（ｎ＞１）であ
り、第１のカレントミラー回路の出力側トランジスタを
導通する電流が入力側トランジスタを導通し、出力側ト
ランジスタを導通する電流を後段の回路に出力する第２
のカレントミラー回路と、第２のカレントミラー回路の
入力側トランジスタおよび出力側トランジスタをスイッ
チングするスイッチング用トランジスタとを設けること
により、設定されるゲインに応じて発生する不要な消費
電流を抑制することができる光電変換回路を得ることを
目的とする。

【００２２】

【課題を解決するための手段】この発明に係る光電変換
回路は、光センサと、光センサを導通する電流が入力側
トランジスタに導通し、入力側トランジスタを導通する
電流の値に対応する値の電流が出力側トランジスタを導
通する第１のカレントミラー回路と、入力側トランジス
タおよび出力側トランジスタが動作可能な状態である場
合、第１のカレントミラー回路の出力側トランジスタを
導通する電流が入力側トランジスタを導通し、入力側ト
ランジスタを導通する電流のｎ（ｎ＞１）倍の電流が出
力側トランジスタを導通し、出力側トランジスタを導通
する電流を後段の回路に出力する第２のカレントミラー
回路と、第２のカレントミラー回路に並列に接続され、
第２のカレントミラー回路の入力側トランジスタおよび
出力側トランジスタを動作可能な状態または停止状態に
設定するスイッチング用トランジスタとを備えたもので
ある。

【００２３】この発明に係る光電変換回路は、第１のカ
レントミラー回路に、少なくとも２つの出力側トランジ
スタを有し、さらに、第１のカレントミラー回路の出力
側トランジスタにそれぞれ接続され、エミッタサイズの
比がそれぞれ所定の比に設定された、第１のカレントミ
ラー回路の出力側トランジスタと同数の第２のカレント
ミラー回路を備えるものである。

【００２４】この発明に係る光電変換回路は、第２のカ
レントミラー回路およびスイッチング用トランジスタが
ＮＰＮ型トランジスタで構成されたものである。

【００２５】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１は、この発明の実施の形態１による
光電変換回路の構成を示す回路図である。図１（ａ）に
おいて、１はカソードが電源Ｖｃｃに接続され、アノー
ドがカレントミラー回路２の入力側トランジスタ２ａの
コレクタに接続され、光ディスクからの反射光を受光
し、光電変換するカソードコモンのホトダイオードなど
の光センサである。

【００２６】２は、コレクタおよびベースが出力側トラ
ンジスタ２ｂ，２ｃのベースに接続され、エミッタが接
地されたＮＰＮ型の入力側トランジスタ２ａと、コレク
タがカレントミラー回路４の入力側トランジスタ４ａの
コレクタに接続され、エミッタが接地され、ベースが入
力側トランジスタ２ａのベースに接続されたＮＰＮ型の
出力側トランジスタ２ｂと、コレクタがカレントミラー
回路５の入力側トランジスタ５ａのコレクタおよびスイ
ッチング用トランジスタ６のコレクタに接続され、エミ
ッタが接地され、ベースが入力側トランジスタ２ａのベ
ースに接続されたＮＰＮ型の出力側トランジスタ２ｃと
により構成されたカレントミラー回路（第１のカレント
ミラー回路）である。

【００２７】なお、カレントミラー回路２は、入力側ト
ランジスタ２ａのエミッタサイズと出力側トランジスタ
２ｂ，２ｃのエミッタサイズとの比がそれぞれ１：１に
なるように形成されている。したがって、入力側トラン
ジスタ２ａのコレクタ電流の同値のコレクタ電流が、各
出力側トランジスタ２ｂ，２ｃにそれぞれ流れる。

【００２８】４は、コレクタおよびベースが出力側トラ
ンジスタ４ｂのベースに接続され、エミッタが電源Ｖｃ
ｃに接続されたＰＮＰ型の入力側トランジスタ４ａと、
コレクタがアンプ７の負側入力部に接続され、エミッタ
が電源Ｖｃｃに接続され、ベースが入力側トランジスタ
４ａのベースに接続されたＰＮＰ型の出力側トランジス
タ４ｂとにより構成されたカレントミラー回路である。
なお、カレントミラー回路４は、入力側トランジスタ４
ａのエミッタサイズと出力側トランジスタ４ｂのエミッ
タサイズとの比が１：ｍになるように形成されている
（ただし、ｍ＞１）。

【００２９】５は、コレクタおよびベースが出力側トラ
ンジスタ５ｂのベースに接続され、エミッタが電源Ｖｃ
ｃに接続されたＰＮＰ型の入力側トランジスタ５ａと、
コレクタがアンプ７の負側入力部に接続され、エミッタ
が電源Ｖｃｃに接続され、ベースが入力側トランジスタ
５ａのベースに接続されたＰＮＰ型の出力側トランジス
タ５ｂとにより構成されたカレントミラー回路（第２の
カレントミラー回路）である。

【００３０】なお、カレントミラー回路５は、入力側ト
ランジスタ５ａのエミッタサイズと出力側トランジスタ
５ｂのエミッタサイズとの比が１：ｎになるように形成
されている（ただし、ｎ＞１）。すなわち、図１（ｂ）
に示すように、出力側トランジスタ５ｂは、エミッタサ
イズが入力側トランジスタ５ａと同一であるトランジス
タをｎ個並列に接続したものと等価である。したがっ
て、カレントミラー回路５においては、入力側トランジ
スタ５ａのコレクタ電流のｎ倍のコレクタ電流が出力側
トランジスタ５ｂに流れる。なお、図１（ｂ）に示す等
価回路においてｎは整数に限定されているが、実際の出
力側トランジスタ５ｂにおいては、ｎは、単に入力側ト
ランジスタ５ａとのエミッタサイズの比であるので特に
整数に限定されるものではない。

【００３１】６は、コレクタがカレントミラー回路５の
入力側トランジスタ５ａのベースと出力側トランジスタ
５ｂのベースに接続され、エミッタが電源Ｖｃｃに接続
され、ベースに制御信号ＳＷ１が適宜印加されるＰＮＰ
型のスイッチング用トランジスタである。なお、スイッ
チング用トランジスタ６は、そのエミッタサイズがカレ
ントミラー回路５の入力側トランジスタ５ａのエミッタ
サイズと同一になるように形成されている。

【００３２】７は、正側入力部と負側入力部との電位差
に所定の増幅率を乗じた出力電圧を生成するアンプであ
り、Ｒは、アンプ７の出力部と負側入力部との間に接続
された帰還抵抗であり、Ｃは、アンプ７の位相特性を補
償するコンデンサであり、Ｖｃは、アンプ７の正側入力
部に接続されたバイアス用電源である。例えばバイアス
用電源Ｖｃの電圧は、電源Ｖｃｃの電圧の約半分に設定
される。なお、これらのアンプ７および帰還抵抗Ｒによ
り、電流値として検出された光が電圧値に変換される。
なお、アンプ７の入力抵抗が十分高く、アンプ７の増幅
率が十分大きいとし、帰還抵抗に流入する電流をｉとす
ると、アンプ７の出力電圧Ｖｏは（Ｖｃ−Ｒ×ｉ）にな
る。

【００３３】次に動作について説明する。光センサ１に
入射した光に対応する電流Ｉｓｐｄが、カレントミラー
回路２の入力側トランジスタ２ａのコレクタ電流として
導通すると、そのコレクタ電流と同値（Ｉｓｐｄ）の電
流が、カレントミラー回路２の出力側トランジスタ２
ｂ，２ｃのコレクタ電流として導通する。

【００３４】したがって、カレントミラー回路４の入力
側トランジスタ４ａのコレクタ電流として、値Ｉｓｐｄ
の電流が導通する。このとき、入力側トランジスタ４ａ
のエミッタサイズと出力側トランジスタ４ｂのエミッタ
サイズとの比１：ｍに応じて、出力側トランジスタ４ｂ
のコレクタ電流の値は、ｍ×Ｉｓｐｄになる。

【００３５】このとき、スイッチング用トランジスタ６
がオン状態である場合、カレントミラー回路５の入力側
トランジスタ５ａおよび出力側トランジスタ５ｂのベー
ス・エミッタ間電圧がほぼ０ボルトになるため、カレン
トミラー回路５はオフ状態（停止状態）になり、出力側
トランジスタ５ｂのコレクタ電流は０になる。したがっ
て、このとき、カレントミラー回路２の出力側トランジ
スタ２ｃのコレクタ電流（電流値Ｉｓｐｄ）は、スイッ
チング用トランジスタ６を介して供給される。このよう
に、スイッチング用トランジスタ６がオン状態である場
合、カレントミラー回路５の出力側トランジスタ５ｂの
コレクタ電流の値が０になるため、帰還抵抗Ｒに流入す
る電流の値はｍ×Ｉｓｐｄになる。すなわち、このとき
の回路のゲインはｍになる。

【００３６】一方、スイッチング用トランジスタ６がオ
フ状態である場合、カレントミラー回路５の入力側トラ
ンジスタ５ａおよび出力側トランジスタ５ｂは動作可能
な状態になり、カレントミラー回路５の出力側トランジ
スタ５ｂのコレクタ電流は、入力側トランジスタ５ａの
エミッタサイズと出力側トランジスタ５ｂのエミッタサ
イズとの比１：ｎに応じて、ｎ×Ｉｓｐｄになる。した
がって、このとき、カレントミラー回路２の出力側トラ
ンジスタ２ｃのコレクタ電流は、入力側トランジスタ５
ａを介して供給される。このように、スイッチング用ト
ランジスタ６がオフ状態である場合、カレントミラー回
路５の出力側トランジスタ５ｂのコレクタ電流の値がｎ
×Ｉｓｐｄになるため、帰還抵抗Ｒに流入する電流の値
は、合計で（ｍ＋ｎ）×Ｉｓｐｄになる。すなわち、こ
のときの回路のゲインは（ｍ＋ｎ）になる。

【００３７】このようにして、スイッチング用トランジ
スタ６の状態に応じて、回路のゲインがｍまたは（ｍ＋
ｎ）に設定される。

【００３８】以上のように、この実施の形態１によれ
ば、第１段目のカレントミラー回路２における入力側ト
ランジスタ２ａと出力側トランジスタ２ｂ，２ｃとのエ
ミッタサイズの比をそれぞれ１：１にしておき、第２段
目のカレントミラー回路５における入力側トランジスタ
５ａと出力側トランジスタ５ｂとのエミッタサイズの比
を１：ｍに設定したので、帰還抵抗値Ｒを変更すること
なく、回路のゲインを変更することができるとともに、
第２段目のカレントミラー回路５をオフ状態にしたこと
に起因して発生する単に電源から接地点へ流れる不要な
消費電流を、光センサ１を導通する電流と同値（Ｉｓｐ
ｄ）以下に抑制することができるという効果が得られ
る。

【００３９】すなわち、図７の回路において、スイッチ
ング用トランジスタ１２４をオフ状態にし、スイッチン
グ用トランジスタ１２３をオン状態にした場合、出力側
トランジスタ１２１ａ〜１２１ｄを介して単に電源から
接地点へ流れる不要な消費電流は４×Ｉｓｐｄになる
が、この部分に対応する実施の形態１における回路（出
力側トランジスタ２ｃ、カレントミラー回路５およびス
イッチング用トランジスタ６）の場合、単に電源から接
地点へ流れる不要な消費電流はＩｓｐｄになり、不要な
消費電流を抑制することができる。このように、第２段
目のカレントミラー回路５におけるエミッタサイズの比
（１：ｎ）のｎが大きい場合においても、不要な消費電
流は常にＩｓｐｄに抑制される。

【００４０】なお、実施の形態１では、カレントミラー
回路２における入力側トランジスタ２ａのエミッタサイ
ズと出力側トランジスタ２ｂのエミッタサイズとの比を
１：１としたが、この比が１：ｒ（ｒ＜１）になるよう
にカレントミラー回路２を形成するようにしてもよい。
このようにすることにより、不要な消費電流をＩｓｐｄ
より小さくすることができる。

【００４１】実施の形態２．図２は、この発明の実施の
形態２による光電変換回路の構成を示す回路図である。
図において、１はアノードが接地され、カノードがカレ
ントミラー回路１１の入力側トランジスタ１１ａのコレ
クタに接続され、光ディスクからの反射光を受光し、光
電変換するアノードコモンのホトダイオードなどの光セ
ンサである。

【００４２】１１は、コレクタおよびベースが出力側ト
ランジスタ１１ｂ，１１ｃのベースに接続され、エミッ
タが電源Ｖｃｃに接続されたＰＮＰ型の入力側トランジ
スタ１１ａと、コレクタがカレントミラー回路１２の入
力側トランジスタ１２ａのコレクタに接続され、エミッ
タが電源Ｖｃｃに接続され、ベースが入力側トランジス
タ１１ａのベースに接続されたＰＮＰ型の出力側トラン
ジスタ１１ｂと、コレクタがカレントミラー回路１３の
入力側トランジスタ１３ａのコレクタおよびスイッチン
グ用トランジスタ１４のコレクタに接続され、エミッタ
が電源Ｖｃｃに接続され、ベースが入力側トランジスタ
１１ａのベースに接続されたＰＮＰ型の出力側トランジ
スタ１１ｃとにより構成されたカレントミラー回路（第
１のカレントミラー回路）である。

【００４３】なお、カレントミラー回路１１は、入力側
トランジスタ１１ａのエミッタサイズと出力側トランジ
スタ１１ｂ，１１ｃのエミッタサイズとの比がそれぞれ
１：１になるように形成されている。

【００４４】１２は、コレクタおよびベースが出力側ト
ランジスタ１２ｂのベースに接続され、エミッタが接地
されたＮＰＮ型の入力側トランジスタ１２ａと、コレク
タがアンプ７の負側入力部に接続され、エミッタが接地
され、ベースが入力側トランジスタ１２ａのベースに接
続されたＮＰＮ型の出力側トランジスタ１２ｂとにより
構成されたカレントミラー回路である。なお、カレント
ミラー回路１２は、入力側トランジスタ１２ａのエミッ
タサイズと出力側トランジスタ１２ｂのエミッタサイズ
の比が１：ｍになるように形成されている（ただし、ｍ
＞１）。

【００４５】１３は、コレクタおよびベースが出力側ト
ランジスタ１３ｂのベースに接続され、エミッタが接地
されたＮＰＮ型の入力側トランジスタ１３ａと、コレク
タがアンプ７の負側入力部に接続され、エミッタが接地
され、ベースが入力側トランジスタ１３ａのベースに接
続されたＮＰＮ型の出力側トランジスタ１３ｂとにより
構成されたカレントミラー回路（第２のカレントミラー
回路）である。なお、カレントミラー回路１３は、入力
側トランジスタ１３ａのエミッタサイズと出力側トラン
ジスタ１３ｂのエミッタサイズの比が１：ｎになるよう
に形成されている。

【００４６】１４は、コレクタがカレントミラー回路１
３の入力側トランジスタ１３ａのベースと出力側トラン
ジスタ１３ｂのベースに接続され、エミッタが接地さ
れ、ベースに制御信号ＳＷ１が適宜印加されるＮＰＮ型
のスイッチング用トランジスタである。なお、スイッチ
ング用トランジスタ１４は、そのエミッタサイズがカレ
ントミラー回路１３の入力側トランジスタ１３ａのエミ
ッタサイズと同一になるように形成されている。

【００４７】なお、その他の構成要素は、実施の形態１
のもの（図１）と同様であるので、その説明を省略す
る。

【００４８】次に動作について説明する。光センサ１に
入射した光に対応する電流Ｉｓｐｄが、カレントミラー
回路１１の入力側トランジスタ１１ａのコレクタ電流と
して導通すると、それと同値（Ｉｓｐｄ）のコレクタ電
流が、カレントミラー回路１１の出力側トランジスタ１
１ｂ，１１ｃを導通する。

【００４９】したがって、カレントミラー回路１２の入
力側トランジスタ１２ａのコレクタ電流として、値がＩ
ｓｐｄである電流が導通する。このとき、入力側トラン
ジスタ１２ａのエミッタサイズと出力側トランジスタ１
２ｂのエミッタサイズとの比１：ｍに応じて、出力側ト
ランジスタ１２ｂのコレクタ電流の値は、ｍ×Ｉｓｐｄ
になる。

【００５０】このとき、スイッチング用トランジスタ１
４がオン状態である場合、カレントミラー回路１３の入
力側トランジスタ１３ａおよび出力側トランジスタ１３
ｂのベース・エミッタ間電圧がほぼ０ボルトになるた
め、カレントミラー回路１３はオフ状態になり、カレン
トミラー回路１３の出力側トランジスタ１３ｂのコレク
タ電流は０になる。したがって、このとき、カレントミ
ラー回路１１の出力側トランジスタ１１ｃのコレクタ電
流（電流値Ｉｓｐｄ）は、スイッチング用トランジスタ
１４を介して接地点に流入する。このように、スイッチ
ング用トランジスタ１４がオン状態である場合、カレン
トミラー回路１３の出力側トランジスタ１３ｂのコレク
タ電流の値が０になるため、帰還抵抗Ｒから流入する電
流の値は、ｍ×Ｉｓｐｄになる。すなわち、このときの
回路のゲインはｍになる。

【００５１】一方、スイッチング用トランジスタ１４が
オフ状態である場合、カレントミラー回路１３の入力側
トランジスタ１３ａおよび出力側トランジスタ１３ｂは
動作可能な状態になり、カレントミラー回路１３の出力
側トランジスタ１３ｂのコレクタ電流は、入力側トラン
ジスタ１３ａのエミッタサイズと出力側トランジスタ１
３ｂのエミッタサイズとの比１：ｎに応じて、ｎ×Ｉｓ
ｐｄになる。したがって、このとき、カレントミラー回
路１１の出力側トランジスタ１１ｃのコレクタ電流は、
入力側トランジスタ１３ａを介して接地点に流入する。
このように、スイッチング用トランジスタ１４がオフ状
態である場合、カレントミラー回路１３の出力側トラン
ジスタ１３ｂのコレクタ電流の値がｎ×Ｉｓｐｄになる
ため、帰還抵抗Ｒから流入する電流の値は、合計で（ｍ
＋ｎ）×Ｉｓｐｄになる。すなわち、このときの回路の
ゲインは（ｍ＋ｎ）になる。

【００５２】このようにして、スイッチング用トランジ
スタ１４の状態に応じて、回路のゲインがｍまたは（ｍ
＋ｎ）に設定される。

【００５３】以上のように、この実施の形態２によれ
ば、実施の形態１と同様の効果が得られるとともに、Ｐ
ＮＰ型トランジスタの数をＮＰＮ型のトランジスタの数
に比べて少なくしたので、回路の形成に必要な基板上の
面積を低減することができるという効果が得られる。

【００５４】なお、ＮＰＮ型トランジスタの占める面積
がＰＮＰ型トランジスタより小さくなる理由を以下に述
べる。図３は、ＮＰＮ型トランジスタの構成およびＰＮ
Ｐ型トランジスタの構成を示す断面図である。図３に示
すように、一般に、ＰＮＰ型トランジスタのエミッタと
コレクタは、ＮＰＮ型トランジスタにおけるベース層と
して形成されるが、これらの間隔は、ホトレジスト加工
の精度に起因して狭くすることが困難である。また、Ｐ
ＮＰ型トランジスタにおいては、コレクタ電流が基板に
対して平行に流れるため、コレクタ電流を増やす場合、
エミッタとコレクタを形成するＰ層の側面積を広くする
必要があるため、これらのＰ層が大きく設計されること
になる。このような理由から、ＰＮＰ型トランジスタの
占める面積は、一般的にＮＰＮ型トランジスタより広く
なる。

【００５５】なお、実施の形態２では、カレントミラー
回路１１における入力側トランジスタ１１ａのエミッタ
サイズと出力側トランジスタ１１ｂのエミッタサイズと
の比を１：１としたが、この比が１：ｒ（ｒ＜１）にな
るようにカレントミラー回路１１を形成するようにして
もよい。このようにすることにより、より不要な消費電
流を抑制することができる。

【００５６】実施の形態３．図４は、この発明の実施の
形態３による光電変換回路を示す回路図である。図にお
いて、２は、入力側トランジスタ２ａと、所定の数（ｘ
＋１個）の出力側トランジスタ２ｂ，２ｃ，２ｄ，・・
・とにより構成されたカレントミラー回路である。な
お、カレントミラー回路２は、入力側トランジスタ２ａ
のエミッタサイズと出力側トランジスタ２ｂ，２ｃ，２
ｄ，・・・のエミッタサイズとの比がそれぞれ１：１に
なるように形成されている。したがって、入力側トラン
ジスタ２ａのコレクタ電流の同値のコレクタ電流が、各
出力側トランジスタ２ｂ，２ｃ，２ｄ，・・・にそれぞ
れ流れる。

【００５７】２５−１は、入力側トランジスタ５ａのエ
ミッタサイズと出力側トランジスタ５ｂのエミッタサイ
ズとの比が１：ｎであるカレントミラー回路５、スイッ
チング用トランジスタ６、およびカレントミラー回路２
の出力側トランジスタ２ｃにより構成される第１のゲイ
ン切替部であり、２５−２は、入力側トランジスタ２１
ａのエミッタサイズと出力側トランジスタ２１ｂのエミ
ッタサイズとの比が１：ｐであるカレントミラー回路２
１、スイッチング用トランジスタ２２、およびカレント
ミラー回路２の出力側トランジスタ２ｄにより構成され
る第２のゲイン切替部である。なお、図示せぬ第３〜第
ｘのゲイン切替部が、第１および第２のゲイン切替部２
５−１，２５−２と同様に設けられている。ただし、各
ゲイン切替部のカレントミラー回路における入力側トラ
ンジスタのエミッタサイズと出力側トランジスタのエミ
ッタサイズとの比は、それぞれ所定の値に適宜設定され
る。すなわち、実施の形態１においては、ゲイン切替部
が１つであるが、この実施の形態３においては、所定の
ｘ個のゲイン切替部が設けられている。

【００５８】第２のゲイン切替部２５−２において、２
１は、コレクタおよびベースが出力側トランジスタ２１
ｂのベースに接続され、エミッタが電源Ｖｃｃに接続さ
れたＰＮＰ型の入力側トランジスタ２１ａと、コレクタ
がアンプ７の負側入力部に接続され、エミッタが電源Ｖ
ｃｃに接続され、ベースが入力側トランジスタ２１ａの
ベースに接続されたＰＮＰ型の出力側トランジスタ２１
ｂとにより構成されたカレントミラー回路（第２のカレ
ントミラー回路）である。なお、カレントミラー回路２
１は、入力側トランジスタ２１ａのエミッタサイズと出
力側トランジスタ２１ｂのエミッタサイズとの比が１：
ｐになるように形成されている（ただし、ｐ＞１）。

【００５９】２２は、コレクタがカレントミラー回路２
１の入力側トランジスタ２１ａのベースと出力側トラン
ジスタ２１ｂのベースに接続され、エミッタが電源Ｖｃ
ｃに接続され、ベースに制御信号ＳＷ２が適宜印加され
るＰＮＰ型のスイッチング用トランジスタである。

【００６０】なお、その他の図示せぬゲイン切替部は、
第１および第２のゲイン切替部２５−１，２５−２と同
様に構成されるとともに、さらにその他の構成要素は、
実施の形態１のもの（図１）と同様であるので、その説
明を省略する。

【００６１】次に動作について説明する。実施の形態１
による回路と同様に、各ゲイン切替部２５−１〜２５−
ｘのスイッチング用トランジスタの状態に応じて、回路
のゲインが設定される。例えば、ゲイン切替部２５−１
〜２５−ｘのスイッチング用トランジスタがすべてオン
状態である場合、各ゲイン切替部２５−１〜２５−ｘの
カレントミラー回路における出力側トランジスタのコレ
クタ電流の値がすべて０になるので、帰還抵抗Ｒに流入
する電流は、カレントミラー回路４の出力側トランジス
タ４ｂのコレクタ電流だけになり、その電流値はｍ×Ｉ
ｓｐｄになる。すなわち、このときの回路のゲインはｍ
になる。

【００６２】一方、ゲイン切替部２５−１〜２５−ｘの
スイッチング用トランジスタがすべてオフ状態である場
合、各ゲイン切替部２５−１〜２５−ｘのカレントミラ
ー回路における出力側トランジスタのコレクタ電流の値
が、値Ｉｓｐｄにエミッタサイズの比をそれぞれ乗じた
値になるので、帰還抵抗Ｒに流入する電流の値は、（ｍ
＋ｎ＋ｐ＋・・・）×Ｉｓｐｄになる。すなわち、この
ときの回路のゲインは（ｍ＋ｎ＋ｐ＋・・・）になる。

【００６３】また、各ゲイン切替部２５−１〜２５−ｘ
のスイッチング用トランジスタの状態をそれぞれ適宜設
定することにより、スイッチング用トランジスタがオフ
状態であるゲイン切替部のカレントミラー回路における
入力側トランジスタと出力側トランジスタとのエミッタ
サイズの比の総和に、回路のゲインが設定される。

【００６４】以上のように、この実施の形態３によれ
ば、実施の形態１と同様の効果が得られるとともに、そ
れぞれ所定のエミッタサイズの比で形成されているカレ
ントミラー回路を有する複数のゲイン切替部を設けたの
で、ゲイン切替部の数に応じた所定の多数のゲインから
回路のゲインを選択することができるという効果が得ら
れる。したがって、例えば光学条件（例えば、基板厚さ
など）の異なる３種類の光ディスクから、適宜データを
正確に読み出すことができる。

【００６５】実施の形態４．図５は、この発明の実施の
形態４による光電変換回路を示す回路図である。図にお
いて、１１は、入力側トランジスタ１１ａと、所定の数
（ｘ＋１個）の出力側トランジスタ１１ｂ，１１ｃ，１
１ｄ，・・・とにより構成されたカレントミラー回路で
ある。なお、カレントミラー回路１１は、入力側トラン
ジスタ１１ａのエミッタサイズと出力側トランジスタ１
１ｂ，１１ｃ，１１ｄ，・・・のエミッタサイズとの比
がそれぞれ１：１になるように形成されている。したが
って、入力側トランジスタ１１ａのコレクタ電流の同値
のコレクタ電流が、各出力側トランジスタ１１ｂ，１１
ｃ，１１ｄ，・・・にそれぞれ流れる。

【００６６】３５−１は、入力側トランジスタ１３ａの
エミッタサイズと出力側トランジスタ１３ｂのエミッタ
サイズとの比が１：ｎであるカレントミラー回路１３、
スイッチング用トランジスタ１４、およびカレントミラ
ー回路１１の出力側トランジスタ１１ｃにより構成され
る第１のゲイン切替部であり、３５−２は、入力側トラ
ンジスタ３１ａのエミッタサイズと出力側トランジスタ
３１ｂのエミッタサイズとの比が１：ｐであるカレント
ミラー回路３１、スイッチング用トランジスタ３２、お
よびカレントミラー回路１１の出力側トランジスタ１１
ｄにより構成される第２のゲイン切替部である。なお、
図示せぬ第３〜第ｘのゲイン切替部が、第１および第２
のゲイン切替部３５−１，３５−２と同様に設けられて
いる。ただし、各ゲイン切替部のカレントミラー回路に
おける入力側トランジスタのエミッタサイズと出力側ト
ランジスタのエミッタサイズとの比は、それぞれ所定の
値に適宜設定される。すなわち、実施の形態２において
は、ゲイン切替部が１つであるが、この実施の形態４に
おいては、所定のｘ個のゲイン切替部が設けられてい
る。

【００６７】第２のゲイン切替部３５−２において、３
１は、コレクタおよびベースが出力側トランジスタ３１
ｂのベースに接続され、エミッタが接地されたＰＮＰ型
の入力側トランジスタ３１ａと、コレクタがアンプ７の
負側入力部に接続され、エミッタが接地され、ベースが
入力側トランジスタ３１ａのベースに接続されたＰＮＰ
型の出力側トランジスタ３１ｂとにより構成されたカレ
ントミラー回路（第２のカレントミラー回路）である。
なお、カレントミラー回路３１は、入力側トランジスタ
３１ａのエミッタサイズと出力側トランジスタ３１ｂの
エミッタサイズとの比が１：ｐになるように形成されて
いる（ただし、ｐ＞１）。

【００６８】３２は、コレクタがカレントミラー回路３
１の入力側トランジスタ３１ａのベースと出力側トラン
ジスタ３１ｂのベースに接続され、エミッタが接地さ
れ、ベースに制御信号ＳＷ２が適宜印加されるＰＮＰ型
のスイッチング用トランジスタである。

【００６９】なお、その他の図示せぬゲイン切替部は、
第１および第２のゲイン切替部３５−１，３５−２と同
様に構成されるとともに、さらにその他の構成要素は、
実施の形態２のもの（図２）と同様であるので、その説
明を省略する。

【００７０】次に動作について説明する。実施の形態２
による回路と同様に、各ゲイン切替部３５−１〜３５−
ｘのスイッチング用トランジスタの状態に応じて、回路
のゲインが設定される。例えば、ゲイン切替部３５−１
〜３５−ｘのスイッチング用トランジスタがすべてオン
状態である場合、各ゲイン切替部３５−１〜３５−ｘの
カレントミラー回路における出力側トランジスタのコレ
クタ電流の値がすべて０になるので、帰還抵抗Ｒから流
入する電流は、カレントミラー回路１２の出力側トラン
ジスタ１２ｂのコレクタ電流だけになり、その電流値は
ｍ×Ｉｓｐｄになる。すなわち、このときの回路のゲイ
ンはｍになる。

【００７１】一方、ゲイン切替部３５−１〜３５−ｘの
スイッチング用トランジスタがすべてオフ状態である場
合、各ゲイン切替部３５−１〜３５−ｘのカレントミラ
ー回路における出力側トランジスタのコレクタ電流の値
が、値Ｉｓｐｄにエミッタサイズの比をそれぞれ乗じた
値になるので、帰還抵抗Ｒから流入する電流の値は、
（ｍ＋ｎ＋ｐ＋・・・）×Ｉｓｐｄになる。すなわち、
このときの回路のゲインは（ｍ＋ｎ＋ｐ＋・・・）にな
る。

【００７２】また、各ゲイン切替部３５−１〜３５−ｘ
のスイッチング用トランジスタの状態をそれぞれ適宜設
定することにより、スイッチング用トランジスタがオフ
状態であるゲイン切替部のカレントミラー回路における
入力側トランジスタと出力側トランジスタとのエミッタ
サイズの比の総和に、回路のゲインが設定される。

【００７３】以上のように、この実施の形態４によれ
ば、実施の形態３と同様の効果が得られるとともに、Ｐ
ＮＰ型トランジスタの数をＮＰＮ型のトランジスタの数
に比べて少なくしたので、回路の形成に必要な基板上の
面積を低減することができるという効果が得られる。

【００７４】

【発明の効果】以上のように、この発明によれば、光セ
ンサを導通する電流が入力側トランジスタに導通し、入
力側トランジスタを導通する電流の値に対応する値の電
流が出力側トランジスタを導通する第１のカレントミラ
ー回路と、入力側トランジスタおよび出力側トランジス
タが動作可能な状態である場合、第１のカレントミラー
回路の出力側トランジスタを導通する電流が入力側トラ
ンジスタを導通し、入力側トランジスタを導通する電流
のｎ（ｎ＞１）倍の電流が出力側トランジスタを導通
し、出力側トランジスタを導通する電流を後段の回路に
出力する第２のカレントミラー回路と、第２のカレント
ミラー回路に並列に接続され、第２のカレントミラー回
路の入力側トランジスタおよび出力側トランジスタを動
作可能な状態または停止状態に設定するスイッチング用
トランジスタとを備えるようにしたので、第２のカレン
トミラー回路をオフ状態にしたことに起因して発生する
単に電源から接地点へ流れる不要な消費電流を、光セン
サを導通する電流と同値以下に抑制することができると
いう効果がある。

【００７５】この発明によれば、第１のカレントミラー
回路に、少なくとも２つの出力側トランジスタを設け、
さらに、第１のカレントミラー回路の出力側トランジス
タにそれぞれ接続され、エミッタサイズの比がそれぞれ
所定の比に設定された、第１のカレントミラー回路の出
力側トランジスタと同数の第２のカレントミラー回路を
備えるようにしたので、所定の多数のゲインから回路の
ゲインを選択することができるという効果がある。

【００７６】この発明によれば、第２のカレントミラー
回路およびスイッチング用トランジスタがＮＰＮ型トラ
ンジスタで構成するようにしたので、回路の形成に必要
な基板上の面積を低減することができるという効果があ
る。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による光電変換回路
の構成を示す回路図である。

【図２】 この発明の実施の形態２による光電変換回路
の構成を示す回路図である。

【図３】 ＮＰＮ型トランジスタの構成およびＰＮＰ型
トランジスタの構成を示す断面図である。

【図４】 この発明の実施の形態３による光電変換回路
を示す回路図である。

【図５】 この発明の実施の形態４による光電変換回路
を示す回路図である。

【図６】 複数のゲインを設定可能な従来の光電変換回
路を示す回路図である。

【図７】 従来の光電変換回路の構成を示す回路図であ
る。

【符号の説明】

１ 光センサ、２，１１ カレントミラー回路（第１の
カレントミラー回路）、２ａ，５ａ，１１ａ，１３ａ，
２１ａ，３１ａ 入力側トランジスタ、２ｂ〜２ｄ，５
ｂ，１１ｂ〜１１ｄ，１３ｂ，２１ｂ，３１ｂ 出力側
トランジスタ、５，１３，２１，３１ カレントミラー
回路（第２のカレントミラー回路）、６，１４，２２，
３２ スイッチング用トランジスタ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｇ１１Ｂ 7/125 Ｈ０１Ｌ 31/10 Ｈ０３Ｆ 3/08

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入射する光を光電変換し、その光に対応
   する電流を導通する光センサと、 入力側トランジスタと出力側トランジスタとを有し、前
   記光センサを導通する電流が前記入力側トランジスタに
   導通し、前記入力側トランジスタを導通する電流の値に
   対応する値の電流が前記出力側トランジスタを導通する
   第１のカレントミラー回路と、 ｎを１より大きい所定の数としたとき、エミッタサイズ
   の比が１：ｎである入力側トランジスタと出力側トラン
   ジスタとを有し、前記入力側トランジスタおよび前記出
   力側トランジスタが動作可能な状態である場合、前記第
   １のカレントミラー回路の出力側トランジスタを導通す
   る電流が前記入力側トランジスタを導通し、前記入力側
   トランジスタを導通する電流のｎ倍の電流が前記出力側
   トランジスタを導通し、前記出力側トランジスタを導通
   する電流を後段の回路に出力する第２のカレントミラー
   回路と、 前記第２のカレントミラー回路に並列に接続され、前記
   第２のカレントミラー回路の入力側トランジスタおよび
   出力側トランジスタを動作可能な状態または停止状態に
   設定するスイッチング用トランジスタとを備えた光電変
   換回路。
2. 【請求項２】 第１のカレントミラー回路は、少なくと
   も２つの出力側トランジスタを有し、 前記第１のカレントミラー回路の出力側トランジスタに
   それぞれ接続され、入力側トランジスタのエミッタサイ
   ズと出力側トランジスタのエミッタサイズとの比がそれ
   ぞれ所定の比に設定された、前記第１のカレントミラー
   回路の出力側トランジスタと同数の第２のカレントミラ
   ー回路を備えることを特徴とする請求項１記載の光電変
   換回路。
3. 【請求項３】 第２のカレントミラー回路およびスイッ
   チング用トランジスタは、ＮＰＮ型トランジスタで構成
   されることを特徴とする請求項１または請求項２記載の
   光電変換回路。