JPH06244653A - 高出力電圧スイング及び高出力駆動電流を有するパワー増幅器 - Google Patents
高出力電圧スイング及び高出力駆動電流を有するパワー増幅器Info
- Publication number
- JPH06244653A JPH06244653A JP5220230A JP22023093A JPH06244653A JP H06244653 A JPH06244653 A JP H06244653A JP 5220230 A JP5220230 A JP 5220230A JP 22023093 A JP22023093 A JP 22023093A JP H06244653 A JPH06244653 A JP H06244653A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- stage
- power amplifier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3088—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal with asymmetric control, i.e. one control branch containing a supplementary phase inverting transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30045—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the SEPP power transistors comprising measuring push or pull transistors to produce a controlling signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】モノリシックＩＣにより、従来の増幅器に比し
より低電圧で、高い電圧スイング、高い電流駆動が可能
な、改良された準プッュプルパワー増幅器を提供する。 【構成】入力信号は入力セクション１１を構成する信号
入力段１２に印加され、第１利得段１３、第２利得段１
４により増幅され、次段のバツファー段３０に入る。バ
ッファー段３０では第１バッファー、第２バッファーを
経てＱ１，Ｑ２ａ，Ｑ２ｂにより構成される準ＳＥＰＰ
を駆動する。
より低電圧で、高い電圧スイング、高い電流駆動が可能
な、改良された準プッュプルパワー増幅器を提供する。 【構成】入力信号は入力セクション１１を構成する信号
入力段１２に印加され、第１利得段１３、第２利得段１
４により増幅され、次段のバツファー段３０に入る。バ
ッファー段３０では第１バッファー、第２バッファーを
経てＱ１，Ｑ２ａ，Ｑ２ｂにより構成される準ＳＥＰＰ
を駆動する。
Description
【０００１】
【産業上の利用分野】本発明は、パワー増幅器の改良に
関するものであって、更に詳細には、このタイプのパワ
ー増幅器に対し可及的に高い出力電圧スイング（振れ）
及び可及的に高い出力電流駆動を可能とするプシュプル
トランジスタ増幅器における改良に関するものである
関するものであって、更に詳細には、このタイプのパワ
ー増幅器に対し可及的に高い出力電圧スイング（振れ）
及び可及的に高い出力電流駆動を可能とするプシュプル
トランジスタ増幅器における改良に関するものである
【０００２】
【従来の技術】最近、歪みが小さく且つモノリシック集
積回路構成の形で実現可能な低歪みクラスＡＢパワー増
幅器を実現するための興味が増加している。そのため
に、例えば、Ｍａｌｈｉ ｅｔ ａｌ．「低電圧マイク
ロパワーＪＦＥＴ／バイポーラオペアンプ（Ａ Ｌｏｗ
−Ｖｏｌｔａｇｅ Ｍｉｃｒｏｐｏｗｅｒ ＪＦＥＴ／
Ｂｉｐｏｌａｒ Ｏｐｅｒａｔｉｏｎａｌ Ａｍｐｌｉ
ｆｅｒ）」、ＩＥＥＥ・ジャーナル・オブ・ソリッドス
テート・サーキッツ、Ｖｏｌ．ＳＣ−１６、Ｎｏ．６、
１９８１年１２月の文献に記載されている回路では、下
部出力トランジスタを介して電流がシンク即ち吸込まれ
る場合には、下部出力トランジスタを介しての電流が大
きくなり、且つ上部出力トランジスタを介しての電流が
ほぼゼロとなる出力段を有している。このことは、出力
インピーダンスを非常に大きなものとさせ、且つ安定性
の問題が発生する。この問題は、Ｓｅｅｖｉｎｃｋ ｅ
ｔ ａｌ．「モノリシックパワー増幅器用の安定性を改
善させた低歪み出力段（Ａ Ｌｏｗ−Ｄｉｎｓｔｏｒｔ
ｉｏｎ Ｏｕｔｐｕｔ Ｓｔａｇｅ ｗｉｔｈ Ｉｍｐ
ｏｒｏｖｅｄ Ｓｔａｂｉｌｉｔｙ ｆｏｒ Ｍｏｎｏ
ｌｉｔｈｉｃ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ
ｓ）」、ＩＥＥＥ・ジャーナル・オブ・ソリッドステー
ト・サーキッツ、Ｖｏｌ．２３、Ｎｏ．３、１９８８年
６月の文献に記載されている回路によって取扱われてお
り、その場合に、基準の出力段は、ＶS −ＶceSAT −２
Ｖbe として＋ＶS に近い場合及び−ＶS ＋ＶceSAT と
して−ＶS に近い場合にのみ動作を可能とさせる。この
回路は、比較的高い出力電圧スイング（振れ）能力を有
しており、且つＰＮＰトランジスタを使用するものでは
ない。
積回路構成の形で実現可能な低歪みクラスＡＢパワー増
幅器を実現するための興味が増加している。そのため
に、例えば、Ｍａｌｈｉ ｅｔ ａｌ．「低電圧マイク
ロパワーＪＦＥＴ／バイポーラオペアンプ（Ａ Ｌｏｗ
−Ｖｏｌｔａｇｅ Ｍｉｃｒｏｐｏｗｅｒ ＪＦＥＴ／
Ｂｉｐｏｌａｒ Ｏｐｅｒａｔｉｏｎａｌ Ａｍｐｌｉ
ｆｅｒ）」、ＩＥＥＥ・ジャーナル・オブ・ソリッドス
テート・サーキッツ、Ｖｏｌ．ＳＣ−１６、Ｎｏ．６、
１９８１年１２月の文献に記載されている回路では、下
部出力トランジスタを介して電流がシンク即ち吸込まれ
る場合には、下部出力トランジスタを介しての電流が大
きくなり、且つ上部出力トランジスタを介しての電流が
ほぼゼロとなる出力段を有している。このことは、出力
インピーダンスを非常に大きなものとさせ、且つ安定性
の問題が発生する。この問題は、Ｓｅｅｖｉｎｃｋ ｅ
ｔ ａｌ．「モノリシックパワー増幅器用の安定性を改
善させた低歪み出力段（Ａ Ｌｏｗ−Ｄｉｎｓｔｏｒｔ
ｉｏｎ Ｏｕｔｐｕｔ Ｓｔａｇｅ ｗｉｔｈ Ｉｍｐ
ｏｒｏｖｅｄ Ｓｔａｂｉｌｉｔｙ ｆｏｒ Ｍｏｎｏ
ｌｉｔｈｉｃ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ
ｓ）」、ＩＥＥＥ・ジャーナル・オブ・ソリッドステー
ト・サーキッツ、Ｖｏｌ．２３、Ｎｏ．３、１９８８年
６月の文献に記載されている回路によって取扱われてお
り、その場合に、基準の出力段は、ＶS −ＶceSAT −２
Ｖbe として＋ＶS に近い場合及び−ＶS ＋ＶceSAT と
して−ＶS に近い場合にのみ動作を可能とさせる。この
回路は、比較的高い出力電圧スイング（振れ）能力を有
しており、且つＰＮＰトランジスタを使用するものでは
ない。
【０００３】このＳｅｅｖｉｎｃｋ ｅｔ ａｌ．回路
の欠点は、出力駆動トランジスタ及びそれと関連する電
流検知トランジスタのベース電流はバイアス制御ループ
の活性負荷トランジスタのうちの一つによって供給され
るので、出力駆動トランジスタから多量の電流が供給さ
れる場合には、活性負荷トランジスタに対しての電流は
充分に大きなものであることが必要であるという点であ
る。従って、バイアス制御ループ内における活性負荷ト
ランジスタへ大きな電流を供給することが必要である。
更に、Ｓｅｅｖｉｎｃｋ ｅｔ ａｌ．回路において
は、大きな容量が必要であり、該回路の構成部品の全て
を集積化することを困難としている。
の欠点は、出力駆動トランジスタ及びそれと関連する電
流検知トランジスタのベース電流はバイアス制御ループ
の活性負荷トランジスタのうちの一つによって供給され
るので、出力駆動トランジスタから多量の電流が供給さ
れる場合には、活性負荷トランジスタに対しての電流は
充分に大きなものであることが必要であるという点であ
る。従って、バイアス制御ループ内における活性負荷ト
ランジスタへ大きな電流を供給することが必要である。
更に、Ｓｅｅｖｉｎｃｋ ｅｔ ａｌ．回路において
は、大きな容量が必要であり、該回路の構成部品の全て
を集積化することを困難としている。
【０００４】
【発明が解決しようとする課題】従って、本発明の目的
とするところは、改良したパワー増幅器回路を提供する
ことである。
とするところは、改良したパワー増幅器回路を提供する
ことである。
【０００５】本発明の別の目的とするところは、増加し
た出力電圧スイング能力を有する改良した増幅器回路を
提供することである。
た出力電圧スイング能力を有する改良した増幅器回路を
提供することである。
【０００６】本発明の更に別の目的とするところは、出
力段のプッシュトランジスタへ増加した方法を与える準
プッシュプルトランジスタパワー増幅器回路を提供する
ことである。
力段のプッシュトランジスタへ増加した方法を与える準
プッシュプルトランジスタパワー増幅器回路を提供する
ことである。
【０００７】本発明の更に別の目的とするところは、出
力段のプッシュトランジスタへの駆動電流が活性装置に
よって供給される改良した準プシュプルパワー増幅器回
路を提供することである。
力段のプッシュトランジスタへの駆動電流が活性装置に
よって供給される改良した準プシュプルパワー増幅器回
路を提供することである。
【０００８】本発明の更に別の目的とするところは、出
力段のプッシュトランジスタへの駆動電流が特定の固定
した値に固定されていない改良した準プシュプルパワー
増幅器回路を提供することである。
力段のプッシュトランジスタへの駆動電流が特定の固定
した値に固定されていない改良した準プシュプルパワー
増幅器回路を提供することである。
【０００９】本発明の更に別の目的とするところは、プ
ッシュトランジスタのベース上の電圧スイングがＶddか
ら１ＶceSAT 近くにスイングすることの可能な上述した
タイプの改良した準プシュプルパワー増幅器回路を提供
することである。
ッシュトランジスタのベース上の電圧スイングがＶddか
ら１ＶceSAT 近くにスイングすることの可能な上述した
タイプの改良した準プシュプルパワー増幅器回路を提供
することである。
【００１０】本発明の更に別の目的とするところは、一
層高い電源電圧において動作する従来の増幅器のものと
等価な出力を発生する減少させた電源電圧で動作するこ
との可能な完了したパワー増幅器回路を提供することで
ある。
層高い電源電圧において動作する従来の増幅器のものと
等価な出力を発生する減少させた電源電圧で動作するこ
との可能な完了したパワー増幅器回路を提供することで
ある。
【００１１】本発明の更に別の目的とするところは、位
相及び利得余裕を改善した改良型パワー増幅器回路を提
供することである。
相及び利得余裕を改善した改良型パワー増幅器回路を提
供することである。
【００１２】本発明の更に別の目的とするところは、出
力段のプッシュトランジスタのベースへ増加した電流を
供給する寸法を減少した改良型準プシュプルパワー増幅
路を提供することである。
力段のプッシュトランジスタのベースへ増加した電流を
供給する寸法を減少した改良型準プシュプルパワー増幅
路を提供することである。
【００１３】本発明の更に別の目的とするところは、高
電流において安定なパワー増幅器を提供することであ
る。
電流において安定なパワー増幅器を提供することであ
る。
【００１４】
【課題を解決するための手段】本発明の広義の側面によ
れば、パワー増幅器が提供される。このパワー増幅器
は、入力段出力を発生するために出力信号が印加される
信号入力段を有している。入力信号増幅器の出力端にお
いて活性装置からの増幅した入力信号を発生させるため
に入力信号を受取るべく入力信号増幅器が接続されてい
る。プシュプル信号出力段は第一及び第二トランジスタ
を有している。第一トランジスタは、電源電圧と出力ノ
ードとの間に接続した電流経路を有しており、且つ第二
トランジスタは基準電圧と出力ノードとの間に接続した
電流経路を有している。増幅器出力は、第一トランジス
タのベースへ直接的に可変駆動電流を与え、その際に増
加した駆動電流を実現することを可能としている。
れば、パワー増幅器が提供される。このパワー増幅器
は、入力段出力を発生するために出力信号が印加される
信号入力段を有している。入力信号増幅器の出力端にお
いて活性装置からの増幅した入力信号を発生させるため
に入力信号を受取るべく入力信号増幅器が接続されてい
る。プシュプル信号出力段は第一及び第二トランジスタ
を有している。第一トランジスタは、電源電圧と出力ノ
ードとの間に接続した電流経路を有しており、且つ第二
トランジスタは基準電圧と出力ノードとの間に接続した
電流経路を有している。増幅器出力は、第一トランジス
タのベースへ直接的に可変駆動電流を与え、その際に増
加した駆動電流を実現することを可能としている。
【００１５】パワー増幅器は、更に、クラスＡＢ動作用
の第一及び第二トランジスタをバイアスすべく接続した
同相モードバイアス回路を有しており、且つ入力段出力
端は、同相モードバイアス回路とは別個の第一トランジ
スタへの信号ベース駆動電流を供給する。このことは、
更に、第一トランジスタのベースへ供給することの可能
な駆動電流を増加させる。
の第一及び第二トランジスタをバイアスすべく接続した
同相モードバイアス回路を有しており、且つ入力段出力
端は、同相モードバイアス回路とは別個の第一トランジ
スタへの信号ベース駆動電流を供給する。このことは、
更に、第一トランジスタのベースへ供給することの可能
な駆動電流を増加させる。
【００１６】電源電圧と出力ノードとの間の第一トラン
ジスタの電流経路の直接接続、及び入力信号増幅器の出
力端へのそのベース接続によって、第一トランジスタの
ベース上の電圧が電源電圧から１ＶceSAT の範囲内にス
イングすることが可能とされる。
ジスタの電流経路の直接接続、及び入力信号増幅器の出
力端へのそのベース接続によって、第一トランジスタの
ベース上の電圧が電源電圧から１ＶceSAT の範囲内にス
イングすることが可能とされる。
【００１７】
【実施例】本発明の好適実施例に基づいて構成したパワ
ー増幅器１０の概略図を図１に示してある。パワー増幅
器１０は、差動信号入力回路１２と、第一利得段１３
と、第二利得段１４とを有する入力セクション１１を有
している。入力増幅器からの出力は、ＰＮＰトランジス
タＱ１６のコレクタ上のノード「ａ」に供給される。二
つのＰＮＰトランジスタＱ２２及びＱ２３の夫々のベー
スへ印加される差動入力信号が、ＮＰＮトランジスタＱ
１９及びＱ２０によって夫々与えられる活性装置のエミ
ッタへ供給される。これらのＰＮＰトランジスタＱ２５
及びＱ２６は、第一利得段１３の活性トランジスタＱ１
９及びＱ２０用の活性負荷装置として機能する。第二利
得段１４は、ＮＰＮトランジスタＱ２７及びＰＮＰトラ
ンジスタＱ２１及びＱ１６を有している。補償用コンデ
ンサＣＣがトランジスタＱ２８のコクレクタと出力ノー
ド「ａ」との間に接続されている。更に、フィードフォ
ワードコンデンサＣＦが第一利得段１３のＮＰＮトラン
ジスタＱ２６のコレクタと第二利得段１４の出力トラン
ジスタＱ１６のベースとの間に接続されており、高周波
数性能を増加させている。第二利得段１４のＮＰＮトラ
ンジスタＱ２７及びＰＮＰトランジスタＱ２１はレベル
シフタとして作用し、且つＰＮＰトランジスタＱ１６は
第二利得段１４の活性装置として機能する。
ー増幅器１０の概略図を図１に示してある。パワー増幅
器１０は、差動信号入力回路１２と、第一利得段１３
と、第二利得段１４とを有する入力セクション１１を有
している。入力増幅器からの出力は、ＰＮＰトランジス
タＱ１６のコレクタ上のノード「ａ」に供給される。二
つのＰＮＰトランジスタＱ２２及びＱ２３の夫々のベー
スへ印加される差動入力信号が、ＮＰＮトランジスタＱ
１９及びＱ２０によって夫々与えられる活性装置のエミ
ッタへ供給される。これらのＰＮＰトランジスタＱ２５
及びＱ２６は、第一利得段１３の活性トランジスタＱ１
９及びＱ２０用の活性負荷装置として機能する。第二利
得段１４は、ＮＰＮトランジスタＱ２７及びＰＮＰトラ
ンジスタＱ２１及びＱ１６を有している。補償用コンデ
ンサＣＣがトランジスタＱ２８のコクレクタと出力ノー
ド「ａ」との間に接続されている。更に、フィードフォ
ワードコンデンサＣＦが第一利得段１３のＮＰＮトラン
ジスタＱ２６のコレクタと第二利得段１４の出力トラン
ジスタＱ１６のベースとの間に接続されており、高周波
数性能を増加させている。第二利得段１４のＮＰＮトラ
ンジスタＱ２７及びＰＮＰトランジスタＱ２１はレベル
シフタとして作用し、且つＰＮＰトランジスタＱ１６は
第二利得段１４の活性装置として機能する。
【００１８】この時点において、パワー増幅器１０は、
準プシュプルトランジスタ増幅器であって、且つ二つの
出力ＮＰＮトランジスタＱ２ａ及びＱ１を有しているこ
とに注意すべきである。上部出力トランジスタ即ち「プ
ッシュ」トランジスタＱ２ａは、そのコレクタをライン
２０上の電源電圧へ直接接続しており、且つそのエミッ
タを出力ノード２１へ直接接続しており、それらの間に
電流経路を提供している。「プッシュ」トランジスタＱ
２ａのベースは、第二利得段１４の出力端におけるＰＮ
ＰトランジスタＱ１６のコレクタにおけるノード「ａ」
へ直接接続している。
準プシュプルトランジスタ増幅器であって、且つ二つの
出力ＮＰＮトランジスタＱ２ａ及びＱ１を有しているこ
とに注意すべきである。上部出力トランジスタ即ち「プ
ッシュ」トランジスタＱ２ａは、そのコレクタをライン
２０上の電源電圧へ直接接続しており、且つそのエミッ
タを出力ノード２１へ直接接続しており、それらの間に
電流経路を提供している。「プッシュ」トランジスタＱ
２ａのベースは、第二利得段１４の出力端におけるＰＮ
ＰトランジスタＱ１６のコレクタにおけるノード「ａ」
へ直接接続している。
【００１９】同様の態様で、下部出力トランジスタ即ち
「プル」トランジスタのコレクタは、その出力ノード２
１へ接続されており、且つそのエミッタはライン２３上
の基準電圧即ち接地へ接続しており、図示した如く、そ
れらの間に供給経路を与えている。下部出力トランジス
タＱ１のベースはトランジスタＱ１５のエミッタへ接続
しており、それは、第二バッファ段２５の出力端として
作用し、そこからそのベース駆動電流を受取る。
「プル」トランジスタのコレクタは、その出力ノード２
１へ接続されており、且つそのエミッタはライン２３上
の基準電圧即ち接地へ接続しており、図示した如く、そ
れらの間に供給経路を与えている。下部出力トランジス
タＱ１のベースはトランジスタＱ１５のエミッタへ接続
しており、それは、第二バッファ段２５の出力端として
作用し、そこからそのベース駆動電流を受取る。
【００２０】上部トランジスタＱ２ａにおける電流検知
動作は、ＮＰＮトランジスタＱ２ｂ及びＱ８によって行
われる。検知トランジスタＱ２ｂのコレクタは、検知用
負荷トランジスタＱ８のエミッタへ接続しており、且つ
検知トランジスタＱ２ｂのエミッタは出力ノード２１へ
接続している。検知トランジスタＱ２ｂのベースは、第
二利得段１４の出力トランジスタＱ１６のコレクタにお
けるノード「ａ」へ接続している。一方、検知負荷トラ
ンジスタＱ８のコレクタ及びベースはライン２０上の電
源電圧へ接続している。
動作は、ＮＰＮトランジスタＱ２ｂ及びＱ８によって行
われる。検知トランジスタＱ２ｂのコレクタは、検知用
負荷トランジスタＱ８のエミッタへ接続しており、且つ
検知トランジスタＱ２ｂのエミッタは出力ノード２１へ
接続している。検知トランジスタＱ２ｂのベースは、第
二利得段１４の出力トランジスタＱ１６のコレクタにお
けるノード「ａ」へ接続している。一方、検知負荷トラ
ンジスタＱ８のコレクタ及びベースはライン２０上の電
源電圧へ接続している。
【００２１】上部出力トランジスタＱ２ａ及び検知トラ
ンジスタＱ２ｂのエミッタ寸法比を「ｎ」として表わ
す。従って、検知トランジスタＱ２ｂのコレクタ及びコ
レクタにより与えられる電流経路において流れる電流
は、上部出力トランジスタＱ２ａ内を流れる電流（ＩP
として表わす）をエミッタ寸法比（ｎ）で割算したもの
に等しい。
ンジスタＱ２ｂのエミッタ寸法比を「ｎ」として表わ
す。従って、検知トランジスタＱ２ｂのコレクタ及びコ
レクタにより与えられる電流経路において流れる電流
は、上部出力トランジスタＱ２ａ内を流れる電流（ＩP
として表わす）をエミッタ寸法比（ｎ）で割算したもの
に等しい。
【００２２】これと対照的に底部出力トランジスタＱ１
を介して流れる電流（「Ｉｎ」として表わす）は、ＮＰ
Ｎ負荷トランジスタＱ３と共に、ＮＰＮトランジスタＱ
９によって与えられるカレントミラーによって検知され
る。トランジスタＱ９のベースは下部駆動トランジスタ
Ｑ１のベースへ接続している。カレントミラートランジ
スタＱ９のエミッタはライン２３上の基準電圧即ち接地
へ接続しており、且つそのコレクタはカレントミラー負
荷トランジスタＱ３のエミッタへ接続している。カレン
トミラー負荷トランジスタＱ３は、そのコレクタ及びベ
ースをライン２０上の電源電圧へ接続している。下部ド
ライバトランジスタＱ１のエミッタは、カレトミラート
ランジスタのエミッタに関して、「ｎ」の比を有するよ
うに寸法構成されており、それは、上部ドライバトラン
ジスタＱ２ａのエミッタがその検知トランジスタＱ２ｂ
に関して有する比と同一であり、従って、カレントミラ
ートランジスタＱ９内を流れる電流はＩｎ／ｎである。
を介して流れる電流（「Ｉｎ」として表わす）は、ＮＰ
Ｎ負荷トランジスタＱ３と共に、ＮＰＮトランジスタＱ
９によって与えられるカレントミラーによって検知され
る。トランジスタＱ９のベースは下部駆動トランジスタ
Ｑ１のベースへ接続している。カレントミラートランジ
スタＱ９のエミッタはライン２３上の基準電圧即ち接地
へ接続しており、且つそのコレクタはカレントミラー負
荷トランジスタＱ３のエミッタへ接続している。カレン
トミラー負荷トランジスタＱ３は、そのコレクタ及びベ
ースをライン２０上の電源電圧へ接続している。下部ド
ライバトランジスタＱ１のエミッタは、カレトミラート
ランジスタのエミッタに関して、「ｎ」の比を有するよ
うに寸法構成されており、それは、上部ドライバトラン
ジスタＱ２ａのエミッタがその検知トランジスタＱ２ｂ
に関して有する比と同一であり、従って、カレントミラ
ートランジスタＱ９内を流れる電流はＩｎ／ｎである。
【００２３】上部及び下部出力トランジスタＱ２ａ及び
Ｑ１は、クラスＡＢモードにおいて動作すべく、同相モ
ードバイアス回路３０によってバイアスされる。バイア
ス回路３０は、上述した二個のＮＰＮトランジスタＱ３
及びＱ８を有しており、その電流経路は、夫々、夫々の
上部及び下部出力ドライバトランジスタＱ２ａ及びＱ１
内を流れる電流の検知電流を担持する。トランジスタＱ
３及びＱ８のエミッタは、ＮＰＮトランジスタＱ６及び
Ｑ７のベースへ夫々接続している。夫々のＮＰＮトラン
ジスタＱ６及びＱ７のコレクタ及びエミッタは、ライン
２０上の電源電圧とノード「ｂ」との間に電流経路を確
立すべく接続されている。ＮＰＮトランジスタＱ６及び
Ｑ７は、それらを介して流れる電流の和が基準電流Ｉ０
と等しいようにバイアスされる。
Ｑ１は、クラスＡＢモードにおいて動作すべく、同相モ
ードバイアス回路３０によってバイアスされる。バイア
ス回路３０は、上述した二個のＮＰＮトランジスタＱ３
及びＱ８を有しており、その電流経路は、夫々、夫々の
上部及び下部出力ドライバトランジスタＱ２ａ及びＱ１
内を流れる電流の検知電流を担持する。トランジスタＱ
３及びＱ８のエミッタは、ＮＰＮトランジスタＱ６及び
Ｑ７のベースへ夫々接続している。夫々のＮＰＮトラン
ジスタＱ６及びＱ７のコレクタ及びエミッタは、ライン
２０上の電源電圧とノード「ｂ」との間に電流経路を確
立すべく接続されている。ＮＰＮトランジスタＱ６及び
Ｑ７は、それらを介して流れる電流の和が基準電流Ｉ０
と等しいようにバイアスされる。
【００２４】更に、基準電圧即ち接地ライン２３とライ
ン２０上の電源電圧との間の電流経路に接続した活性負
荷トランジスタＱ１２及びＱ１３を具備する活性ＰＮＰ
トランジスタＱ１０及びＱ１１を有する第一バッファ回
路が設けられている。ＰＮＰトランジスタＱ１０のベー
スがノード「ｂ」へ接続している。一方、二個のＮＰＮ
トランジスタＱ４及びＱ５がノード「ｃ」上に基準電圧
を与える。基準電流Ｉ０に等しい電流がトランジスタＱ
４及びＱ５の電流経路内を流れるようにそれらのトラン
ジスタがバイアスされる。従って、ノード「ｃ」上のト
ランジスタＱ５のエミッタは、上述したＮＰＮトランジ
スタＱ１１のベースへ接続している。
ン２０上の電源電圧との間の電流経路に接続した活性負
荷トランジスタＱ１２及びＱ１３を具備する活性ＰＮＰ
トランジスタＱ１０及びＱ１１を有する第一バッファ回
路が設けられている。ＰＮＰトランジスタＱ１０のベー
スがノード「ｂ」へ接続している。一方、二個のＮＰＮ
トランジスタＱ４及びＱ５がノード「ｃ」上に基準電圧
を与える。基準電流Ｉ０に等しい電流がトランジスタＱ
４及びＱ５の電流経路内を流れるようにそれらのトラン
ジスタがバイアスされる。従って、ノード「ｃ」上のト
ランジスタＱ５のエミッタは、上述したＮＰＮトランジ
スタＱ１１のベースへ接続している。
【００２５】同相モードバイアス回路の動作について説
明すると、ノード「ａ」上に与えられる信号に応答して
上部出力トランジスタＱ２ａ内を流れる電流Ｉｐがトラ
ンジスタＱ６及びＱ７を介して流れる電流をアンバラン
スなものとさせる傾向がある場合には、ノード「ｂ」上
の電圧変動が、第一バッファにより増幅され、且つ第二
バッファＱ１４及びＱ１５トランジスタを介して下部出
力トランジスタＱ１のベースに反映される。
明すると、ノード「ａ」上に与えられる信号に応答して
上部出力トランジスタＱ２ａ内を流れる電流Ｉｐがトラ
ンジスタＱ６及びＱ７を介して流れる電流をアンバラン
スなものとさせる傾向がある場合には、ノード「ｂ」上
の電圧変動が、第一バッファにより増幅され、且つ第二
バッファＱ１４及びＱ１５トランジスタを介して下部出
力トランジスタＱ１のベースに反映される。
【００２６】従来技術の回路と比較して、上部出力トラ
ンジスタＱ２ａのベースは、入力増幅器の出力端におい
て、より特定的には、第二利得段１４の出力端における
ノード「ａ」上のトランジスタＱ１６のコレクタにおい
てのＰＮＰトランジスタＱ１６によって与えられる電流
によって駆動される。従って、ＰＮＰトランジスタＱ１
６は、出力トランジスタＱ２ａのベースを駆動する充分
な電流をライン２０上の電源から直接供給することが可
能であり、実際に、上部出力トランジスタＱ２ａが高出
力電流を供給することが必要とされる適用場面において
は、図示した接続は、上部出力トランジスタＱ２ａのベ
ースへ可及的に最も高い駆動電流を与える。更に、従来
の回路と比較して、トランジスタＱ１６からの出力はパ
ワー増幅器１０内のその他のいずれかの回路へ駆動電流
を供給することが必要とされるものではなく、従って可
及的に最も高い駆動電流を出力トランジスタＱ２ａへ与
えることが可能であることを確保している。
ンジスタＱ２ａのベースは、入力増幅器の出力端におい
て、より特定的には、第二利得段１４の出力端における
ノード「ａ」上のトランジスタＱ１６のコレクタにおい
てのＰＮＰトランジスタＱ１６によって与えられる電流
によって駆動される。従って、ＰＮＰトランジスタＱ１
６は、出力トランジスタＱ２ａのベースを駆動する充分
な電流をライン２０上の電源から直接供給することが可
能であり、実際に、上部出力トランジスタＱ２ａが高出
力電流を供給することが必要とされる適用場面において
は、図示した接続は、上部出力トランジスタＱ２ａのベ
ースへ可及的に最も高い駆動電流を与える。更に、従来
の回路と比較して、トランジスタＱ１６からの出力はパ
ワー増幅器１０内のその他のいずれかの回路へ駆動電流
を供給することが必要とされるものではなく、従って可
及的に最も高い駆動電流を出力トランジスタＱ２ａへ与
えることが可能であることを確保している。
【００２７】前述したことに加えて、中間の駆動トラン
ジスタなしで、出力ノード２１と電源ライン２０との間
の上部出力トランジスタＱ２ａの直接接続によってイネ
ーブル即ち動作可能状態とされる電圧スイング（即ち振
れ）が、上部出力トランジスタＱ２ａによって与えるこ
との可能な電圧スイングをライン２０上の電源電圧から
１Ｖbe＋ＶceSAT の範囲内とすることを可能としている
ことに注意すべきである。従って、従来技術の回路から
１Ｖbeの電圧降下が取除かれている。
ジスタなしで、出力ノード２１と電源ライン２０との間
の上部出力トランジスタＱ２ａの直接接続によってイネ
ーブル即ち動作可能状態とされる電圧スイング（即ち振
れ）が、上部出力トランジスタＱ２ａによって与えるこ
との可能な電圧スイングをライン２０上の電源電圧から
１Ｖbe＋ＶceSAT の範囲内とすることを可能としている
ことに注意すべきである。従って、従来技術の回路から
１Ｖbeの電圧降下が取除かれている。
【００２８】最後に、上述したことに加えて、上述した
回路構成は、上部出力トランジスタにおいて高い電流が
存在する場合に下部出力トランジスタを介して流れる電
流を強制的にゼロとなるようにさせるものではないの
で、高電流条件下において高い出力インピーダンスを発
生する場合の従来技術の問題は存在しない。従って、パ
ワー増幅器１０の事実上動作範囲全体にわたって調和平
均クラスＡＢ電流制御が存在する。
回路構成は、上部出力トランジスタにおいて高い電流が
存在する場合に下部出力トランジスタを介して流れる電
流を強制的にゼロとなるようにさせるものではないの
で、高電流条件下において高い出力インピーダンスを発
生する場合の従来技術の問題は存在しない。従って、パ
ワー増幅器１０の事実上動作範囲全体にわたって調和平
均クラスＡＢ電流制御が存在する。
【００２９】勿論、図１の概略図に従って製造される回
路はモノリシック集積回路構成体として容易に実現する
ことが可能であることは明らかである。
路はモノリシック集積回路構成体として容易に実現する
ことが可能であることは明らかである。
【００３０】次に、図２を参照すると、本発明の別の実
施例に基づいて構成したパワー増幅器４０の概略図が示
されている。パワー増幅器４０は、図１に関して上述し
たパワー増幅器１０と同様に構成されているが、同相モ
ードバイアス回路４５及び上部出力ドライバトランジス
タＱ２における電流を検知する回路における変更部分が
異なっている。
施例に基づいて構成したパワー増幅器４０の概略図が示
されている。パワー増幅器４０は、図１に関して上述し
たパワー増幅器１０と同様に構成されているが、同相モ
ードバイアス回路４５及び上部出力ドライバトランジス
タＱ２における電流を検知する回路における変更部分が
異なっている。
【００３１】Ｉｎ及びＩｐ電流を検知し、且つそれらの
同相モード変化を測定する差動電圧をノード「ｂ」及び
「ｃ」上に発生させるためにＮＰＮトランジスタＱ３及
びＱ２（トランジスタＱ５乃至Ｑ８と共に）が使用され
ている。従って、電圧Ｖｂ−Ｖｃが第一バッファ段の活
性ＰＮＰトランジスタＱ１０及びＱ１１のバランスを変
化させる。ＰＮＰトランジスタＱ１１のコレクタにおけ
る第一バッファ段において流れる電流が下部出力トラン
ジスタＱ１のベースへ印加すべく第二バッファ段へ供給
される。注意すべきことであるが、トランジスタＱ４，
Ｑ５，Ｑ６，Ｑ７は、該回路内においてレベルシフト動
作を行い、ＮＰＮトランジスタＱ４及びＱ５はＮＰＮト
ランジスタＱ６及びＱ７のエミッタを正しいレベルに維
持する。いずれの場合においても、上部出力トランジス
タＱ２に対する駆動電流が、第二利得段１４のＰＮＰト
ランジスタＱ１６によって供給される。従って、上部出
力トランジスタＱ２の動作において許容される電圧スイ
ング即ち電圧の振れは、ライン２０上の電源電圧から１
Ｖbe＋１ＶceSAT の範囲内に拡大させることが可能であ
る。又、トランジスタＱ１６は、主に、出力トランジス
タＱ２のベース駆動に関するものであるから、トランジ
スタＱ２に対する駆動を非常に高いものとすることが可
能である。
同相モード変化を測定する差動電圧をノード「ｂ」及び
「ｃ」上に発生させるためにＮＰＮトランジスタＱ３及
びＱ２（トランジスタＱ５乃至Ｑ８と共に）が使用され
ている。従って、電圧Ｖｂ−Ｖｃが第一バッファ段の活
性ＰＮＰトランジスタＱ１０及びＱ１１のバランスを変
化させる。ＰＮＰトランジスタＱ１１のコレクタにおけ
る第一バッファ段において流れる電流が下部出力トラン
ジスタＱ１のベースへ印加すべく第二バッファ段へ供給
される。注意すべきことであるが、トランジスタＱ４，
Ｑ５，Ｑ６，Ｑ７は、該回路内においてレベルシフト動
作を行い、ＮＰＮトランジスタＱ４及びＱ５はＮＰＮト
ランジスタＱ６及びＱ７のエミッタを正しいレベルに維
持する。いずれの場合においても、上部出力トランジス
タＱ２に対する駆動電流が、第二利得段１４のＰＮＰト
ランジスタＱ１６によって供給される。従って、上部出
力トランジスタＱ２の動作において許容される電圧スイ
ング即ち電圧の振れは、ライン２０上の電源電圧から１
Ｖbe＋１ＶceSAT の範囲内に拡大させることが可能であ
る。又、トランジスタＱ１６は、主に、出力トランジス
タＱ２のベース駆動に関するものであるから、トランジ
スタＱ２に対する駆動を非常に高いものとすることが可
能である。
【００３２】更に、下部出力トランジスタＱ１内に高い
電流が流れる場合に、上部出力トランジスタＱ２におけ
る駆動電流が消滅しないように増幅器４０が構成されて
いる。従って、より高い電流レベルにおいて回路４０が
高い出力インピーダンスを表わすことはなく、且つその
ことから発生する安定性の問題は取除かれている。
電流が流れる場合に、上部出力トランジスタＱ２におけ
る駆動電流が消滅しないように増幅器４０が構成されて
いる。従って、より高い電流レベルにおいて回路４０が
高い出力インピーダンスを表わすことはなく、且つその
ことから発生する安定性の問題は取除かれている。
【００３３】パワー増幅器５０の別の好適実施例の概略
図が図３に示されている。図３の実施例においては、ト
ランジスタＱ１６′の第二利得段１４からの出力が、コ
レクタへ接続したノード「ａ」へ供給される。然しなが
ら、図３の実施例においては、トランジスタＱ１６′は
ＮＰＮトランジスタである。その結果、電圧がスイング
即ち振れても、図３の回路においてインピーダンス及び
安定性の利点を達成することが可能であり、プッシュ電
流駆動結果はそれほど望ましいものではない。図３の回
路は、図２の回路と実質的に同一であるが、入力増幅器
セクションが異なっており、特にその第二利得段が異な
っている。図３の回路は、それを実現するために必要と
される部品数が少なく且つコンポーネントが簡単である
ということから主要な利点が得られる。回路５０の出力
部分は、基本的には、第一及び第二バッファ段及びプシ
ュプル出力段を具備する図２のパワー増幅器実施例４０
の出力セクションと同一である。
図が図３に示されている。図３の実施例においては、ト
ランジスタＱ１６′の第二利得段１４からの出力が、コ
レクタへ接続したノード「ａ」へ供給される。然しなが
ら、図３の実施例においては、トランジスタＱ１６′は
ＮＰＮトランジスタである。その結果、電圧がスイング
即ち振れても、図３の回路においてインピーダンス及び
安定性の利点を達成することが可能であり、プッシュ電
流駆動結果はそれほど望ましいものではない。図３の回
路は、図２の回路と実質的に同一であるが、入力増幅器
セクションが異なっており、特にその第二利得段が異な
っている。図３の回路は、それを実現するために必要と
される部品数が少なく且つコンポーネントが簡単である
ということから主要な利点が得られる。回路５０の出力
部分は、基本的には、第一及び第二バッファ段及びプシ
ュプル出力段を具備する図２のパワー増幅器実施例４０
の出力セクションと同一である。
【００３４】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 本発明の好適実施例に基づいて構成したパワ
ー増幅器を示した概略図。
ー増幅器を示した概略図。
【図２】 本発明の別の好適実施例に基づいて構成した
パワー増幅器の概略図。
パワー増幅器の概略図。
【図３】 本発明の更に別の好適実施例に基づいて構成
したパワー増幅器の概略図。
したパワー増幅器の概略図。
１０ パワー増幅器 １２ 差動信号入力回路 １３ 第一利得段 １４ 第二利得段 ２１ 出力ノード ２５ 第二バッファ段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク エッチ． リアット アメリカ合衆国， カリフォルニア 95054， サンタ クララ， ビスタ ク ラブ サークル 1504， アパートメント ナンバー 102
Claims (30)
- 【請求項１】 パワー増幅器において、 入力段出力を発生するために入力信号が印加される信号
入力段、 活性装置から増幅器へ出力端において増幅した入力信号
を発生するために前記入力信号を受取るべく接続した入
力信号増幅器、 電源電圧と出力ノードとの間に接続した電流経路を具備
する第一トランジスタと基準電圧と前記出力ノードとの
間に接続した電流経路を具備する第二トランジスタとを
有する準プシュプル信号出力段、 を有しており、前記増幅器出力端が前記第一トランジス
タのベースへ可変駆動電流を供給することを特徴とする
パワー増幅器。 - 【請求項２】 請求項１において、更に、前記出力段の
前記第一トランジスタと第二トランジスタとの間に接続
されており調和平均クラスＡＢ電流制御を与えるために
前記第一及び第二トランジスタをバイアスさせる回路が
設けられていることを特徴とするパワー増幅器。 - 【請求項３】 請求項１において、更に、クラスＡＢ動
作のために前記第一及び第二トランジスタをバイアスさ
せるべく接続した同相モードバイアス回路が設けられて
いることを特徴とするパワー増幅器。 - 【請求項４】 請求項１において、前記入力段出力端
が、前記同相モードバイアス回路とは別の前記第一トラ
ンジスタへの信号ベース駆動電流を供給することを特徴
とするパワー増幅器。 - 【請求項５】 請求項４において、前記入力段が差動信
号入力を受取ることを特徴とするパワー増幅器。 - 【請求項６】 請求項４において、前記第一及び第二ト
ランジスタがＮＰＮトランジスタであることを特徴とす
るパワー増幅器。 - 【請求項７】 請求項６において、前記第一トランジス
タのベース上の電圧が本パワー増幅器用の電源電圧から
ＶceSAT 範囲内にスイングすることを特徴とするパワー
増幅器。 - 【請求項８】 パワー増幅器において、 入力段増幅出力を発生するために入力信号が印加される
信号入力増幅器段、 電源電圧と出力ノードとの間に接続した電流経路を具備
する第一トランジスタと基準電圧と前記出力ノードとの
間に接続した電流経路を具備する第二トランジスタとを
有する準プシュプル信号出力段、 前記信号入力増幅器段の第二出力端へ接続したカレント
ミラー回路、 を有しており、前記第一トランジスタのベースが前記入
力段増幅出力を受取るべく接続されており、前記第二ト
ランジスタのベースが前記カレントミラー回路へ接続さ
れていることを特徴とするパワー増幅器。 - 【請求項９】 請求項８において、更に、前記第一及び
第二トランジスタをクラスＡＢ動作用にバイアスすべく
接続した同相モードバイアス回路が設けられていること
を特徴とするパワー増幅器。 - 【請求項１０】 請求項９において、前記入力段増幅出
力が前記同相モードバイアス回路とは別に前記第一トラ
ンジスタへ信号ベース駆動電流を供給することを特徴と
するパワー増幅器。 - 【請求項１１】 請求項１０において、前記入力段が差
動入力信号を受取ることを特徴とするパワー増幅器。 - 【請求項１２】 請求項１０において、前記第一及び第
二トランジスタがＮＰＮトランジスタであることを特徴
とするパワー増幅器。 - 【請求項１３】 請求項１２において、前記第二利得段
の前記少なくとも一個の活性装置がＰＮＰトランジスタ
であることを特徴とするパワー増幅器。 - 【請求項１４】 請求項１２において、前記第二利得段
の前記少なくとも一個の活性装置がＮＰＮトランジスタ
であることを特徴とするパワー増幅器。 - 【請求項１５】 請求項１４において、前記第一トラン
ジスタのベース上の電圧が本パワー増幅器用の電源電圧
からＶceSAT の範囲内にスイングすることを特徴とする
パワー増幅器。 - 【請求項１６】 パワー増幅器において、 入力段増幅出力を発生するために入力信号が印加される
信号入力増幅器段、 電源電圧と出力ノードとの間に接続した電流経路を具備
する第一トランジスタと基準電圧と前記出力ノードとの
間に接続した電流経路を具備する第二トランジスタとを
有する準プシュプル信号出力段、 検知出力を発生するために前記第一トランジスタの出力
を検知する検知回路、 前記検知出力を受取り且つ前記第二トランジスタのベー
ス上に反転した出力を発生する信号反転器、 を有しており、前記第一トランジスタのベースが前記入
力段増幅出力を受取るべく接続されていることを特徴と
するパワー増幅器。 - 【請求項１７】 請求項１６において、更に、クラスＡ
Ｂ動作のために前記第一及び第二トランジスタをバイア
スすべく接続した同相モードバイアス回路が設けられて
いることを特徴とするパワー増幅器。 - 【請求項１８】 請求項１７において、前記入力段増幅
出力が、前記同相モードバイアス回路とは別個の前記第
一トランジスタへの信号ベース駆動電流を供給すること
を特徴とするパワー増幅器。 - 【請求項１９】 請求項１６において、前記入力段が差
動入力信号を受取ることを特徴とするパワー増幅器。 - 【請求項２０】 請求項１６において、前記第一及び第
二トランジスタがＮＰＮトランジスタであることを特徴
とするパワー増幅器。 - 【請求項２１】 請求項２０において、前記第二利得段
の前記少なくとも一個の活性装置がＰＮＰトランジスタ
であることを特徴とするパワー増幅器。 - 【請求項２２】 請求項２１において、前記第二利得段
の前記少なくとも一個の活性装置がＮＰＮトランジスタ
であることを特徴とするパワー増幅器。 - 【請求項２３】 請求項２２において、前記第一トラン
ジスタにおける電圧が本パワー増幅器用の電源電圧から
１ＶceSAT の範囲内にスイングすることを特徴とするパ
ワー増幅器。 - 【請求項２４】 プシュプルトランジスタ増幅器におい
て、 差動入力段出力を発生するために差動入力信号が印加さ
れる差動信号入力段、 前記活性装置の少なくとも一つから第一利得段出力を発
生するために前記第一入力段出力が印加される一対の負
荷及び一対の関連した活性装置を具備する第一利得段、 前記少なくとも一個の活性装置から第二利得段出力を発
生すべく前記第一利得段出力が印加される少なくとも一
個の活性装置を具備する第二利得段、 第一バッファ段出力を発生するために前記第二利得段出
力が印加される第一差動バッファ段、 第二バッファ段出力を発生するために前記第一バッファ
段出力が印加される第二差動バッファ段、 電源電圧と出力ノードとの間に接続した電流経路を具備
する第一トランジスタと基準電圧と前記出力ノードとの
間に接続した電流経路を具備する第二トランジスタとを
有するプシュプル信号出力段、 を有しており、前記第二バッファ段の出力端が前記第二
トランジスタのベースへ駆動電流を供給し、且つ第二利
得段の前記少なくと一個の活性装置の出力端が前記第一
トランジスタのベースへの駆動電流を供給することを特
徴とするプシュプルトランジスタ増幅器。 - 【請求項２５】 請求項２４において、前記第二利得段
の前記少なくとも一個の活性装置の前記出力端が前記第
一トランジスタのベースへ可変駆動電流を供給すること
を特徴とするプシュプルトランジスタ増幅器。 - 【請求項２６】 請求項２４において、前記第一トラン
ジスタにおける電圧が電源電圧から１ＶceSAT の範囲内
にスイングすることを特徴とするプシュプルトランジス
タ増幅器。 - 【請求項２７】 請求項２４において、前記出力段が調
和平均クラスＡＢ電流制御を有することを特徴とするプ
シュプルトランジスタ増幅器。 - 【請求項２８】 請求項２４において、前記出力段の前
記第一及び第二トランジスタがＮＰＮトランジスタであ
ることを特徴とするプシュプルトランジスタ増幅器。 - 【請求項２９】 請求項２８において、前記第二利得段
の前記少なくとも一個の活性装置がＰＮＰトランジスタ
であることを特徴とするプシュプルトランジスタ増幅
器。 - 【請求項３０】 請求項２８において、前記第二利得段
の前記少なくとも一個の活性装置がＮＰＮトランジスタ
であることを特徴とするプシュプルトランジスタ増幅
器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/940,076 US5389894A (en) | 1992-09-03 | 1992-09-03 | Power amplifier having high output voltage swing and high output drive current |
| US940076 | 1992-09-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244653A true JPH06244653A (ja) | 1994-09-02 |
Family
ID=25474186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5220230A Pending JPH06244653A (ja) | 1992-09-03 | 1993-09-03 | 高出力電圧スイング及び高出力駆動電流を有するパワー増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5389894A (ja) |
| EP (1) | EP0586251B1 (ja) |
| JP (1) | JPH06244653A (ja) |
| DE (1) | DE69329045T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2302627B (en) * | 1995-06-24 | 2000-05-03 | Motorola Inc | A high voltage operational amplifier |
| US5568090A (en) * | 1995-07-25 | 1996-10-22 | Elantec, Inc. | Amplifier circuit with dynamic output stage biasing |
| DE19634052C2 (de) * | 1996-08-23 | 1998-07-30 | Telefunken Microelectron | Verfahren zur Steuerung einer Gegentakt-Endstufe |
| US6072341A (en) * | 1997-05-08 | 2000-06-06 | Sony Corporation | Driver circuit with pull down npn transistor and gain reduction |
| US5942941A (en) * | 1997-06-17 | 1999-08-24 | Texas Instruments Incorporated | Base-current compensation circuit to reduce input offset voltage in a bipolar operational amplifier |
| US7193448B2 (en) * | 2002-07-09 | 2007-03-20 | Honeywell International, Inc. | Wide dynamic range operational amplifier |
| US6838942B1 (en) | 2003-07-17 | 2005-01-04 | Standard Microsystems Corporation | Efficient class-G amplifier with wide output voltage swing |
| KR101580183B1 (ko) * | 2008-12-29 | 2015-12-24 | 테세라 어드밴스드 테크놀로지스, 인크. | 부스트 연산 증폭기 |
| JP5848912B2 (ja) | 2010-08-16 | 2016-01-27 | 株式会社半導体エネルギー研究所 | 液晶表示装置の制御回路、液晶表示装置、及び当該液晶表示装置を具備する電子機器 |
| US10177713B1 (en) | 2016-03-07 | 2019-01-08 | Ali Tasdighi Far | Ultra low power high-performance amplifier |
| US9893689B2 (en) | 2016-06-24 | 2018-02-13 | Stmicroelectronics S.R.L. | System and method for a multistage operational amplifier |
| CN112904174A (zh) * | 2021-02-03 | 2021-06-04 | 西安易恩电气科技有限公司 | 一种半导体测试用电源和模拟信号电流电压控制装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8203667A (nl) * | 1982-09-22 | 1984-04-16 | Philips Nv | Balansversterker. |
| US4587491A (en) * | 1985-04-29 | 1986-05-06 | National Semiconductor Corporation | IC class AB amplifier output stage |
| US4857861A (en) * | 1987-09-23 | 1989-08-15 | U. S. Philips Corporation | Amplifier arrangement with improved quiescent current control |
| US4803442A (en) * | 1987-11-16 | 1989-02-07 | Micropolis Corporation | Low power buffer amplifier |
| US5166636A (en) * | 1991-07-09 | 1992-11-24 | Sgs-Thomson Microelectronics, Inc. | Dynamic biasing for class a amplifier |
-
1992
- 1992-09-03 US US07/940,076 patent/US5389894A/en not_active Expired - Lifetime
-
1993
- 1993-09-02 DE DE69329045T patent/DE69329045T2/de not_active Expired - Fee Related
- 1993-09-02 EP EP93306949A patent/EP0586251B1/en not_active Expired - Lifetime
- 1993-09-03 JP JP5220230A patent/JPH06244653A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE69329045D1 (de) | 2000-08-24 |
| US5389894A (en) | 1995-02-14 |
| DE69329045T2 (de) | 2001-03-29 |
| EP0586251A1 (en) | 1994-03-09 |
| EP0586251B1 (en) | 2000-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786731A (en) | Class AB complementary transistor output stage having large output swing and large output drive | |
| US5907262A (en) | Folded-cascode amplifier stage | |
| JPH06244653A (ja) | 高出力電圧スイング及び高出力駆動電流を有するパワー増幅器 | |
| JPH03150908A (ja) | 直流結合トランスインピーダンス型増幅器 | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| US5294892A (en) | Two-stage rail-to-rail class AB operational amplifier | |
| JPH0550163B2 (ja) | ||
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| US5939944A (en) | NPN push-pull output stage with folded cascode JFETs | |
| JPS63240109A (ja) | 差動増幅器 | |
| JPS6212692B2 (ja) | ||
| JPH03141712A (ja) | 演算増幅器 | |
| KR20040045902A (ko) | 전력 증폭기 모듈 | |
| US6078220A (en) | Complementary class AB current amplifier | |
| JP3253573B2 (ja) | Ｂｔｌ増幅回路 | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JP3441356B2 (ja) | 増幅回路 | |
| JP4128283B2 (ja) | 差動増幅回路 | |
| JPS6212693B2 (ja) | ||
| KR20010017641A (ko) | 저 전압용 발룬 회로 | |
| JPH10242764A (ja) | ミキサー回路 | |
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| JPH09298425A (ja) | 増幅器の位相補償方法、及び、増幅器 | |
| JPH0541618A (ja) | 直流オフセツトの補正回路 |