JPH08307228A

JPH08307228A - 信号選択スイッチ回路

Info

Publication number: JPH08307228A
Application number: JP10414595A
Authority: JP
Inventors: Hiroaki Shimizu; 博明清水
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1995-04-27
Filing date: 1995-04-27
Publication date: 1996-11-22

Abstract

(57)【要約】【目的】回路構成の複雑大形化、入出力間の直線性の
劣化および消費電流の増加を生じることなく、差動入力
トランジスタの寄生容量の影響による非選択信号の漏洩
を低減して選択性能の向上を図る。【構成】トランジスタＱ１，Ｑ２の差動入力回路とそ
の負荷抵抗Ｒ１６，Ｒ１７との間、およびトランジスタ
Ｑ３，Ｑ４の差動入力回路とその負荷抵抗Ｒ１６，Ｒ１
７との間に、それぞれベース接地トランジスタ回路１
８，１９を接続し、これらのベース接地トランジスタ回
路１８，１９により上記各差動入力回路をカスコード増
幅器として動作するようにしたものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば携帯電話機の送
信電力増幅器のように比較的高い周波数のアナログ信号
を扱う回路において、半導体スイッチを使用して信号を
スイッチングするために使用される信号選択スイッチ回
路に関する。

【０００２】

【従来の技術】従来、この種の回路は次のように構成さ
れている。図５はその構成の一例を示す回路図である。
同図において、トランジスタＱ１，Ｑ２およびトランジ
スタＱ３，Ｑ４はそれぞれ差動入力回路を構成してい
る。これらのトランジスタＱ１，Ｑ２およびトランジス
タＱ３，Ｑ４の各ベース端子はそれぞれ入力端子ＩＮ
１，ＩＮ２に接続されており、これらの入力端子ＩＮ
１，ＩＮ２には第１の信号および第２の信号が入力され
る。また、上記トランジスタＱ１，Ｑ２のエミッタおよ
びトランジスタＱ３，Ｑ４のエミッタは、それぞれ切替
制御用のトランジスタＱ２２，Ｑ２３を介して定電流源
Ｉ２４に共通接続されており、これらのトランジスタＱ
２２，Ｑ２３のベース端子間には切替制御信号Ｅ２５が
印加される。さらに、トランジスタＱ１，Ｑ３のコレク
タは負荷抵抗Ｒ１６を介して電源ラインＶccに接続さ
れ、またトランジスタＱ２，Ｑ４のコレクタは負荷抵抗
Ｒ１７を介して電源ラインＶccに接続されている。これ
らの負荷抵抗Ｒ１６，Ｒ１７は、上記差動入力回路に入
力された第１の信号および第２の信号のうちの一方を出
力端子ＯＵＴから出力するものである。なお、定電圧源
Ｅ２６はトランジスタＱ２２，Ｑ２３からなる差動入力
回路を正常に動作させるためのバイアス電圧である。

【０００３】このような構成であるから、切替制御信号
Ｅ２５を供給してトランジスタＱ２２のベース電圧をト
ランジスタＱ２３のベース電圧よりも充分高く設定する
と、トランジスタＱ２２はオン、トランジスタＱ２３は
オフとなって、定電流源Ｉ２４の電流はトランジスタＱ
２２を通ってトランジスタＱ１，Ｑ２からなる差動入力
回路に流れる。したがって、この状態ではトランジスタ
Ｑ１，Ｑ２からなる差動入力回路が動作状態となり、こ
のため入力端子ＩＮ１に入力された信号がトランジスタ
Ｑ１，Ｑ２で増幅されて出力端子ＯＵＴから選択出力さ
れる。

【０００４】これに対し、極性の異なる切替制御信号Ｅ
２５を供給してトランジスタＱ２３のベース電圧をトラ
ンジスタＱ２２のベース電圧よりも充分高くなるように
設定すると、定電流源Ｉ２４の電流はトランジスタＱ２
３を通ってトランジスタＱ３，Ｑ４からなる差動入力回
路を動作状態にし、トランジスタＱ１，Ｑ２の差動入力
回路をオフにする。このため、出力端子１５からは入力
端子ＩＮ２に入力された第２の信号が選択出力される。

【０００５】ここで、トランジスタＱ２３のベースに対
しトランジスタＱ２２のベースが正となる切替制御信号
Ｅ２５を印加する場合、その電圧値をＶ₂₅とし、定電流
源Ｉ２４の電流をＩ₂₄とすると、トランジスタＱ２２の
コレクタ電流Ｉ₂₂およびトランジスタＱ２３のコレクタ
電流Ｉ₂₃はそれぞれ第（１）式および第（２）式で表わ
される。なお、同式のＶ_T は熱電圧であり、その値は第
（３）式で表される。また第（３）式中のｋはボルツマ
ン定数（約１．３８×１０^-23 ［Ｊ／Ｋ］）、Ｔは絶対
温度［Ｋ］、ｑは単位電子電荷（約１．６０２×１０
^-19 ［Ｃ］）である。

【０００６】

【数１】

【０００７】

【数２】

【０００８】

【数３】

【０００９】上記熱電圧Ｖ_T は常温で２６［ｍＶ］程度
であるので、切替制御電圧Ｖ₂₅の絶対値を熱電圧Ｖ_T の
５乃至１０倍程度にすれば、トランジスタＱ２２，Ｑ２
３をオン，オフして定電流源Ｉ２４の電流をトランジス
タＱ２２側に流すか、トランジスタＱ２３側に流すかを
制御することができる。

【００１０】また、トランジスタＱ１，Ｑ２からなる差
動入力回路およびトランジスタＱ３，Ｑ４からなる差動
入力回路のうちのどちらかがオン状態にある時、その電
圧利得は負荷抵抗Ｒ１６，Ｒ１７の抵抗値と定電流源Ｉ
２４の電流値とにより決まる。ここで、負荷抵抗Ｒ１
６，Ｒ１７の抵抗値をＲ、定電流源Ｉ２４の電流値をＩ
₂₄とすると、電圧利得Ｇ_V は第（４）式で表わされる。

【００１１】

【数４】

【００１２】しかし、実際には以上述べた動作が常に行
なわれるとは限らない。すなわち、一般に信号周波数が
高くなれば、トランジスタの寄生容量の影響は無視でき
なくなる。特にトランジスタＱ１〜Ｑ４のベース・コレ
クタ間の寄生容量は回路特性に与える影響が大きい。こ
のため、例えばトランジスタＱ２２に電流を流してトラ
ンジスタＱ１，Ｑ２からなる差動入力回路を動作させ、
入力端子ＩＮ１に入力された信号を選択した場合でも、
入力端子ＩＮ２から入力された信号がトランジスタＱ
３，Ｑ４のベース・コレクタ間の寄生容量を通して出力
端子ＯＵＴへ漏洩する。すなわち、ベース・コレクタ間
の寄生容量のために、信号周波数が高くなればなるほど
選択していない信号が出力端子ＯＵＴに漏洩する割合が
増えることになる。

【００１３】図７のｄは、図５の回路動作を回路解析プ
ログラムＳＰＩＣＥでシミュレーションしたもので、横
軸に周波数、縦軸に電圧利得をとったものである。また
図７のｂは、図５の回路において非選択信号の漏洩をシ
ミュレーションしたものである。図７のｂを見ると信号
周波数が高くなるにしたがって非選択信号の漏洩が増え
ていることがわかる。

【００１４】そこで、このような非選択信号の漏洩を防
ぐ一つの方法として、図６に示す回路が考えられる。図
６に示す回路は、図５に示すような回路を２つ縦続接続
したもので、第１の信号をトランジスタＱ２７，Ｑ２８
からなる差動入力回路に入力し、その出力をトランジス
タＱ１，Ｑ２からなる差動入力回路に入力している。ま
た、第２の信号をトランジスタＱ２９，Ｑ３０からなる
差動入力回路に入力し、その出力をトランジスタＱ３，
Ｑ４からなる差動入力回路に入力している。そして、切
替制御信号Ｅ２５によって、トランジスタＱ２７，Ｑ２
８の差動入力回路およびトランジスタＱ１，Ｑ２の差動
入力回路を同時にオン・オフし、かつトランジスタＱ２
９，Ｑ３０の差動入力回路およびトランジスタＱ３，Ｑ
４の差動入力回路を同時にオン・オフすることにより、
どちらか一方の入力信号を選択して出力することができ
る。このとき、非選択信号はオフとなっているトランジ
スタのベース・コレクタ間容量を２つ直列に通過するこ
とになるので、漏洩量は図５の回路に対し半減する。

【００１５】しかし、上記図７のように構成すると、確
かに漏洩量は減少するが、この効果は回路規模の増大の
割にはわずかである。またこのようにいくつでも回路を
通すと、各回路の入出力間の非線形性が信号の直線性に
与える影響も多くなるし、消費電流も増えるので好まし
くない。

【００１６】

【発明が解決しようとする課題】以上述べたように、従
来の回路では差動入力トランジスタのベース・コレクタ
間の寄生容量のために高周波領域において非選択信号の
漏洩が大きくなり、これが出力信号のＳ／Ｎの劣化を招
く。また、上記非選択信号の漏洩量を減少しようとして
複数の差動トランジスタ回路を縦続接続すると、回路構
成の複雑化および大形化を招くとともに、入出力間の回
路の直線性の劣化や消費電流の増加を生じる。

【００１７】本発明は上記事情に着目してなされたもの
で、その目的とするところは、回路構成の複雑大形化、
入出力間の直線性の劣化および消費電流の増加などの不
具合を生じることなく、差動入力トランジスタの寄生容
量の影響による非選択信号の漏洩を低減し、これにより
信号選択性能が優れ、しかも回路構成が簡単小形で直線
性が良く消費電流も少ない信号選択スイッチ回路を提供
することにある。

【００１８】

【課題を解決するための手段】上記目的を達成するため
に本発明は、差動構成をなす第１のトランジスタ対によ
り第１の信号を負荷回路を介して出力する第１の入力回
路と、同じく差動構成をなす第２トランジスタ対により
第２の信号を負荷回路を介して出力する第２の入力回路
と、各コレクタがそれぞれ上記第１および第２のトラン
ジスタ対のエミッタに接続された差動構成をなす第３の
トランジスタ対およびこの第３のトランジスタ対の上記
エミッタに接続された第１の定電流源を有し、上記第３
のトランジスタ対のベース間に印加された切替制御信号
に応じて当該第３のトランジスタが相反的に導通して上
記第１および第２の入力回路を択一的に導通させる切替
制御回路とを備え、さらに上記第１および第２の入力回
路と上記負荷回路との間にそれぞれ第１および第２のベ
ース接地トランジスタ回路を介挿し、これらのベース接
地トランジスタ回路により上記第１および第２の入力回
路をそれぞれカスコード増幅動作させるように構成した
ものである。

【００１９】また本発明は、上記第１および第２のベー
ス接地トランジスタ回路に、動作保持回路を接続したこ
とも特徴とする。すなわち、動作保持回路は、共通接続
されたエミッタに第２の定電流源が接続された差動構成
をなす第４のトランジスタ対と、共通接続されたエミッ
タに第３の定電流源が接続された差動構成をなす第５の
トランジスタ対とを有し、上記第４のトランジスタ対の
各コレクタをそれぞれ上記各入力回路の第１および第２
のトランジスタ対の一方のコレクタに接続するととも
に、上記第５のトランジスタ対の各コレクタをそれぞれ
上記各入力回路の第１および第２のトランジスタ対の他
方のコレクタに接続し、かつ上記第４および第５のトラ
ンジスタ対の各ベース間に上記切替制御信号を印加して
当該第４および第５のトランジスタ対をそれぞれ相反的
に導通させ、この導通により上記第１および第２の入力
回路のうち非導通状態となっている入力回路に接続され
た上記ベース接地トランジスタ回路に対し上記第２およ
び第３の定電流源による電流を供給するように構成され
る。

【００２０】さらに本発明は、上記第１および第２の入
力回路の各トランジスタの各々に、エミッタ帰還抵抗を
直列に接続することも特徴としている。さらに本発明
は、上記第１および第２の入力回路の各トランジスタ対
のエミッタ間をそれぞれ共通接続せずにエミッタ帰還抵
抗を介して接続し、かつ上記切替制御回路を、エミッタ
が共通接続されるとともにこのエミッタに第４の定電流
源が接続された差動構成をなす第６のトランジスタ対
と、エミッタが共通接続されるとともにこのエミッタに
第５の定電流源が接続された差動構成をなす第７のトラ
ンジスタ対とを有し、上記第６のトランジスタ対の各コ
レクタがそれぞれ上記第１および第２のトランジスタ対
の一方のエミッタに接続されるとともに、上記第７のト
ランジスタ対の各コレクタがそれぞれ上記第１および第
２のトランジスタ対の他方のエミッタに接続され、かつ
上記第６のおよび第７のトランジスタ対の各ベース間に
切替制御信号が印加されるように構成することも特徴と
している。

【００２１】

【作用】この結果本発明によれば、ベース接地トランジ
スタ回路により各差動入力回路がカスコード増幅器とし
て動作することになる。このため、入力信号が高周波信
号の場合でも、非動作状態に設定された側の差動入力回
路においてそのコレクタ・ベース間の寄生容量の影響に
より大きな信号漏洩が生じないようにすることができ、
これにより高い信号選択性能を得ることができる。ま
た、ベース接地トランジスタ回路を追加するだけで済む
ので、複数の差動回路を縦続接続する場合などに比べて
回路構成を簡単かつ小形化することができ、さらに消費
電流の低減および入出力間の直線性の改善を図ることが
できる。

【００２２】さらに本発明によれば、各ベース接地トラ
ンジスタ回路には動作保持回路が接続され、この動作保
持回路により、非動作状態となっている入力回路側のベ
ース接地トランジスタ回路に電流が供給されて同回路が
動作状態に保持される。このため、各ベース接地トラン
ジスタ回路を独立に動作させることが可能となる。本発
明では差動入力回路のエミッタ共通接続トランジスタの
コレクタにベース接地段を付加しているので、エミッタ
共通接続トランジスタのベース・コレクタ間容量を通し
て信号が漏洩するのを防ぐことができる。

【００２３】さらに本発明によれば、各入力回路のトラ
ンジスタにエミッタ帰還抵抗が挿入されていることによ
り、入力信号に対して直列に電圧帰還がかかることにな
る。このため、エミッタ帰還抵抗の抵抗値によって入出
力間の利得を各入力信号別に独立に調整することが可能
となり、また入出力間の直線性を改善することができ
る。

【００２４】さらに本発明によれば、各入力回路のトラ
ンジスタ対のエミッタ間にエミッタ帰還抵抗が並列に挿
入される。このため、入出力間の利得を各入力信号別に
独立に調整できかつ入出力間の直線性を改善できること
は勿論のこと、エミッタ帰還抵抗による電圧降下を低減
して電源電圧が低い場合でも入力信号に対し好適なスイ
ッチ回路を提供することができる。

【００２５】

【実施例】

（第１の実施例）図１は、本発明の第１の実施例に係わ
る信号選択スイッチ回路の構成を示す回路図である。な
お、同図において上記図５と同一部分には同一符号を付
して詳しい説明は省略する。

【００２６】差動入力回路をなすトランジスタＱ１，Ｑ
２のコレクタと負荷抵抗Ｒ１６，Ｒ１７との間には、ベ
ース接地トランジスタ回路１８が接続してある。このベ
ース接地トランジスタ回路１８は、ベースを共通接続し
た一対のトランジスタＱ５，Ｑ６のベースを定電圧源Ｅ
１８を介して接地したもので、この定電圧源Ｅ１８によ
り上記トランジスタＱ５，Ｑ６のベースに対しバイアス
電圧を与え、これによりトランジスタＱ５，Ｑ６を常時
適切な動作状態に設定している。

【００２７】また、差動入力回路をなす他のトランジス
タＱ３，Ｑ４のコレクタと負荷抵抗Ｒ１６，Ｒ１７との
間にも、ベース接地トランジスタ回路１９が接続してあ
る。このベース接地トランジスタ回路１９は、ベースを
共通接続した一対のトランジスタＱ７，Ｑ８のベースを
定電圧源Ｅ１９を介して接地したもので、この定電圧源
Ｅ１９により上記トランジスタＱ７，Ｑ８のベースに対
しバイアス電圧を与え、これによりトランジスタＱ７，
Ｑ８を適切な動作状態に設定している。

【００２８】すなわち、本実施例の信号選択スイッチ回
路では、ベース接地トランジスタ回路１８，１９を設け
ることにより、上記トランジスタＱ１，Ｑ２による差動
入力回路およびトランジスタＱ３，Ｑ４による差動入力
回路をそれぞれカスコード増幅器として動作するように
している。

【００２９】次に、このように構成された回路の動作を
説明する。トランジスタＱ２２，Ｑ２３による差動入力
回路のベースは定電圧源２６によって適切にバイアスさ
れており、また同差動入力回路のエミッタは定電流源Ｉ
２４に接続されている。

【００３０】この状態で、切替制御信号Ｅ２５を供給し
て切替制御用のトランジスタＱ２２，Ｑ２３のベース間
に電圧差を与え、これによりトランジスタＱ２２のベー
ス電圧をトランジスタＱ２３のベース電圧よりも充分に
高く設定したとする。そうすると、トランジスタＱ２２
はオン、トランジスタＱ２３はオフとなって、定電流源
Ｉ２４の電流はトランジスタＱ２２を通ってトランジス
タＱ１，Ｑ２による差動入力回路に流れる。したがっ
て、この状態ではトランジスタＱ１，Ｑ２による差動入
力回路が動作状態となり、このため入力端子ＩＮ１に入
力された信号がトランジスタＱ１，Ｑ２で増幅されて出
力端子ＯＵＴから選択出力される。

【００３１】なお、このときカスコード増幅器の利得
は、トランジスタＱ１，Ｑ２による差動入力回路のみの
場合とほぼ等しいため、選択出力信号の電圧利得は先に
第（４）式で示したものとなる。

【００３２】ところで、このときトランジスタＱ２３に
はほとんど電流が流れないので、トランジスタＱ３，Ｑ
４による差動入力回路には動作電流が流れず、このため
この差動入力回路の電圧利得はほとんど零となる。した
がって、信号入力端子ＩＮ２から入力された信号は出力
端子ＯＵＴへは出力されない。しかるに、入力信号が高
周波信号になると、トランジスタＱ３，Ｑ４のベース・
コレクタ間の寄生容量の影響により入力信号は出力端子
ＯＵＴへ漏洩する。

【００３３】しかし、本実施例の回路では、上記トラン
ジスタＱ３，Ｑ４による差動入力回路にベース接地トラ
ンジスタ回路１９が接続されており、これによりトラン
ジスタＱ３，Ｑ４による差動入力回路はカスコード増幅
器として動作する。このため、トランジスタＱ３，Ｑ４
による差動入力回路が非動作状態にある時でも、上記ベ
ース接地トランジスタ回路１９がバッファとして機能
し、したがってトランジスタＱ３，Ｑ４のベース・コレ
クタ間に寄生容量があっても、この寄生容量を通して入
力信号が出力端子ＯＵＴへ漏洩する量は極めて少なくな
る。

【００３４】一方、切替制御信号Ｅ２５の極性を切替え
ることにより、トランジスタＱ２３のベース電圧をトラ
ンジスタＱ２２のベース電圧よりも充分に高く設定した
とする。そうすると、トランジスタＱ２３はオン、トラ
ンジスタＱ２２はオフとなって、定電流源Ｉ２４の電流
はトランジスタＱ２３を通ってトランジスタＱ３，Ｑ４
による差動入力回路に流れる。したがって、この状態で
はトランジスタＱ３，Ｑ４による差動入力回路が動作状
態、トランジスタＱ３，Ｑ４による差動入力回路が非動
作状態となり、このため入力端子ＩＮ２に入力された信
号がトランジスタＱ３，Ｑ４で増幅されて出力端子ＯＵ
Ｔから選択出力される。

【００３５】なお、このときカスコード増幅器の利得
は、トランジスタＱ３，Ｑ４による差動入力回路のみの
場合とほぼ等しいため、選択出力信号の電圧利得は先に
第（４）式で示したものとなる。また、切替制御信号Ｅ
２５の電圧とトランジスタ２２，２３に流れる電流との
関係は先に第（１）式および第（２）式に示したように
なるので、切替制御信号Ｅ２５の電圧が±２［Ｖ］程度
あれば、トランジスタＱ２２，２３のコレクタ電流を切
り替えることは可能である。

【００３６】ところで、この場合にも入力信号が高周波
信号になると、トランジスタＱ１，Ｑ２のベース・コレ
クタ間の寄生容量の影響により入力端子ＩＮ１に入力さ
れた信号は出力端子ＯＵＴへ漏洩する。しかし、本実施
例の回路では、上記トランジスタＱ１，Ｑ２による差動
入力回路にベース接地トランジスタ回路１８が接続され
ており、これによりトランジスタＱ１，Ｑ２による差動
入力回路はカスコード増幅器として動作する。このた
め、トランジスタＱ１，Ｑ２による差動入力回路が非動
作状態にある時でも、上記ベース接地トランジスタ回路
１８がバッファとして機能し、したがってトランジスタ
Ｑ１，Ｑ２のベース・コレクタ間に寄生容量があって
も、この寄生容量を通して入力信号が出力端子ＯＵＴへ
漏洩する量は極めて少なくなる。

【００３７】図７中のａは本実施例の回路による非選択
側の入力信号の漏洩状態を表わす周波数特性である。こ
れより明らかなように、高周波領域での漏洩が従来の回
路（図５）の特性ｂよりも減っていることがわかる。な
お、この特性はある特性の条件のもとでのシミュレーシ
ョンにより求めたものであり、特性値そのものは条件に
より様々に変わるが、どのような条件のもとでも従来例
に比べ本実施例による効果は認められる。

【００３８】このように本実施例では、トランジスタＱ
１，Ｑ２による差動入力回路とその負荷抵抗Ｒ１６，Ｒ
１７との間、およびトランジスタＱ３，Ｑ４による差動
入力回路とその負荷抵抗Ｒ１６，Ｒ１７との間に、それ
ぞれベース接地トランジスタ回路１８，１９を接続し、
これらのベース接地トランジスタ回路１８，１９により
上記各差動入力回路をカスコード増幅器として動作する
ようにしている。

【００３９】したがって本実施例であれば、入力信号が
高周波信号の場合でも、非動作状態に設定された側の差
動入力回路においてそのコレクタ・ベース間の寄生容量
により大きな信号漏洩が生じないようにすることがで
き、これにより選択された信号のＳ／Ｎを高めることが
できる。また、ベース接地トランジスタ回路１８，１９
を追加するだけで済むので、複数の差動回路を縦続接続
する場合などに比べて回路構成を簡単かつ小形化するこ
とができ、さらに消費電流の低減および入出力間の直線
性の改善を図ることができる。

【００４０】（第２の実施例）本実施例は、トランジス
タの差動入力回路を非動作状態に設定しているときにも
ベース接地トランジスタ回路を動作状態に保持して低イ
ンピーダンスを確保するようにしたものである。

【００４１】図２は、本実施例に係わる信号選択スイッ
チ回路の構成を示す回路図である。なお、同図において
上記図１と同一部分には同一符号を付して詳しい説明は
省略する。

【００４２】差動入力回路をなすトランジスタＱ１，Ｑ
２のコレクタと負荷抵抗Ｒ１６，Ｒ１７との間、および
他方の差動入力回路をなすトランジスタＱ３，Ｑ４のコ
レクタと負荷抵抗Ｒ１６，Ｒ１７との間には、上記第１
の実施例と同様に、それぞれベース接地トランジスタ回
路１８，１９が接続してある。これらのベース接地トラ
ンジスタ回路１８，１９は、それぞれベースを共通接続
した一対のトランジスタＱ５，Ｑ６のベースおよびトラ
ンジスタＱ７，Ｑ８のベースを、定電圧源Ｅ１８，Ｅ１
９を介して接地したものである。

【００４３】また本実施例の回路は、上記各ベース接地
トランジスタ回路１８，１９に加えて、トランジスタＱ
９，Ｑ１０を用いた差動回路およびトランジスタＱ１
１，Ｑ１２を用いた差動回路を有している。すなわち、
トランジスタＱ９，Ｑ１０はエミッタが共通接続され、
このエミッタは定電流源Ｉ２０を介して接地されてい
る。トランジスタＱ１１，Ｑ１２もエミッタが共通接続
され、このエミッタは定電流源Ｉ２１を介して接地され
ている。また、トランジスタＱ９のコレクタはトランジ
スタＱ７のエミッタに、トランジスタＱ１０のコレクタ
はトランジスタＱ５のエミッタにそれぞれ接続され、さ
らにトランジスタＱ１１のコレクタはトランジスタＱ８
のエミッタに、トランジスタＱ１２のコレクタはトラン
ジスタＱ６のエミッタにそれぞれ接続されている。さら
に、トランジスタＱ９，Ｑ１０のベース間およびトラン
ジスタＱ１１，Ｑ１２のベース間には、切替制御信号Ｅ
２５がそれぞれ印加される。

【００４４】このような構成であるから、先ずトランジ
スタＱ２２がオンとなりかつトランジスタＱ２３がオフ
となるような切替制御信号Ｅ２５を印加すると、この切
替制御信号Ｅ２５の印加によりトランジスタＱ９，Ｑ１
１がオンとなる。このため、定電流源Ｉ２０の電流がト
ランジスタＱ９を介してベース接地トランジスタ回路１
９のトランジスタＱ７に流れ、また定電流源Ｉ２１の電
流がトランジスタＱ１１を介してトランジスタＱ８に流
れる。

【００４５】一方、トランジスタＱ２３がオンとなりト
ランジスタＱ２２がオフとなるような切替制御信号Ｅ２
５を印加すると、この切替制御信号Ｅ２５の印加により
トランジスタＱ１０，Ｑ１２がオンとなる。このため、
定電流源Ｉ２０の電流がトランジスタＱ１０を介してト
ランジスタＱ５に流れ、また定電流源Ｉ２１の電流がト
ランジスタＱ１２を介してトランジスタＱ６に流れる。

【００４６】すなわち、トランジスタＱ１，Ｑ２による
差動入力回路が非動作状態になった場合でも、またトラ
ンジスタＱ３，Ｑ４による差動入力回路が非動作状態に
なった場合でも、これらの非動作状態になった差動入力
回路に対応するベース接地トランジスタ回路１８，１９
は、定電流源Ｉ２０，Ｉ２１から供給される電流によっ
て独立に動作することになる。

【００４７】したがって、信号遮断する側のベース接地
トランジスタ回路１８，１９をオン状態に保持すること
ができ、これによりカスコード回路を低インピーダンス
に保持することができる。

【００４８】（第３の実施例）本実施例は、各々差動入
力回路を構成するトランジスタＱ１，Ｑ２およびトラン
ジスタＱ３，Ｑ４のエミッタにそれぞれエミッタ帰還抵
抗Ｒ３８，Ｒ３９，Ｒ４０，Ｒ４１を接続し、これによ
り上記トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４のエミッタ
とトランジスタＱ２２，Ｑ２３のコレクタとを直接接続
しないようにして、入出力間の直線性を高めたものであ
る。

【００４９】図３は、本実施例に係わる信号選択スイッ
チ回路の構成を示す回路図である。なお、同図において
上記図１と同一部分には同一符号を付して詳しい説明は
省略する。

【００５０】トランジスタＱ１，Ｑ２のエミッタとトラ
ンジスタＱ２２のコレクタとの間は、エミッタ帰還抵抗
Ｒ３８，Ｒ３９を介して接続してある。またトランジス
タＱ３，Ｑ４のエミッタとトランジスタＱ２３のコレク
タとの間も、エミッタ帰還抵抗Ｒ４０，Ｒ４１を介して
接続してある。

【００５１】このように構成すると、エミッタ帰還抵抗
Ｒ３８，Ｒ３９が挿入されていることにより、入力端子
ＩＮ１に入力された信号に対して直列に電圧帰還がかか
ることになる。このため、エミッタ帰還抵抗Ｒ３８，Ｒ
３９の抵抗値によって入出力間の利得を調整することが
可能となり、また入出力間の直線性を改善することがで
きる。また、同様にエミッタ帰還抵抗Ｒ４０，Ｒ４１が
挿入されていることにより、入力端子ＩＮ２に入力され
た信号に対して直列に電圧帰還がかかることになる。こ
のため、エミッタ帰還抵抗Ｒ４０，Ｒ４１の抵抗値によ
って入出力間の利得を調整することが可能となり、また
入出力間の直線性を改善することができる。

【００５２】すなわち、エミッタ帰還抵抗Ｒ３８，Ｒ３
９の抵抗値およびエミッタ帰還抵抗Ｒ４０，Ｒ４１の抵
抗値をそれぞれ適宜設定することにより、入力端子ＩＮ
１から出力端子ＯＵＴまでの電圧利得と、入力端子ＩＮ
２から出力端子ＯＵＴまでの電圧利得とを別々に設定す
ることが可能となる。

【００５３】このときの電圧利得は、エミッタ帰還抵抗
Ｒ３８，Ｒ３９，Ｒ４０，Ｒ４１の抵抗値をＲ_E とする
と第（５）式のように表わされる。なお、Ｉ₂₄、Ｒ、Ｖ
_T の定義は第（４）式と同様である。

【００５４】

【数５】

【００５５】（第４の実施例）本実施例は、上記第３の
実施例をさらに改良したものである。図４は本実施例に
係わる信号選択スイッチ回路の構成を示す回路図であ
り、上記図３と同一部分には同一符号を付してある。

【００５６】すなわち、第３の実施例では、トランジス
タＱ１，Ｑ２とトランジスタＱ２２との間およびトラン
ジスタＱ３，Ｑ４とトランジスタＱ２３との間に、それ
ぞれエミッタ帰還抵抗Ｒ３８，Ｒ３９，Ｒ４０，Ｒ４１
を直列に挿入している。このため、これらのエミッタ帰
還抵抗Ｒ３８，Ｒ３９，Ｒ４０，Ｒ４１による電圧降下
によって、出力信号の電圧利得の低下を生じる。

【００５７】これに対し本実施例の回路では、エミッタ
帰還抵抗Ｒ３８，Ｒ３９，Ｒ４０，Ｒ４１の代わりに、
抵抗Ｒ４２をトランジスタＱ１，Ｑ２のエミッタ間に並
列に挿入するとともに、抵抗Ｒ４３をトランジスタＱ
３，Ｑ４のエミッタ間に並列に挿入している。また、定
電流源Ｉ４８，Ｉ４９の電流を差動入力回路トランジス
タＱ４４，Ｑ４５，Ｑ４６，Ｑ４７により切り替えるよ
うにしている。

【００５８】このように構成すると、エミッタ帰還抵抗
Ｒ４２，Ｒ４３を並列挿入したことにより、上記第３の
実施例と同様に入力端子ＩＮ１から出力端子ＯＵＴまで
の電圧利得と、入力端子ＩＮ２から出力端子ＯＵＴまで
の電圧利得とを別々に設定することが可能となる。また
それに加え、エミッタ帰還抵抗Ｒ４２，Ｒ４３はトラン
ジスタＱ１，Ｑ２およびＱ３，Ｑ４の各エミッタ間に並
列に挿入されているので、エミッタ抵抗による電圧降下
がなくなり、これにより先に述べた第３の実施例の回路
よりも低電圧で動作させることが可能となる。

【００５９】なお、本発明は上記各実施例に限定される
ものではなく、切替制御用のトランジスタ回路の構成や
ベース接地トランジスタ回路の構成、使用するトランジ
スタの種類（ＮＰＮ形に限らずＰＮＰ形でもよい）など
についても、本発明の要旨を逸脱しない範囲で種々変形
して実施できる。

【００６０】

【発明の効果】以上詳述したように本発明では、差動構
成をなす第１および第２の入力回路と、これらの入力回
路を切替制御信号に従って択一的に導通させるための切
替制御回路とを備えた信号選択スイッチ回路にあって、
上記第１および第２の入力回路とその負荷回路との間に
それぞれ第１および第２のベース接地トランジスタ回路
を介挿し、これらのベース接地トランジスタ回路により
上記第１および第２の入力回路をそれぞれカスコード増
幅動作させるように構成している。

【００６１】したがって本発明によれば、回路構成の複
雑大形化、入出力間の直線性の劣化および消費電流の増
加などの不具合を生じることなく、差動入力トランジス
タの寄生容量の影響による非選択信号の漏洩を低減する
ことができ、これにより信号選択性能が優れ、しかも回
路構成が簡単小形で直線性が良く消費電流も少ない信号
選択スイッチ回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係わる信号選択スイッ
チ回路の構成を示す回路図。

【図２】本発明の第２の実施例に係わる信号選択スイッ
チ回路の構成を示す回路図。

【図３】本発明の第３の実施例に係わる信号選択スイッ
チ回路の構成を示す回路図。

【図４】本発明の第４の実施例に係わる信号選択スイッ
チ回路の構成を示す回路図。

【図５】従来の信号選択スイッチ回路の構成の一例を示
す回路図。

【図６】従来の信号選択スイッチ回路の構成の他の例を
示す回路図。

【図７】従来の回路と本発明の回路の電圧利得の周波数
特性を比較して示した図。

【符号の説明】ＩＮ１，ＩＮ２…入力端子ＯＵＴ…出力端子Ｑ１，Ｑ２，Ｑ３，Ｑ４…差動入力回路を構成するトラ
ンジスタＲ１６，Ｒ１７…負荷抵抗Ｑ２２，Ｑ２３，Ｑ４４，Ｑ４５，Ｑ４６，Ｑ４７…切
替制御用のトランジスタＥ２５…切替制御信号Ｅ２６…バイアス用の定電圧源Ｉ２０，Ｉ２１，Ｉ２４，Ｉ４８，Ｉ４９…定電流源１８，１９…ベース接地トランジスタ回路Ｑ５，Ｑ６，Ｑ７，Ｑ８…ベース接地トランジスタ回路
を構成するトランジスタＥ１８，Ｅ１９…ベース接地トランジスタ回路のバイア
ス電圧源Ｒ３８，Ｒ３９，Ｒ４０，Ｒ４１，Ｒ４２，Ｒ４３…エ
ミッタ帰還抵抗

Claims

【特許請求の範囲】

【請求項１】エミッタが共通接続されるとともに各コ
レクタがそれぞれ負荷回路に接続された差動構成をなす
第１のトランジスタ対を有し、この第１のトランジスタ
対のベース間に入力された第１の信号を当該第１のトラ
ンジスタ対の導通時に前記負荷回路を介して出力する第
１の入力回路と、エミッタが共通接続されるとともに各コレクタがそれぞ
れ負荷回路に接続された差動構成をなす第２トランジス
タ対を有し、この第２のトランジスタ対のベース間に入
力された第２の信号を当該第２のトランジスタ対の導通
時に前記負荷回路を介して出力する第２の入力回路と、エミッタが共通接続されるとともに各コレクタがそれぞ
れ前記第１および第２のトランジスタ対のエミッタに接
続された差動構成をなす第３のトランジスタ対と、この
第３のトランジスタ対の前記エミッタに接続された第１
の定電流源とを有し、前記第３のトランジスタ対のベー
ス間に印加された切替制御信号に応じて当該第３のトラ
ンジスタが相反的に導通して、前記第１および第２の入
力回路を択一的に導通させる切替制御回路と、前記第１および第２の入力回路と前記負荷回路との間に
それぞれ介挿され、当該第１および第２の入力回路をそ
れぞれカスコード増幅動作させる第１および第２のベー
ス接地トランジスタ回路とを具備したことを特徴とする
信号選択スイッチ回路。
【請求項２】エミッタが共通接続されるとともにこの
エミッタに第２の定電流源が接続された差動構成をなす
第４のトランジスタ対と、エミッタが共通接続されると
ともにこのエミッタに第３の定電流源が接続された差動
構成をなす第５のトランジスタ対とを有し、前記第４の
トランジスタ対の各コレクタをそれぞれ前記第１および
第２のトランジスタ対の一方のコレクタに接続するとと
もに、前記第５のトランジスタ対の各コレクタをそれぞ
れ前記第１および第２のトランジスタ対の他方のコレク
タに接続し、かつ前記第４および第５のトランジスタ対
の各ベース間に前記切替制御信号を印加して当該第４お
よび第５のトランジスタ対をそれぞれ相反的に導通さ
せ、この導通により前記第１および第２の入力回路のう
ち非導通状態となっている入力回路に接続された前記ベ
ース接地トランジスタ回路に対し前記第２および第３の
定電流源による電流を供給する動作保持回路を備えたこ
とを特徴とする請求項１記載の信号選択スイッチ回路。
【請求項３】前記第１および第２の入力回路の各トラ
ンジスタの各々に、エミッタ帰還抵抗を直列に接続した
ことを特徴とする請求項１または２記載の信号選択スイ
ッチ回路。
【請求項４】前記第１および第２の入力回路は、第１
のトランジスタ対のエミッタ間および第２のトランジス
タ対のエミッタ間をそれぞれエミッタ帰還抵抗を介して
接続し、かつ前記切替制御回路は、エミッタが共通接続されると
ともにこのエミッタに第４の定電流源が接続された差動
構成をなす第６のトランジスタ対と、エミッタが共通接
続されるとともにこのエミッタに第５の定電流源が接続
された差動構成をなす第７のトランジスタ対とを有し、
前記第６のトランジスタ対の各コレクタがそれぞれ前記
第１および第２のトランジスタ対の一方のエミッタに接
続されるとともに、前記第７のトランジスタ対の各コレ
クタがそれぞれ前記第１および第２のトランジスタ対の
他方のエミッタに接続され、かつ前記第６のおよび第７
のトランジスタ対の各ベース間に切替制御信号が印加さ
れることを特徴とする請求項１または２記載の信号選択
スイッチ回路。