JP3605237B2 - モニタ出力回路 - Google Patents
モニタ出力回路 Download PDFInfo
- Publication number
- JP3605237B2 JP3605237B2 JP28510896A JP28510896A JP3605237B2 JP 3605237 B2 JP3605237 B2 JP 3605237B2 JP 28510896 A JP28510896 A JP 28510896A JP 28510896 A JP28510896 A JP 28510896A JP 3605237 B2 JP3605237 B2 JP 3605237B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- monitor
- transistor
- preamplifier
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005513 bias potential Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Images
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＦＤＤ・ＨＤＤ等におけるアナログ信号処理の際に発生する２種類のモニタ信号を、外部からの選択信号なしに、１本の出力端子で外部に出力するモニタ出力回路に関するものである。
【０００２】
【従来の技術】
従来、ＦＤＤ用ＩＣは、アンプ・フィルタからなるアナログ信号処理回路を有しており、各処理結果をモニタとして外部に出力していた。
初期の段階では、アンプ・フィルタ出力を単独で外部に出していたが、ＦＤＤ用ＩＣの集積化が進み、アナログ信号処理回路の使用ピン数の削減が行われている。
通常、各モニタ端子は、初期検査時のみ必要なため、使用するピン数が少ないほど良い。
【０００３】
従来用いられてきたモニタ出力回路について、以下説明する。
その一例を、図３に示している。
図３において、１はプリアンプ、２はフィルタ回路、１０は出力バッファ、１２はフィルタモニタ端子、１３はプリアンプモニタ端子である。
【０００４】
プリアンプ１およびフィルタ回路２の各出力を出力バッファ１０を通し、フィルタモニタ端子１２およびプリアンプモニタ端子１３に、単純に出力するものである。
【０００５】
他の従来例を、図４に示す。
図４において、１はプリアンプ、２はフィルタ回路、３はフィルタモニタ、４はプリアンプモニタ、８はモニタ出力端子、１０は出力バッファ、１１はセレクタ、１４は外部制御入力端子、１５は制御信号である。
【０００６】
プリアンプ１・フィルタ回路２の各出力は、プリアンプモニタ４・フィルタモニタ３を通り、セレクタ１１に入る。
セレクタ１１は、外部制御入力端子１４の制御信号１５にて、どちらかを選択し、出力バッファ１０を通し、モニタ出力端子８に信号が出力される。
【０００７】
【発明が解決しようとする課題】
従来の回路では、モニタ出力端子が２個必要であり、モニタ出力端子を１個にして、これに導出する出力を切り換えるようにしたとしても、モニタ出力端子とは別の制御端子からの外部制御入力が必要となる。
【０００８】
この発明は、出力端子に外付の抵抗等の電位制御素子を設けることによって、フィルタ出力とプリアンプ出力の二つの出力を切り換えることを可能にしている。
【０００９】
第１の発明は、出力端子に抵抗を接続することにより、外部制御入力を必要とすることなしに、フィルタ出力およびプリアンプ出力を制御する第１および第２のトランジスタの動作を切り換えるように第１または第２のトランジスタを逆バイアスとして、フィルタ出力とプリアンプ出力との切り換えを可能にするモニタ出力回路を得ようとするものである。
【００１３】
【課題を解決するための手段】
第１の発明のモニタ出力回路においては、プリアンプ出力とフィルタ出力との２種類のモニタ出力を導出する出力端子を有する信号処理ＩＣにおいて、プリアンプと、このプリアンプの出力を受けるフィルタ回路と、このフィルタ回路の出力を受けるフィルタモニタと、前記プリアンプの出力を受けるプリアンプモニタと、コレクタを電源に接続されベースに前記フィルタモニタの出力を受けるＮＰＮトランジスタからなる第１のトランジスタと、プリアンプモニタの出力を受け前記ＮＰＮトランジスタからなる第１のトランジスタのエミッタとそのエミッタを接続されベースにプリアンプモニタの出力を受けてコレクタを接地されるＰＮＰトランジスタからなる第２のトランジスタと、前記第１および第２のトランジスタの接続点に接続された出力端子と、前記第１のトランジスタと並列に接続された電流源とを備え、前記第２のトランジスタの作動によって前記出力端子に生ずる電位を前記第１のトランジスタのベース・エミッタ間に逆バイアスを与える値とすることにより前記出力端子にはプリアンプ出力が導出されるとともに、出力端子と接地間に抵抗を接続することにより前記第１のトランジスタの作動によって前記出力端子に生ずる電位を前記第２のトランジスタのベース・エミッタ間に逆バイアスを与える値とすることにより前記プリアンプ出力に代えフィルタ出力が導出されるようにしたことを特徴とする。
【００１７】
【発明の実施の形態】
実施の形態１．
以下、図１・図２を通して、その動作を説明する。
図において、１はプリアンプ、２はフィルタ回路、３はフィルタモニタ、４はプリアンプモニタ、５はＮＰＮトランジスタからなる第１のトランジスタＴｒ１、６はＰＮＰトランジスタからなる第２のトランジスタＴｒ２である。
７は電流源、８はモニタ出力端子、９は切り換え抵抗Ｒｃからなる電位制御素子である。
【００１８】
図１の状態において、モニタ出力端子８には、プリアンプ１からの出力が得られる。
電流源Ｉo：７ からの電流は、Ｔｒ２：６側に流れ込み、Ｔｒ２：６のエミッタおよびベースならびにコレクタを通ってＴｒ２：６を作動する。このとき、モニタ出力端子８の電位ＶPRは、Ｔｒ２：６のベース電位Ｖb2とＴｒ２：６のコレクタ・ベース間電位差ｖbe2により決定される。
ＶPR ＝ Ｖb2 ＋ ｖbe2 ………………………… （１）
【００１９】
ここで、次の（２）式に示すように、Ｔｒ１：５のベース電位Ｖb1を前記モニタ出力端子８の電位ＶPR値より下げた電位に設定すれば、Ｔｒ１：５のベースエミッタ間は逆バイアスとなり、フィルタモニタ３からの信号は、モニタ出力端子８には出力されない。
Ｖb1 < ＶPR ……………………………………… （２）
【００２０】
前記設定の結果、モニタ出力端子８には、プリアンプ１の出力がプリアンプモニタ４を通して出力されることになる。
【００２１】
図２の状態において、モニタ出力端子８には、フィルタ回路２の出力が得られる。
モニタ出力端子８に切り換え抵抗Ｒｃ：９を接続した場合、Ｔｒ１：５が作動して、切り換え抵抗Ｒｃ：９には、電流源７の電流Ｉ oと Ｔｒ１：５の出力電流Ｉ1 が流れ、モニタ出力端子８の電位ＶPRは、以下のようになる。
ＶPR ＝ Ｒｃ × （Ｉ0 ＋Ｉ1 ） …………………… （３）
【００２２】
ここで、次の（４）式に示すように、第２のトランジスタＴｒ２：６のベース電位Ｖb2を前記ＶPR値より十分高い電位に設定すれば、第２のトランジスタＴｒ２：６のベース・エミッタ間は逆バイアスとなり、プリアンプモニタ４からの信号はモニタ出力端子８には出力されない。
Ｖb2 > ＶPR ＝ Ｒｃ × （Ｉo＋Ｉ1） ……… （４）
【００２３】
前記設定の結果、モニタ出力端子８には、フィルタ回路２の出力がフィルタモニタ３を通して出力されることになる。
（２）式・（４）式から、次の（５）式が得られる。
Ｖb2 > ＶPR＝Ｒｃ×（Ｉ0＋Ｉ1） > Ｖb1 … （５）
Ｖb1・Ｖb2の電位を前記（５）式の関係が得られるようにＲｃ値を設定することで、フィルタとプリアンプの二つの出力を切り換えることが可能となる。
【００２４】
【発明の効果】
第１の発明によれば、出力端子に抵抗を接続することにより、外部制御入力を必要とすることなしに、フィルタ出力およびプリアンプ出力を制御する第１および第２のトランジスタの動作を切り換えるように第１または第２のトランジスタを逆バイアスとして、フィルタ出力とプリアンプ出力との切り換えを可能にするモニタ出力回路を得ることができる。
【図面の簡単な説明】
【図１】この発明の実施の一形態によるモニタ出力回路図であり、プリアンプ出力がモニタ出力端子に出力されている場合である。
【図２】図１の補足説明の回路図であり、モニタ出力端子にはフィルタ出力が出力されている場合を示す。
【図３】従来の両出力が外部に出る場合の回路図である。
【図４】従来の制御信号切り換えによるモニタ出力回路図である。
【符号の説明】
１ プリアンプ、２ フィルタ回路、３ フィルタモニタ、４ プリアンプモニタ、５ 第１のトランジスタＴｒ１、６ 第２のトランジスタＴｒ２、７ 電流源、８ モニタ出力端子、９ 切り換え抵抗Ｒｃからなる電位制御素子、１０ 出力バッファ、１１ セレクタ、１２ フィルタ出力端子、１３ プリアンプ出力端子、１４ 外部制御入力端子、１５ 制御信号。
【発明の属する技術分野】
この発明は、ＦＤＤ・ＨＤＤ等におけるアナログ信号処理の際に発生する２種類のモニタ信号を、外部からの選択信号なしに、１本の出力端子で外部に出力するモニタ出力回路に関するものである。
【０００２】
【従来の技術】
従来、ＦＤＤ用ＩＣは、アンプ・フィルタからなるアナログ信号処理回路を有しており、各処理結果をモニタとして外部に出力していた。
初期の段階では、アンプ・フィルタ出力を単独で外部に出していたが、ＦＤＤ用ＩＣの集積化が進み、アナログ信号処理回路の使用ピン数の削減が行われている。
通常、各モニタ端子は、初期検査時のみ必要なため、使用するピン数が少ないほど良い。
【０００３】
従来用いられてきたモニタ出力回路について、以下説明する。
その一例を、図３に示している。
図３において、１はプリアンプ、２はフィルタ回路、１０は出力バッファ、１２はフィルタモニタ端子、１３はプリアンプモニタ端子である。
【０００４】
プリアンプ１およびフィルタ回路２の各出力を出力バッファ１０を通し、フィルタモニタ端子１２およびプリアンプモニタ端子１３に、単純に出力するものである。
【０００５】
他の従来例を、図４に示す。
図４において、１はプリアンプ、２はフィルタ回路、３はフィルタモニタ、４はプリアンプモニタ、８はモニタ出力端子、１０は出力バッファ、１１はセレクタ、１４は外部制御入力端子、１５は制御信号である。
【０００６】
プリアンプ１・フィルタ回路２の各出力は、プリアンプモニタ４・フィルタモニタ３を通り、セレクタ１１に入る。
セレクタ１１は、外部制御入力端子１４の制御信号１５にて、どちらかを選択し、出力バッファ１０を通し、モニタ出力端子８に信号が出力される。
【０００７】
【発明が解決しようとする課題】
従来の回路では、モニタ出力端子が２個必要であり、モニタ出力端子を１個にして、これに導出する出力を切り換えるようにしたとしても、モニタ出力端子とは別の制御端子からの外部制御入力が必要となる。
【０００８】
この発明は、出力端子に外付の抵抗等の電位制御素子を設けることによって、フィルタ出力とプリアンプ出力の二つの出力を切り換えることを可能にしている。
【０００９】
第１の発明は、出力端子に抵抗を接続することにより、外部制御入力を必要とすることなしに、フィルタ出力およびプリアンプ出力を制御する第１および第２のトランジスタの動作を切り換えるように第１または第２のトランジスタを逆バイアスとして、フィルタ出力とプリアンプ出力との切り換えを可能にするモニタ出力回路を得ようとするものである。
【００１３】
【課題を解決するための手段】
第１の発明のモニタ出力回路においては、プリアンプ出力とフィルタ出力との２種類のモニタ出力を導出する出力端子を有する信号処理ＩＣにおいて、プリアンプと、このプリアンプの出力を受けるフィルタ回路と、このフィルタ回路の出力を受けるフィルタモニタと、前記プリアンプの出力を受けるプリアンプモニタと、コレクタを電源に接続されベースに前記フィルタモニタの出力を受けるＮＰＮトランジスタからなる第１のトランジスタと、プリアンプモニタの出力を受け前記ＮＰＮトランジスタからなる第１のトランジスタのエミッタとそのエミッタを接続されベースにプリアンプモニタの出力を受けてコレクタを接地されるＰＮＰトランジスタからなる第２のトランジスタと、前記第１および第２のトランジスタの接続点に接続された出力端子と、前記第１のトランジスタと並列に接続された電流源とを備え、前記第２のトランジスタの作動によって前記出力端子に生ずる電位を前記第１のトランジスタのベース・エミッタ間に逆バイアスを与える値とすることにより前記出力端子にはプリアンプ出力が導出されるとともに、出力端子と接地間に抵抗を接続することにより前記第１のトランジスタの作動によって前記出力端子に生ずる電位を前記第２のトランジスタのベース・エミッタ間に逆バイアスを与える値とすることにより前記プリアンプ出力に代えフィルタ出力が導出されるようにしたことを特徴とする。
【００１７】
【発明の実施の形態】
実施の形態１．
以下、図１・図２を通して、その動作を説明する。
図において、１はプリアンプ、２はフィルタ回路、３はフィルタモニタ、４はプリアンプモニタ、５はＮＰＮトランジスタからなる第１のトランジスタＴｒ１、６はＰＮＰトランジスタからなる第２のトランジスタＴｒ２である。
７は電流源、８はモニタ出力端子、９は切り換え抵抗Ｒｃからなる電位制御素子である。
【００１８】
図１の状態において、モニタ出力端子８には、プリアンプ１からの出力が得られる。
電流源Ｉo：７ からの電流は、Ｔｒ２：６側に流れ込み、Ｔｒ２：６のエミッタおよびベースならびにコレクタを通ってＴｒ２：６を作動する。このとき、モニタ出力端子８の電位ＶPRは、Ｔｒ２：６のベース電位Ｖb2とＴｒ２：６のコレクタ・ベース間電位差ｖbe2により決定される。
ＶPR ＝ Ｖb2 ＋ ｖbe2 ………………………… （１）
【００１９】
ここで、次の（２）式に示すように、Ｔｒ１：５のベース電位Ｖb1を前記モニタ出力端子８の電位ＶPR値より下げた電位に設定すれば、Ｔｒ１：５のベースエミッタ間は逆バイアスとなり、フィルタモニタ３からの信号は、モニタ出力端子８には出力されない。
Ｖb1 < ＶPR ……………………………………… （２）
【００２０】
前記設定の結果、モニタ出力端子８には、プリアンプ１の出力がプリアンプモニタ４を通して出力されることになる。
【００２１】
図２の状態において、モニタ出力端子８には、フィルタ回路２の出力が得られる。
モニタ出力端子８に切り換え抵抗Ｒｃ：９を接続した場合、Ｔｒ１：５が作動して、切り換え抵抗Ｒｃ：９には、電流源７の電流Ｉ oと Ｔｒ１：５の出力電流Ｉ1 が流れ、モニタ出力端子８の電位ＶPRは、以下のようになる。
ＶPR ＝ Ｒｃ × （Ｉ0 ＋Ｉ1 ） …………………… （３）
【００２２】
ここで、次の（４）式に示すように、第２のトランジスタＴｒ２：６のベース電位Ｖb2を前記ＶPR値より十分高い電位に設定すれば、第２のトランジスタＴｒ２：６のベース・エミッタ間は逆バイアスとなり、プリアンプモニタ４からの信号はモニタ出力端子８には出力されない。
Ｖb2 > ＶPR ＝ Ｒｃ × （Ｉo＋Ｉ1） ……… （４）
【００２３】
前記設定の結果、モニタ出力端子８には、フィルタ回路２の出力がフィルタモニタ３を通して出力されることになる。
（２）式・（４）式から、次の（５）式が得られる。
Ｖb2 > ＶPR＝Ｒｃ×（Ｉ0＋Ｉ1） > Ｖb1 … （５）
Ｖb1・Ｖb2の電位を前記（５）式の関係が得られるようにＲｃ値を設定することで、フィルタとプリアンプの二つの出力を切り換えることが可能となる。
【００２４】
【発明の効果】
第１の発明によれば、出力端子に抵抗を接続することにより、外部制御入力を必要とすることなしに、フィルタ出力およびプリアンプ出力を制御する第１および第２のトランジスタの動作を切り換えるように第１または第２のトランジスタを逆バイアスとして、フィルタ出力とプリアンプ出力との切り換えを可能にするモニタ出力回路を得ることができる。
【図面の簡単な説明】
【図１】この発明の実施の一形態によるモニタ出力回路図であり、プリアンプ出力がモニタ出力端子に出力されている場合である。
【図２】図１の補足説明の回路図であり、モニタ出力端子にはフィルタ出力が出力されている場合を示す。
【図３】従来の両出力が外部に出る場合の回路図である。
【図４】従来の制御信号切り換えによるモニタ出力回路図である。
【符号の説明】
１ プリアンプ、２ フィルタ回路、３ フィルタモニタ、４ プリアンプモニタ、５ 第１のトランジスタＴｒ１、６ 第２のトランジスタＴｒ２、７ 電流源、８ モニタ出力端子、９ 切り換え抵抗Ｒｃからなる電位制御素子、１０ 出力バッファ、１１ セレクタ、１２ フィルタ出力端子、１３ プリアンプ出力端子、１４ 外部制御入力端子、１５ 制御信号。
Claims (1)
- プリアンプ出力とフィルタ出力との２種類のモニタ出力を導出する出力端子を有する信号処理ＩＣにおいて、プリアンプと、このプリアンプの出力を受けるフィルタ回路と、このフィルタ回路の出力を受けるフィルタモニタと、前記プリアンプの出力を受けるプリアンプモニタと、コレクタを電源に接続されベースに前記フィルタモニタの出力を受けるＮＰＮトランジスタからなる第１のトランジスタと、プリアンプモニタの出力を受け前記ＮＰＮトランジスタからなる第１のトランジスタのエミッタとそのエミッタを接続されベースにプリアンプモニタの出力を受けてコレクタを接地されるＰＮＰトランジスタからなる第２のトランジスタと、前記第１および第２のトランジスタの接続点に接続された出力端子と、前記第１のトランジスタと並列に接続された電流源とを備え、前記第２のトランジスタの作動によって前記出力端子に生ずる電位を前記第１のトランジスタのベース・エミッタ間に逆バイアスを与える値とすることにより前記出力端子にはプリアンプ出力が導出されるとともに、出力端子と接地間に抵抗を接続することにより前記第１のトランジスタの作動によって前記出力端子に生ずる電位を前記第２のトランジスタのベース・エミッタ間に逆バイアスを与える値とすることにより前記プリアンプ出力に代えフィルタ出力が導出されるようにしたことを特徴とするモニタ出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28510896A JP3605237B2 (ja) | 1996-10-28 | 1996-10-28 | モニタ出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28510896A JP3605237B2 (ja) | 1996-10-28 | 1996-10-28 | モニタ出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10134505A JPH10134505A (ja) | 1998-05-22 |
| JP3605237B2 true JP3605237B2 (ja) | 2004-12-22 |
Family
ID=17687229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28510896A Expired - Fee Related JP3605237B2 (ja) | 1996-10-28 | 1996-10-28 | モニタ出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3605237B2 (ja) |
-
1996
- 1996-10-28 JP JP28510896A patent/JP3605237B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10134505A (ja) | 1998-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7501893B2 (en) | Variable gain amplifier circuit | |
| JPH0537324A (ja) | マルチプレクサ回路 | |
| US4937515A (en) | Low supply voltage current mirror circuit | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP3605237B2 (ja) | モニタ出力回路 | |
| EP0643479B1 (en) | Preamplifier circuit arrangements | |
| JPS59207715A (ja) | 増幅器 | |
| JPH08307228A (ja) | 信号選択スイッチ回路 | |
| JPH03208108A (ja) | 定電流源回路 | |
| JP3000737B2 (ja) | 出力バッファ回路 | |
| JPH0595276A (ja) | 論理和回路 | |
| JPH0326678Y2 (ja) | ||
| JPS59147514A (ja) | 利得可変増幅回路 | |
| JPH0638492Y2 (ja) | アナログスイッチ回路 | |
| JPS6214712Y2 (ja) | ||
| JPS5921531Y2 (ja) | 直接結合増幅器のミユ−テイング回路 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPH0389704A (ja) | 光集積回路 | |
| JPS61166614A (ja) | 定電流回路 | |
| JPS6211528B2 (ja) | ||
| JPH03255708A (ja) | ミューティング機能付きトランジスタ増幅回路 | |
| JPH10303655A (ja) | 増幅回路 | |
| JPH0744399B2 (ja) | Ｂｔｌ接続プツシユプル増幅器 | |
| JPS6143018A (ja) | 信号切換回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20031203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040811 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040811 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041001 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |