JPH03208108A - 定電流源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置に使用する定電流源回路に関し、出力状態の
異常を検出しつつ、少ない素子数により少ないチップ面
積でコストアップを抑えるとともに、多機能化を実現で
きる定電流源回路を提供することを目的とし、 バイアス源を持ち、出力の帰還系路を有するアンプ部と
、アンプ部の出力の帰還系路の途中にあって該アンプ部
により駆動され、一定の電流を出力する出力トランジス
タを有する出力回路と、出力トランジスタを介して流れ
る出力電流の大きさを設定する抵抗と、出力回路の異常
を検出し、外部に異常信号を出力する異常検出回路とを
備えた定電流源回路において、前記出力回路は、出力ト
ランジスタのヘースにダーリントン接続されて該出力ト
ランジスタのベース電流を供給するとともに、該出力ト
ランジスタの電流増幅率の変化を検出して前記異常検出
回路に伝える第２の出力トランジスタを含むように構或
する。

〔産業上の利用分野〕

本発明は、主に半導体装置に使用する定電流源回路に係
り、詳しくは、出力状態が異常のとき、その異常を検出
する回路を有する定電流源回路に関する。

近年の半導体集積回路には多機能化が要求されているが
、この多機能化によるチップ面積の拡大は直接コストア
ンプにつながるため、チップ面積の拡大を行わずに多機
能化を実現する必要が生している。そのため、素子数が
少なくて済む出力異常検出回路を有した定電流源回路が
開発されている。

〔従来の技術〕

出力異常検出回路を有する従来の定電流源回路としでは
、例えば第５図に示すようなものが知られており、これ
は出力トランジスタのコレクタ・エミッタ間の電位差を
利用して検出を行う例である。すなわち、第５図におい
て、１はバイアス源、２はアンプ部で、アンプ部２はバ
イアス源１および増幅器（例えば、オペアンプ）３を持
ち、出力トランジスタ４を帰還系路内に有している。出
力トランジスタ４はアンプ部２によって駆動される。

また、５は出力電流を決定する抵抗であり、出力トラン
ジスタ４のコレクタ側から出力電流が取り出される。６
は出力異常検出回路であり、出力異常検出回路６は比較
器７およびオフセット回路８により構威され、出力電流
の異常を検出して比較器７から異常信号を出力する。ま
た、オフセット回路８はオペアンブ９、抵抗１０および
定電流源１１を有している。

この例では、例えば出力トランジスタ４が飽和したとき
に異常を検出する設定にするとしても、出力トランジス
タ４のコレクタ・エミッタ間の電位差がＯｖ以下になら
ずに、必ず数十ｍＶの飽和電圧が残ってしまい、比較器
７を直接に出力トランジスタ４のコレクタ・エミッタ間
に接続しても切り換わらないため、オフセット回路８を
設けて比較器７の入力端子間電圧が必ずＯ■を通過する
ようにしている。

一方、第６図に示すものは、アンプ部２の入力端子間電
位差を利用して検出を行う例である。図中、２１は比較
器、２２はオフセット回路であるが、第５図とは介挿位
置が異なっている。この第６図の例においても、第５図
のものと同様に出力トランジスタ４が飽和したときのエ
ミツタ電圧の上昇を利用してアンプ部２の入力端子間電
圧によって検出しようとしても、アンプ部２の入カオフ
セット電圧があるため、入力端子間電圧が必ずＯ■を通
過するどは限らないので、出力トランジスタ４のエミソ
タに接続されるオフセット回路２３をやはり使用して比
較器２１の人力端子間電圧が必ずＯＶを通過するように
設定している。

なお、アンプ部２の出力段の能力によっては、飽和した
出力トランジスタ４のベース電流を供給しつづけてしま
い、アンプ部２の入力端子間電圧が変化せず、出力状態
に異常が起こっても第６図の回路構戒では検出できない
恐れがある。

〔発明が解決しようとする課題〕

しかｔ７ながら、このような従来の定電流源回路にあっ
ては、その出力状態の異常を検出しようとするとき、多
くの素子を使用した複雑な回路構或が必要となり、チッ
プ面積の拡大によるコストアンプを招いたり、また、一
方でチップ面積が制限を受けたときなどは、多機能化の
妨げになるという問題点があった。

そこで本発明は、出力状態の異常を検出しつつ、少ない
素子数により少ないチップ面積でコストアップを抑える
とともに、多機能化を実現できる定電流源回路を提供す
ることを目的としている。

［課題を解決するための手段］ 本発明による定電流源回路は上記目的達威のため、原理
ブロック図を第１図に示すように、ハイアス＃ｌを持ち
、出力の帰還系路を有するアンプ部２と、アンプ部２の
出力の帰還系路の途中にあって該アンプ部２により駆動
され、一定の電流を出力する出力トランジスタ４を有す
る出力回路３ｏと、出力トランジスタ４を介して流れる
出力電流の大きさを設定する抵抗５と、出力回路３ｏの
異常を検出し、外部に異常信号を出力する異常検出回路
３１とを備えた定電流源回路において、前記出力回路３
０は、出力トランジスタ４のベースにダーリントン接続
されて該出力トランジスタ４のづース電流を供給すると
ともに、該出力トランジスタ４の電流増幅率の変化を検
出して前記異常検出回路３１に伝える第２の出力トラン
ジスタ３２を含むように構威している。

〔作用〕

本発明では、ダーリントン接続された第２の出力トラン
ジスタ３２により出力トランジスタ４のべ一ス電流が供
給されるとともに、該出力トランジスタ４の電流増幅率
の変化が検出されて異常検出回路３１に伝えられる。

したがって、第２の出力トランジスタ３２を設けるのみ
で、出力状態の異常を検出しつつ、少ない素子数により
少ないチップ面積でコストアップを抑え、かつ多機能化
を実現できる。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第１図は本発明に係る定電流源回路の第１実施例を示す
図である。本実施例の説明に当たり、従来例と同一構威
部分には同一符号を付して重複説明を省略する。

第１図は定電２ｉ！Ｌ源回路の回路図であり、この図に
おいて、３０は出力回路、３ｌは異常検出回路である。

出力回路３０は、出力トランジスタ４にダーリントン接
続されて該出力トランジスタ４のベース電流を供給する
とともに、該出力トランジスタ４の電流増幅率の変化を
検出して異常検出回路３工に伝える第２の出力トランジ
スタ３２を含むように構成されている。３３は出力状態
が異常になったとき、出力トランジスタ４の電流増幅率
の変化に伴うベース電流の変化を電圧信号化する抵抗で
、３４はその電圧信号を増幅するためのトランジスタ、
３５は出力抵抗である。これらの抵抗３３、３５および
トランジスタ３４は異常検出回路３１を構成している。

以上の構成において、バイアスＢ１の電圧と出力電流の
大きさを設定している抵抗５に生ずる電圧との差に応じ
てアンプ部２が作動し、この出力に基づき第２の出力ト
ランジスタ３２を介して出力トランジスタ４にベース電
流が供給され、駆動される。このとき、出力トランジス
タ４に過大電流が流れ込んだり、あるいは出力端子電圧
が異常に低下すると、出力トランジスタ４の電流増幅率
が低下し、ベース電流が増加する。この場合、第２の出
力トランジスタ３２は出力トランジスタ４に対してダー
リントン接続されているので、出力トランジスタ４のヘ
ース電流の状態だけを検出用の抵抗３３に伝え、抵抗３
３の両端には出力トランジスタ４のヘース電流の状態に
応した電圧が発生する。

その結果、増幅用のトランジスタ３４のベース゛エミフ
タ間にある検出用の抵抗３３の両端に、出力トランジス
タ４のベース電流増加によって増幅用トランジスタ３４
をオンさせるような電圧が発生し、一方、増幅用の抵抗
３５の両端には増幅用トランジスタ３４により反転増幅
された電圧が発生するので、これが異常信号として外部
の半導体装置に出力されＣ． したがって、本実施例では、第２の出力トランジスタ３
２を設けるのみで、出力状態の異常を検出して異常検出
＠路３１に伝えることができ、しかも第２の出力トラン
ジスタ３２は出力トランジスタ４に対してダーリントン
接続されているのみであるから、従来に比して少ない素
子数によって定電流源回路を構成でき、少ないチ・ノブ
面積でコストアンプを抑えることができるとともに、チ
ップ面積を小さくできる分だけチップの多機能化を実現
することができる。

なお、上記実施例では出力回路３０のトランジスタとし
てＮＰＮトランジスタを、増幅用のトランジスタとして
ＰＮＰ　ｌ−ランジスタを使用しているが、これらはそ
れぞれ逆にしてもよく、これは本発明の第２実施例とし
て第３図のように示される．すなわち、第３図において
、出力回路１３０はダーリントン接続された２つのＰＮ
Ｐ　｝ランジスタ１０４　、１３２を有し、異常検出回
路１３１は抵抗３３、１３５およびＮＰＮ　｝ランジス
タである増幅用のトランジスタ１３４により構威される
。なお、アンプ部２の接続関係は出力回路１３０等にお
けるトランジスタのタイプに合わせて決定されている。

また、上記実施例のいずれも、検出用抵抗の両端の電圧
を増幅するのにトランジスタをオンさせる構或となって
いるが、これに限るものではなく、第４図に本発明の第
３実施例として示すように、他に基準電源２０２がある
場合は、直接に比較器２０１の入力端子の一方に基準電
源２０２を接続し、入力端子の他方を第２の出力トラン
ジスタ３２のコレクタと検出用の抵抗３３の間に接続し
て増幅を行い、比較器２０１から異常信号を出力するよ
うにしてもよい。なお、検出用の抵抗３３、比較器２０
１および基準電源２０２は異常検出回路２３１を構戒す
る。第２、３実施例においても、第１実施例と同様の効
果を得ることができるのは勿論である。

〔発明の効果〕

本発明によれば、出力状態の異常を検出しつつ、少ない
素子数により定電流源回路を構威することができ、少な
いチフブ面積でコストア・ノブを抑えるとともに、多機
能化を実現することができる．

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明に係る定電流源回路の第１実施例の回路
図、 第３図は本発明に係る定電流源回路の第２実施例の回路
図、 第４図は本発明に係る定電流源回路の第３実施例の回路
図、 第５図は従来の定電流源回路の回路図、第６図は従来の
他の定電流源回路の回路図である。 １・・・・・・バイアス源、 ２・・・・・・アンプ部、 ３・・・・・・増幅器、 ４、１０４・・・・・・出力トランジスタ、５・・・・
・・抵抗、 ３０、１３０・・−・一出力回路、 ３１、１３１　、２３１・・・・・・異常検出回路、３
２、１３２・・・・・・第２の出力トランジスタ、３３
・−・・・・増幅用の抵抗、 ３４、１３４・・・・・・トランジスタ、３５、１３５
・・・・・・抵抗、 ２０１・・・・・・比較器、 ２０２・・・・・・基準電源。 本発明の原理ブロック図 第 １ 図 第１実施例の回路図 第 ２ 図 第２実施例の回路図 第３実施例の回路図 第 ４ 図 第 ５ 図

Claims (1)

1. 【特許請求の範囲】 バイアス源を持ち、出力の帰還系路を有するアンプ部と
   、 アンプ部の出力の帰還系路の途中にあって該アンプ部に
   より駆動され、一定の電流を出力する出力トランジスタ
   を有する出力回路と、 出力トランジスタを介して流れる出力電流の大きさを設
   定する抵抗と、 出力回路の異常を検出し、外部に異常信号を出力する異
   常検出回路とを備えた定電流源回路において、 前記出力回路は、出力トランジスタのベースにダーリン
   トン接続されて該出力トランジスタのベース電流を供給
   するとともに、該出力トランジスタの電流増幅率の変化
   を検出して前記異常検出回路に伝える第２の出力トラン
   ジスタを含んで構成したことを特徴とする定電流源回路
   。