JP3202227B2 - 負荷回路の断線を検出する手段を備える回路装置 - Google Patents
負荷回路の断線を検出する手段を備える回路装置Info
- Publication number
- JP3202227B2 JP3202227B2 JP51384291A JP51384291A JP3202227B2 JP 3202227 B2 JP3202227 B2 JP 3202227B2 JP 51384291 A JP51384291 A JP 51384291A JP 51384291 A JP51384291 A JP 51384291A JP 3202227 B2 JP3202227 B2 JP 3202227B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- base
- emitter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/615—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in a Darlington configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/18—Modifications for indicating state of switch
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【０００１】 従来の技術 本発明は、負荷回路の断線を検出する手段を備える回
路装置に関する。
路装置に関する。
【０００２】 電力トランジスタ、例えばダーリントン回路では、負
荷回路の接続路および線路の断線を検出できることがし
ばしば必要である。これは相応の対抗手段および補助手
段を開始し得るようにするためである。公知のようにそ
のために測定抵抗が使用される。この測定抵抗には負荷
電流またはその一部が流れる。測定抵抗に形成される損
失電力をできるだけ小さく保持するために、この測定抵
抗は通常、非常に小さな抵抗値を有し、そのため正常状
態における定格電流は僅かしか電圧降下を受けず、また
損失電力も小さい。しかし主電流の僅かな部分しか測定
抵抗を流れないにした場合でも、主電流路と測定路とに
おける状態を異なるものにしないようにするため、僅か
ながらの電圧降下は要求される。
荷回路の接続路および線路の断線を検出できることがし
ばしば必要である。これは相応の対抗手段および補助手
段を開始し得るようにするためである。公知のようにそ
のために測定抵抗が使用される。この測定抵抗には負荷
電流またはその一部が流れる。測定抵抗に形成される損
失電力をできるだけ小さく保持するために、この測定抵
抗は通常、非常に小さな抵抗値を有し、そのため正常状
態における定格電流は僅かしか電圧降下を受けず、また
損失電力も小さい。しかし主電流の僅かな部分しか測定
抵抗を流れないにした場合でも、主電流路と測定路とに
おける状態を異なるものにしないようにするため、僅か
ながらの電圧降下は要求される。
【０００３】 この種の線路断線を検出するための装置は定格値より
もはるかに低い電流値、数オーダも小さな電流値におい
ても確実に応答しなければならない。そのため評価すべ
き電圧は極端に小さく、所要の測定技術は非常にコスト
がかかり高価である。
もはるかに低い電流値、数オーダも小さな電流値におい
ても確実に応答しなければならない。そのため評価すべ
き電圧は極端に小さく、所要の測定技術は非常にコスト
がかかり高価である。
【０００４】 発明の利点 本発明は、出力トランジスタに接続された少なくとも
１つの前置トランジスタを有するダーリントン回路を提
供する。抵抗は出力トランジスタのベースとエミッタの
との間に接続される。この抵抗を介した電圧降下が所定
の閾値電圧を下回ると、ダーリントン回路の負荷回路に
おける断線が指示される。
１つの前置トランジスタを有するダーリントン回路を提
供する。抵抗は出力トランジスタのベースとエミッタの
との間に接続される。この抵抗を介した電圧降下が所定
の閾値電圧を下回ると、ダーリントン回路の負荷回路に
おける断線が指示される。
【０００５】 請求の範囲第１項の構成を有する本発明の回路装置
は、負荷回路の断線が非常に小さな回路コスト、すなわ
ち小さな出費で検出できるという利点を有し、負荷回路
および分岐路に測定抵抗を必要としない。そのため損失
電力も発生しない。簡単にモノリシック集積化できるコ
ストのかからない構成部材による簡単な構成にもかかわ
らず、断線は非常に正確に検出される。
は、負荷回路の断線が非常に小さな回路コスト、すなわ
ち小さな出費で検出できるという利点を有し、負荷回路
および分岐路に測定抵抗を必要としない。そのため損失
電力も発生しない。簡単にモノリシック集積化できるコ
ストのかからない構成部材による簡単な構成にもかかわ
らず、断線は非常に正確に検出される。
【０００６】 最も簡単な構成では別のトランジスタが構成素子とし
て設けられる。このトランジスタのベースはダーリント
ン回路の出力トランジスタのベースと接続される。断線
を検出するための測定装置全体は唯１つのトランジスタ
と、唯１つの抵抗からなり、この抵抗は非常に小さな負
荷に対してのみ構成すればよい。
て設けられる。このトランジスタのベースはダーリント
ン回路の出力トランジスタのベースと接続される。断線
を検出するための測定装置全体は唯１つのトランジスタ
と、唯１つの抵抗からなり、この抵抗は非常に小さな負
荷に対してのみ構成すればよい。
【０００７】 例えばnpnトランジスタとして構成されたこの別のト
ランジスタの簡単で有利な回路接続では、そのエミッタ
がダーリントン回路の出力トランジスタのエミッタと接
続される。この別のトランジスタのコレクタは有利には
電圧源から給電され、コレクタ電位は断線のない正常な
状態ではエミッタ電位の低レベル（ロー）に低下してい
る。これにより断線が簡単にスイッチ手段により識別さ
れる。このスイッチ手段は、ダーリントン回路のベース
の高電位（ハイ）と、別のトランジスタのコレクタの高
電位に同時に応答する。
ランジスタの簡単で有利な回路接続では、そのエミッタ
がダーリントン回路の出力トランジスタのエミッタと接
続される。この別のトランジスタのコレクタは有利には
電圧源から給電され、コレクタ電位は断線のない正常な
状態ではエミッタ電位の低レベル（ロー）に低下してい
る。これにより断線が簡単にスイッチ手段により識別さ
れる。このスイッチ手段は、ダーリントン回路のベース
の高電位（ハイ）と、別のトランジスタのコレクタの高
電位に同時に応答する。
【０００８】 特に有利なのは、少なくとも３段のダーリントン回路
に適用した場合である。というのはこの場合、非常に小
さなベース電流で動作され、ダーリントン回路の出力ト
ランジスタのベース−エミッタ区間に対して並列な抵抗
は比較的に高い抵抗値を有することができるからであ
る。
に適用した場合である。というのはこの場合、非常に小
さなベース電流で動作され、ダーリントン回路の出力ト
ランジスタのベース−エミッタ区間に対して並列な抵抗
は比較的に高い抵抗値を有することができるからであ
る。
【０００９】 ダーリントン回路に前置接続されたエミッタフォロワ
を介してベース電流が給電されるという回路条件もしば
しば存在する。この場合かなりのベース電流がダーリン
トン回路の出力トランジスタのベース−エミッタ区間を
介して流れることもあり得る。このベース電流は場合に
より、断線の識別を許容できないほどである。このよう
な事態に対処すべく有利には、補助トランジスタが設け
られる。この補助トランジスタは断線があった場合にエ
ミッタフォロワのベースへのベース電流を値ゼロに低下
させる。この補助トランジスタはダーリントン回路のコ
レクタ電位により制御可能である。断線の場合にこのベ
ース電流を低下させることにより、前記の回路装置も制
限なしに機能することができる。
を介してベース電流が給電されるという回路条件もしば
しば存在する。この場合かなりのベース電流がダーリン
トン回路の出力トランジスタのベース−エミッタ区間を
介して流れることもあり得る。このベース電流は場合に
より、断線の識別を許容できないほどである。このよう
な事態に対処すべく有利には、補助トランジスタが設け
られる。この補助トランジスタは断線があった場合にエ
ミッタフォロワのベースへのベース電流を値ゼロに低下
させる。この補助トランジスタはダーリントン回路のコ
レクタ電位により制御可能である。断線の場合にこのベ
ース電流を低下させることにより、前記の回路装置も制
限なしに機能することができる。
【００１０】 有利な回路構成では、補助トランジスタの切換区間が
エミッタフォロワのベースとダーリントン回路のエミッ
タとの間に接続されるようにする。制御のためにこの補
助トランジスタには有利には、pnp前置スイッチングト
ランジスタが前置接続される。このトランジスタの切換
区間はエミッタフォロワのエミッタを補助トランジスタ
のベースと接続し、補助トランジスタのベースをダーリ
ントン回路のコレクタに接続する。この回路装置では、
エミッタフォロワが前置接続された場合でもコストのか
からない断線検出を確実にするためには、付加的に２つ
のトランジスタが必要なだけである。
エミッタフォロワのベースとダーリントン回路のエミッ
タとの間に接続されるようにする。制御のためにこの補
助トランジスタには有利には、pnp前置スイッチングト
ランジスタが前置接続される。このトランジスタの切換
区間はエミッタフォロワのエミッタを補助トランジスタ
のベースと接続し、補助トランジスタのベースをダーリ
ントン回路のコレクタに接続する。この回路装置では、
エミッタフォロワが前置接続された場合でもコストのか
からない断線検出を確実にするためには、付加的に２つ
のトランジスタが必要なだけである。
【００１１】 図面 本発明の２つの実施例が図面に示されており、以下詳
細に説明する。
細に説明する。
【００１２】 図１は、３段ダーリントン回路を有する第１の実施例
の回路図、 図２は、２段ダーリントン回路に前置接続されたエミ
ッタフォロワを有する第２の実施例の回路図である。
の回路図、 図２は、２段ダーリントン回路に前置接続されたエミ
ッタフォロワを有する第２の実施例の回路図である。
【００１３】 実施例の説明 図１に示された第１の実施例は公知の３段ダーリント
ン回路を有する。このダーリントン回路は２つの前置ト
ランジスタ10、11と出力トランジスタ12からなる。第２
の前置トランジスタ10のベースは制御入力側13と接続さ
れている。一方すべてのトランジスタ10〜12のコレクタ
はコレクタ端子（Ｃ）14と接続されている。トランジス
タ10〜12はnpnトランジスタとして構成されている。通
常のように、第２の前置トランジスタ10のエミッタは第
１の前置トランジスタ11のベースと、第１の前置トラン
ジスタ11のエミッタは出力トランジスタ12のベースとそ
れぞれ接続されている。また出力トランジスタ12のエミ
ッタはエミッタ端子（Ｅ）15に接続されている。
ン回路を有する。このダーリントン回路は２つの前置ト
ランジスタ10、11と出力トランジスタ12からなる。第２
の前置トランジスタ10のベースは制御入力側13と接続さ
れている。一方すべてのトランジスタ10〜12のコレクタ
はコレクタ端子（Ｃ）14と接続されている。トランジス
タ10〜12はnpnトランジスタとして構成されている。通
常のように、第２の前置トランジスタ10のエミッタは第
１の前置トランジスタ11のベースと、第１の前置トラン
ジスタ11のエミッタは出力トランジスタ12のベースとそ
れぞれ接続されている。また出力トランジスタ12のエミ
ッタはエミッタ端子（Ｅ）15に接続されている。
【００１４】 断線を検出するために、抵抗16とnpnトランジスタと
して構成された別のトランジスタ17のベース−エミッタ
区間とは、出力トランジスタ12のベース−エミッタ区間
に対して並列に接続されている。別のトランジスタ17の
コレクタは接続端子18およびANDゲート19の第１の入力
側と接続されている。ANDゲートの第２の入力側は第２
の前置トランジスタ10のベースに接続されている。AND
ゲート19の出力側は出力端子20に接続されている。
して構成された別のトランジスタ17のベース−エミッタ
区間とは、出力トランジスタ12のベース−エミッタ区間
に対して並列に接続されている。別のトランジスタ17の
コレクタは接続端子18およびANDゲート19の第１の入力
側と接続されている。ANDゲートの第２の入力側は第２
の前置トランジスタ10のベースに接続されている。AND
ゲート19の出力側は出力端子20に接続されている。
【００１５】 図１に示された回路の作用は次のとおりである。通常
の場合、すなわち負荷回路、従いダーリントン回路のコ
レクタ回路に断線がない場合、ダーリントン回路が制御
される際にベース電流が第２の前置トランジスタ10のベ
ースに流れ、そこにおいて電流増幅度に依存して高めら
れたエミッタ電流をトリガする。エミッタ電流は再びベ
ース電流として第１の前置トランジスタ11へ流れ、そこ
においてさらに増幅されたエミッタ電流をトリガする。
このエミッタ電流は、抵抗16を流れ、そこに電圧降下UB
Eを形成する第１の量と、出力トランジスタ12のベース
電流として用いられ、そこにおいて電流増幅度によりさ
らに高められた負荷回路の電流を惹起する第２の量とに
分割される。これに平行的に別のトランジスタ17は電流
導通状態へ制御され、それにより接続端子18に印加され
る図示しない外部電位はエミッタの比較的低い電位まで
低下される。すなわち、いわゆるロー電位になる。エミ
ッタは一般的に接地されている。
の場合、すなわち負荷回路、従いダーリントン回路のコ
レクタ回路に断線がない場合、ダーリントン回路が制御
される際にベース電流が第２の前置トランジスタ10のベ
ースに流れ、そこにおいて電流増幅度に依存して高めら
れたエミッタ電流をトリガする。エミッタ電流は再びベ
ース電流として第１の前置トランジスタ11へ流れ、そこ
においてさらに増幅されたエミッタ電流をトリガする。
このエミッタ電流は、抵抗16を流れ、そこに電圧降下UB
Eを形成する第１の量と、出力トランジスタ12のベース
電流として用いられ、そこにおいて電流増幅度によりさ
らに高められた負荷回路の電流を惹起する第２の量とに
分割される。これに平行的に別のトランジスタ17は電流
導通状態へ制御され、それにより接続端子18に印加され
る図示しない外部電位はエミッタの比較的低い電位まで
低下される。すなわち、いわゆるロー電位になる。エミ
ッタは一般的に接地されている。
【００１６】 例えば、線路の欠陥、接触接続個所の悪化、または端
子の溶解により、ダーリントン回路の負荷回路が断線さ
れると、コレクタ電流が前置トランジスタ10、11に流れ
なくなる。そのためベース電流だけが第２の前置トラン
ジスタ10の入力側において出力トランジスタ12のベース
へ増幅なしで流れる。抵抗16における電圧降下はそれに
より、トランジスタ12と17が遮断されたままとなるほど
僅かになる。それにより接続端子18には、図示しない電
源の比較的に高い電位が印加され、それにより接続端子
18はいわゆるハイ電位を有する。制御入力側13には同様
に相応して高い電位が印加され、ANDゲート19はこれに
応答して出力端子20に出力信号を形成する。この出力信
号は断線を通報する。この信号は図示していないが、例
えば光学的または音響的信号をトリガするか、または相
応のエラー信号を記憶させることができる。
子の溶解により、ダーリントン回路の負荷回路が断線さ
れると、コレクタ電流が前置トランジスタ10、11に流れ
なくなる。そのためベース電流だけが第２の前置トラン
ジスタ10の入力側において出力トランジスタ12のベース
へ増幅なしで流れる。抵抗16における電圧降下はそれに
より、トランジスタ12と17が遮断されたままとなるほど
僅かになる。それにより接続端子18には、図示しない電
源の比較的に高い電位が印加され、それにより接続端子
18はいわゆるハイ電位を有する。制御入力側13には同様
に相応して高い電位が印加され、ANDゲート19はこれに
応答して出力端子20に出力信号を形成する。この出力信
号は断線を通報する。この信号は図示していないが、例
えば光学的または音響的信号をトリガするか、または相
応のエラー信号を記憶させることができる。
【００１７】 ANDゲート19の代わりに、断線の際のエラー状態検出
する手段としてもちろん、相応の信号組合せを診断する
他の論理構成素子を使用することもできる。このANDゲ
ート19または相応の構成素子は、他の回路と共にモノリ
シック集積回路を形成することもできるし、また外部構
成素子として設けることもできる。接続端子18を場合に
よりいずれにしろ設けられている、ダーリントン回路制
御用のマイクロコンピュータと接続することもできる。
この場合エラー識別はマイクロコンピュータで行われ
る。
する手段としてもちろん、相応の信号組合せを診断する
他の論理構成素子を使用することもできる。このANDゲ
ート19または相応の構成素子は、他の回路と共にモノリ
シック集積回路を形成することもできるし、また外部構
成素子として設けることもできる。接続端子18を場合に
よりいずれにしろ設けられている、ダーリントン回路制
御用のマイクロコンピュータと接続することもできる。
この場合エラー識別はマイクロコンピュータで行われ
る。
【００１８】 図示の３段ダーリントン回路の代わりに、もちろん２
段回路またはさらに多数の段を有する回路も使用でき
る。さらに多数の段の場合は有利である。というのは電
流増幅度が高いため、抵抗16をさらに高い抵抗値を有す
るように選択できるからである。
段回路またはさらに多数の段を有する回路も使用でき
る。さらに多数の段の場合は有利である。というのは電
流増幅度が高いため、抵抗16をさらに高い抵抗値を有す
るように選択できるからである。
【００１９】 図２に示された第２の実施例は原則的に同じように構
成される。従い同じ構成部材または同じ作用をする構成
部材には同じ符号を付し、再度説明はしない。
成される。従い同じ構成部材または同じ作用をする構成
部材には同じ符号を付し、再度説明はしない。
【００２０】 ここではダーリントン回路は２段回路として構成され
ている。この回路では第１の前置トランジスタ11が省略
されている。さらにこのダーリントン回路にはエミッタ
フォロワ21が前置接続されている。このエミッタフォロ
ワはnpnトランジスタ22からなり、そのベース−エミッ
タ区間はベース端子13とダーリントン回路10、11のベー
スとの間に接続されており、そのコレクタはコレクタ抵
抗23を介して、電圧Ubを有する供給電圧源のプラス極24
に接続されている。
ている。この回路では第１の前置トランジスタ11が省略
されている。さらにこのダーリントン回路にはエミッタ
フォロワ21が前置接続されている。このエミッタフォロ
ワはnpnトランジスタ22からなり、そのベース−エミッ
タ区間はベース端子13とダーリントン回路10、11のベー
スとの間に接続されており、そのコレクタはコレクタ抵
抗23を介して、電圧Ubを有する供給電圧源のプラス極24
に接続されている。
【００２１】 ベース端子13は付加的にエミッタ端子15と、npn補助
トランジスタ25のスイッチ区間を介して接続されてお
り、補助トランジスタ25にはpnp前置トランジスタ26が
前置接続されている。このpnp前置トランジスタ26のベ
ースはダーリントン回路のコレクタに接続されており、
そのスイッチ区間はエミッタフォロワ21のエミッタを補
助トランジスタ25のベースと接続する。
トランジスタ25のスイッチ区間を介して接続されてお
り、補助トランジスタ25にはpnp前置トランジスタ26が
前置接続されている。このpnp前置トランジスタ26のベ
ースはダーリントン回路のコレクタに接続されており、
そのスイッチ区間はエミッタフォロワ21のエミッタを補
助トランジスタ25のベースと接続する。
【００２２】 ここに図示しないANDゲート19はもちろん同様に評価
のため相応に設けることができる。一方、評価は接続端
子18とそれに接続された図示しない評価回路ないし相応
に構成されたマイクロコンピュータを介して行うことが
できる。評価条件は第１の実施例の条件に相応する。
のため相応に設けることができる。一方、評価は接続端
子18とそれに接続された図示しない評価回路ないし相応
に構成されたマイクロコンピュータを介して行うことが
できる。評価条件は第１の実施例の条件に相応する。
【００２３】 第２の実施例のようにダーリントン回路10、12にエミ
ッタフォロワ21が前置接続されれば、出力トランジスタ
12のベース−エミッタ区間を介して得られる電流ないし
抵抗16での電圧降下は出力トランジスタ12および別のト
ランジスタ17を制御できるほど大きくなる。このような
場合、断線は検出され得なくなる。このような事態を確
実に阻止するために、トランジスタ25、26が設けられて
いる。断線の際には、pnp前置トランジスタ26がダーリ
ントン回路のコレクタを介して電流導通状態へ制御さ
れ、補助トランジスタ25も導通制御される。それにより
エミッタフォロワ21のベースへのベース電流は値ゼロに
低下される。これにより再び、第１の実施例で述べたよ
うな関係が生じ、別のトランジスタ17は断線の際に確実
に阻止状態に置かれる。
ッタフォロワ21が前置接続されれば、出力トランジスタ
12のベース−エミッタ区間を介して得られる電流ないし
抵抗16での電圧降下は出力トランジスタ12および別のト
ランジスタ17を制御できるほど大きくなる。このような
場合、断線は検出され得なくなる。このような事態を確
実に阻止するために、トランジスタ25、26が設けられて
いる。断線の際には、pnp前置トランジスタ26がダーリ
ントン回路のコレクタを介して電流導通状態へ制御さ
れ、補助トランジスタ25も導通制御される。それにより
エミッタフォロワ21のベースへのベース電流は値ゼロに
低下される。これにより再び、第１の実施例で述べたよ
うな関係が生じ、別のトランジスタ17は断線の際に確実
に阻止状態に置かれる。
Claims (11)
- 【請求項１】第１の回路手段を備え、 該第１の回路手段は、前置トランジスタ（11）と出力ト
ランジスタ（12）とを含み、 出力トランジスタ（12）のベースには前置トランジスタ
（11）のエミッタが接続されており、 出力トランジスタのコレクタは前置トランジスタのコレ
クタが接続されており、かつ負荷回路へ接続されてお
り、 前置トランジスタのベースは制御入力側に接続されてお
り、 抵抗（16）を備え、 該抵抗の第１の端子は前記出力トランジスタ（12）のベ
ースと接続されており、第２の端子は該出力トランジス
タのエミッタと接続されており、 負荷回路断線検知器を備え、 該負荷回路断線検知器の入力側は前記出力トランジスタ
のベースと接続されており、 該負荷回路断線検知器の出力側は、前記抵抗（16）を介
して降下する電圧が所定の閾値電圧を下回ると、第１の
値から第２の値に切り換えられ、 これに対し、前記制御入力側に供給される入力電圧は、
負荷回路に断線がなければ出力トランジスタをオン状態
に駆動し、 これにより負荷回路における断線が指示される、 ことを特徴とする回路装置。 - 【請求項２】前記負荷回路断線検知器は別のトランジス
タ（17）を有しており、 該別のトランジスタのベースは出力トランジスタ（12）
のベースと接続されており、エミッタは出力トランジス
タのエミッタと接続されており、コレクタは外部電圧と
接続されており、 これにより前記別のトランジスタ（17）のコレクタは、
出力トランジスタ（12）がオフ状態にあるとき第１の電
圧から外部電圧に切り替わる、請求項１記載の回路装
置。 - 【請求項３】前記別のトランジスタ（17）はnpnトラン
ジスタである、請求項２記載の回路装置。 - 【請求項４】前記第２の値は第１の値よりも大きい、請
求項１記載の回路装置。 - 【請求項５】前記第１の値は、前記別のトランジスタ
（17）のエミッタ電圧と実質的に等しい、請求項２記載
の回路装置。 - 【請求項６】前記負荷回路断線検知器はさらにANDゲー
ト（19）を有し、 該ANDゲートの第１の入力側は制御入力側と接続されて
おり、第２の入力側は前記別のトランジスタのコレクタ
と接続されており、出力側は出力電圧を供給する、請求
項２記載の回路装置。 - 【請求項７】さらに第２の前置トランジスタ（10）を有
し、 前記前置トランジスタ（11）は、前記制御入力側（13）
と前記第２の前置トランジスタ（10）を介して接続され
ており、 前記第２の前置トランジスタ（10）のベースは制御入力
側（13）と接続されており、エミッタは前置トランジス
タ（11）のベースと接続されており、コレクタは前置ト
ランジスタ（11）のコレクタおよび出力トランジスタと
接続されている、請求項１記載の回路装置。 - 【請求項８】さらにエミッタフォロワ（21）を備え、 該エミッタフォロワにより、前記第２の前置トランジス
タ（10）は制御入力側（13）と接続され、 エミッタフォロワのエミッタは第２の前置トランジスタ
のベースと接続されており、ベースは制御入力側（13）
と接続されており、 補助トランジスタ（25）を備え、 該補助トランジスタのエミッタは出力トランジスタのエ
ミッタと接続されており、コレクタはエミッタフォロワ
のベースと接続されており、 抵抗（16）を介した電圧降下が所定の閾値電圧を下回る
とき、エミッタフォロワのベースへの電流が減少し、 pnpトランジスタ（26）を備え、 該pnpトランジスタのベースは第２の前置トランジスタ
（10）のコレクタと接続されており、エミッタはエミッ
タフォロワ（21）のエミッタと接続されており、コレク
タは前記補助トランジスタ（25）のベースと接続されて
いる、請求項１記載の回路装置。 - 【請求項９】前置トランジスタと出力トランジスタとは
ダーリントン回路の構成素子である、請求項１記載の回
路装置。 - 【請求項１０】前置トランジスタ、第２の前置トランジ
スタ、および出力トランジスタはダーリントン回路の構
成素子である、請求項７記載の回路装置。 - 【請求項１１】出力トランジスタのコレクタに接続され
た負荷回路における断線を検知する方法であって、前記
出力トランジスタは回路装置の前置トランジスタと接続
されている形式において、 （ａ）出力トランジスタのベースとエミッタとの間に接
続された抵抗における電圧が所定の閾値を下回るか否か
を検出し、 （ｂ）入力信号が供給されているか否かを検出し、該入
力信号により出力トランジスタは、負荷回路に断線がな
ければ出力トランジスタはオン状態に駆動され、 （ｃ）負荷回路断線検知器の入力側が前記出力トランジ
スタのベースに接続され、該負荷回路断線検知器の出力
電圧を、前記ステップ（ａ）とステップ（ｂ）が共に肯
定であれば、第１の値から第２の値に切り換え、該第２
の値により断線を指示する、 ことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4029169.9 | 1990-09-14 | ||
| DE4029169A DE4029169A1 (de) | 1990-09-14 | 1990-09-14 | Darlington-schaltung mit mitteln zur erfassung einer leitungsunterbrechung in ihrem lastkreis |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06500675A JPH06500675A (ja) | 1994-01-20 |
| JP3202227B2 true JP3202227B2 (ja) | 2001-08-27 |
Family
ID=6414233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51384291A Expired - Fee Related JP3202227B2 (ja) | 1990-09-14 | 1991-08-21 | 負荷回路の断線を検出する手段を備える回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5396112A (ja) |
| EP (1) | EP0548092B1 (ja) |
| JP (1) | JP3202227B2 (ja) |
| DE (2) | DE4029169A1 (ja) |
| WO (1) | WO1992005635A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103399261A (zh) * | 2013-08-22 | 2013-11-20 | 周芸 | 线缆断线故障寻迹器 |
| CN107710577A (zh) * | 2015-07-03 | 2018-02-16 | 飞利浦照明控股有限公司 | 功率转换器和包括其的led照明电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3210677A (en) * | 1962-05-28 | 1965-10-05 | Westinghouse Electric Corp | Unipolar-bipolar semiconductor amplifier |
| US3564281A (en) * | 1966-12-23 | 1971-02-16 | Hitachi Ltd | High speed logic circuits and method of constructing the same |
| SE394350B (sv) * | 1976-04-05 | 1977-06-20 | Ericsson Telefon Ab L M | Strompulskrets for kernminnen |
| SE423168B (sv) * | 1977-03-07 | 1982-04-13 | Philippe Lataire | Anordning for styrning av basstrommen till effektransistorer |
| US4564771A (en) * | 1982-07-17 | 1986-01-14 | Robert Bosch Gmbh | Integrated Darlington transistor combination including auxiliary transistor and Zener diode |
| US4616144A (en) * | 1983-01-12 | 1986-10-07 | Kabushiki Kaisha Toshiba | High withstand voltage Darlington transistor circuit |
| JPH0767074B2 (ja) * | 1986-04-25 | 1995-07-19 | 株式会社東芝 | 出力電流駆動回路 |
-
1990
- 1990-09-14 DE DE4029169A patent/DE4029169A1/de not_active Withdrawn
-
1991
- 1991-08-21 EP EP91914516A patent/EP0548092B1/de not_active Expired - Lifetime
- 1991-08-21 JP JP51384291A patent/JP3202227B2/ja not_active Expired - Fee Related
- 1991-08-21 DE DE59102378T patent/DE59102378D1/de not_active Expired - Fee Related
- 1991-08-21 WO PCT/DE1991/000666 patent/WO1992005635A1/de active IP Right Grant
- 1991-08-21 US US08/030,337 patent/US5396112A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5396112A (en) | 1995-03-07 |
| JPH06500675A (ja) | 1994-01-20 |
| WO1992005635A1 (de) | 1992-04-02 |
| EP0548092B1 (de) | 1994-07-27 |
| DE4029169A1 (de) | 1992-03-19 |
| DE59102378D1 (de) | 1994-09-01 |
| EP0548092A1 (de) | 1993-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4771357A (en) | Power driver having short circuit protection | |
| KR920000680B1 (ko) | 과부하 및 단락전류에 대한 집적회로 보호장치 | |
| JPH05196677A (ja) | 駆動回路の故障検出装置 | |
| JP2002132358A (ja) | 安定化電源回路 | |
| JP3315934B2 (ja) | 直列制御型レギュレータ | |
| KR0168053B1 (ko) | 부하 접속 상태 검출 장치 | |
| JP3202227B2 (ja) | 負荷回路の断線を検出する手段を備える回路装置 | |
| USRE33941E (en) | Power driver having short circuit protection | |
| JP3384834B2 (ja) | ターンオン制御回路 | |
| JP2003043090A (ja) | 断線検出装置 | |
| US5942945A (en) | Arrangement for protecting the output transistors in a power amplifier | |
| JP2000058756A (ja) | 双方向電子スイッチ | |
| JP3203521B2 (ja) | 負荷の断線検知回路 | |
| US4313145A (en) | Power output circuit | |
| JP2520112B2 (ja) | 線路異常監視装置 | |
| US6208043B1 (en) | Fault error generation in electronic sensors | |
| JP2000354322A (ja) | 保護継電装置 | |
| JP3147808B2 (ja) | 異常検出回路 | |
| US5515224A (en) | Limitation of current absorption under short-to-plus unpowered conditions of the output node of an amplifier | |
| KR200143128Y1 (ko) | 과전류 보호 회로 | |
| JPH03208108A (ja) | 定電流源回路 | |
| KR930007840Y1 (ko) | 3상태 출력 버퍼 회로 | |
| JPH0619099Y2 (ja) | オープンコレクタ信号伝送ラインの断線検出回路 | |
| JPH11142462A (ja) | オープン検出回路 | |
| JP3079582B2 (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |