JP3315934B2 - 直列制御型レギュレータ - Google Patents
直列制御型レギュレータInfo
- Publication number
- JP3315934B2 JP3315934B2 JP23582398A JP23582398A JP3315934B2 JP 3315934 B2 JP3315934 B2 JP 3315934B2 JP 23582398 A JP23582398 A JP 23582398A JP 23582398 A JP23582398 A JP 23582398A JP 3315934 B2 JP3315934 B2 JP 3315934B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- output voltage
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
るトランジスタの動作を停止した時に、出力電圧を急速
に下げることのできる直列制御型レギュレータに関す
る。
回路図である。入力端子1と出力端子2間には第1のト
ランジスタQ1が直列接続され、出力端子2とアース間
には直列接続された抵抗R1、R2からなる出力電圧V
OUTの検出回路10が接続している。検出回路10で抵
抗R1、R2により分圧して検出された出力電圧VOUT
に対応する電圧は、誤差増幅回路3で基準電圧VREFと
比較され、誤差増幅回路3の出力によりトランジスタQ
1のベース電流が制御される。そして、トランジスタQ
1はインピーダンスの変化により出力電圧VOUT を制御
し、所定の出力電圧VOUT が出力端子2に得られる。
ンデンサC1は、負荷の急激な変動とレギュレータ側お
よび負荷側からのノイズが出力電圧VOUT に影響するこ
とを防ぐために設けられる大容量のコンデンサである。
スイッチ回路4は、外部から操作されるスイッチ5によ
り誤差増幅回路3を介してトランジスタQ1の動作状態
又は動作の停止状態を設定する。スイッチ5がオンして
いるトランジスタQ1の動作状態では、出力端子2には
入力端子1の入力電圧VINから所定の出力電圧VOUT が
前記したようにして得られる。レギュレータの出力電圧
VOUT が供給される回路の都合により出力電圧VOUTを
切る必要のある場合には、スイッチ5をオフすることに
よりトランジスタQ1の動作を速やかに停止状態にす
る。
差増幅回路3のバイアス電流を遮断する等して誤差増幅
回路3の動作を停止してトランジスタQ1をオフするこ
とにより設定され、その手法は例えば同じ発明者による
特願平7−86119号にも開示されている。なお、入
力端子1の入力電圧VINは直流源E1から供給される
が、直流源E1を入力端子1に接続するメインスイツチ
は図示が省略されている。このようなレギュレータは種
々の回路や電子機器の電源として用いられるが、近時デ
ジタル通信機の発達とともにこの分野への利用が盛んで
ある。この分野では、送信と受信が高速で繰り返して行
われる場合が多く、電源となるレギュレータの出力電圧
VOUTの急速な立ち上げと立ち下げが要求される。立ち
上げについては比較的に多くの技術が公知であるが、立
ち下げを高速で行うことについては満足すべき技術はな
い。
の動作を停止状態に設定して出力電圧VOUTを下げる場
合、重負荷であれば出力電圧VOUTは急速に下がるが、
軽負荷では重負荷の場合に比較して遅くなる。これは、
出力コンデンサC1の放電時間が重負荷では短くなり、
軽負荷では長くなることによる。出力電圧VOUTの立ち
下がり時間が遅く、例えばレギュレータの接続される受
信回路が未だ動作中に送信回路が動作するような場合に
は受信回路がハウリングにより破損する事故も発生す
る。
電圧を制御するトランジスタの動作を停止状態に設定し
た時に負荷の重さに影響されることなく出力電圧を急速
に下げることのできる直列制御型レギュレータを提供す
ることにある。
は、出力電圧を制御する第1のトランジスタ、出力電圧
の検出回路、検出回路の出力電圧に対応する電圧を基準
電圧と比較し、出力が第1のトランジスタに加えられる
誤差増幅回路、出力コンデンサ、出力コンデンサに並列
接続する該コンデンサの放電回路、第1のトランジスタ
の動作状態又は動作の停止状態を設定すると共に、動作
状態から停止状態への移行時に放電回路を動作させるス
イッチ回路を有しており、検出回路は出力電圧の分圧抵
抗と第2のトランジスタを直列接続して形成され、放電
回路は少なくとも出力コンデンサの両端間に主電流路が
接続された第3のトランジスタから形成され、スイッチ
回路は第1のトランジスタの動作状態から停止状態への
移行時に第2のトランジスタにより検出回路を遮断し、
該検出回路の分圧抵抗に流れる電流を用いて第3のトラ
ンジスタをオンすることにより該放電回路を動作させる
ことを特徴とする。
ッチ回路が第1のトランジスタを動作状態から停止状態
に設定する時に、同時に出力コンデンサと並列接続する
放電回路を動作させて出力コンデンサの電荷を放電す
る。このことにより、出力電圧を速やかに下げることが
できる。放電回路は第3のトランジスタをオンすること
により動作するが、第3のトランジスタは検出回路の出
力電圧の分圧抵抗を流れる電流を用いてオンされる。つ
まり、検出回路における出力電圧の分圧抵抗を第3のト
ランジスタのベース電流を設定する抵抗として兼用す
る。このことにより、ベース電流を設定する大きな値の
新たな抵抗を設ける必要はないので、レギュレータを形
成する集積回路の面積を小さくできる。また出力電圧の
設定は検出回路の抵抗により行われるから、出力電圧の
値が変化してもベース電流は一定であり、放電回路によ
る放電時間が出力電圧の値により変わらない利点もあ
る。
施例を示す図1の回路図を参照しながら説明する。な
お、図5と同一部分は同じ符号を付与してある。図1に
おいて、出力電圧VOUTを制御するPNP形の第1のト
ランジスタQ1は入力端子1と出力端子2間に直列接続
している。入力端子1には電池等の直流源E1が接続
し、入力電圧VINが供給される。出力端子2には、出力
コンデンサC1の一端が接続されており、その他端は接
地されている。出力コンデンサC1には、抵抗R3とN
PN形の第3のトランジスタQ3からなる放電回路7が
並列接続している。抵抗R3の一端は出力端子2に接続
し、トランジスタQ3のエミッタが接地されている。
された抵抗R1、抵抗R2、NPN形の第2のトランジ
スタQ2から形成され、抵抗R2と接続する抵抗R1の
一端が出力端子2に接続する。トランジスタQ2のコレ
クタは抵抗R2に接続し、エミッタは接地される。ま
た、抵抗R2とトランジスタQ2のコレクタの接続点は
放電回路7のトランジスタQ3のベースに接続する。誤
差増幅回路3は反転入力端子が検出回路6の抵抗R1と
抵抗R2の接続点に接続し、非反転入力端子には基準電
圧VREFが供給される。そして、誤差増幅回路3の出力
によりトランジスタQ1のベース電流が制御される。ス
イッチ回路4は外部から操作されるスイッチ5を介して
入力端子1に接続され、定電流源S1を介して検出回路
6のトランジスタQ2のベース、さらに誤差増幅回路3
に夫々接続される。
ータの動作を次に説明する。スイッチ5がオンするとス
イッチ回路4からの信号が誤差増幅回路3および定電流
源S1に加えられる。定電流源S1からの電流は検出回
路6のトランジスタQ2に供給され、該トランジスタQ
2はオンする。トランジスタQ2がオンするので検出回
路6が動作し、また誤差増幅回路3が動作することによ
りトランジスタQ1は動作状態に設定される。動作状態
における出力電圧VOUTの制御は、図5の従来の場合と
同様であり説明を要しないであろう。スイッチ5がオフ
することによりスイッチ回路4からの信号がなくなる
と、トランジスタQ2は定電流源S1からのベース電流
がなくなりオフし、検出回路6は遮断される。また、誤
差増幅回路3の動作が止まり出力を生じなくなるので、
トランジスタQ1は完全にオフし、動作の停止状態に設
定される。
2、トランジスタQ2には電流が流れているが、トラン
ジスタQ2がオフすると抵抗R1、R2を流れる電流は
トランジスタQ3のベース電流となって流れるのでトラ
ンジスタQ3がオンし、放電回路7が動作する。このこ
とにより出力コンデンサC1の電荷は、放電回路7に放
電電流として流れる。トランジスタQ3のベース電流
は、検出回路6の抵抗R1と抵抗R2により設定され
る。しかも、出力電圧VOUTが抵抗R1の値を変えるこ
とにより別の値に設定されても、ベース電流は一定であ
る。
圧が基準電圧VREF と同じ値であり、常に変化しないこ
とによる。例えば、基準電圧が1.25V 、抵抗R1と抵抗
R2の値が夫々100KΩの場合には2.5V、抵抗R2が100K
Ωで抵抗R1が300KΩの場合には5Vの出力電圧VOUTが
夫々得られるが、ベース電流はいずれも12.5μA であ
る。したがって、放電回路7の放電特性を出力電圧V
OUTの影響を受けることなく一定にできる。放電回路7
の抵抗R3は、トランジスタQ3の電流増幅率のばらつ
きがそのコレクタ電流に影響しないように設けられてお
り、影響が小さい場合には除いてもよい。
あり、横軸に時間t、縦軸に出力電圧VOUTを示してあ
る。時刻t1でトランジスタQ1の動作が停止し、その
直前まで所定値にあった出力電圧VOUT が時刻t1以後
に急速に下がることがわかる。出力電圧VOUTは、トラ
ンジスタQ3のベース・エミッタ間電圧VBEより下がる
ことはないが、負荷となる回路を動作させないためには
このレベルまで低下すれば十分であり、特に問題はな
い。なお、図5の従来の回路の特性を比較のために点線
で示してある。
の他の実施例を示す回路図である。図1と比較すると、
放電回路7が第3のトランジスタQ3、第4のトランジ
スタQ4、第5のトランジスタQ5の三つのトランジス
タにより形成されている点が異なる。NPN形のトラン
ジスタQ4のベースが検出回路6の抵抗R2とトランジ
スタQ2の接続点に接続し、コレクタはPNP形のトラ
ンジスタQ5のベースに接続し、エミッタは接地され
る。トランジスタQ5のエミッタは入力端子1に接続
し、コレクタはトランジスタQ3のベースに接続してい
る。トランジスタQ3のコレクタは抵抗R3を経て出力
端子2に接続しエミッタは接地されることにより、出力
コンデンサC1に並列接続している。
停止状態になると、スイッチ回路4により定電流源S1
からトランジスタQ2へのベース電流の供給がなくなる
ので、トランジスタQ2はオフし、検出回路6は遮断さ
れる。抵抗R1、R2に流れる電流はトランジスタQ4
のベース電流となり、該ベース電流はトランジスタQ
4、トランジスタQ5で2段に増幅されてトランジスタ
Q3のベース電流となる。そして、出力コンデンサC1
の電荷はトランジスタQ3により放電される。図3にお
いても、トランジスタQ3のベース電流が抵抗R1、R
2に流れる電流により間接的に設定されている。
例を示す回路図である。検出回路6の第2のトランジス
タQ2と放電回路7の第3のトランジスタQ3がいずれ
もPNP形であることが図1と異なる。定電流源S1に
よるトランジスタQ2のベース電流がスイッチ回路4に
より止められると、トランジスタQ2はオフして検出回
路6が遮断される。トランジスタQ3はそのベース電流
が検出回路6の抵抗R1、R2を流れることによりオン
し、出力コンデンサC1を放電する。図5はさらに別の
実施例を示す回路図であり負の出力電圧VOUTが得られ
る。NPN形の第1のトランジスタQ1を用いることの
他は、図4の回路図と同じである。
ギュレータは、スイッチ回路が第1のトランジスタを動
作状態から停止状態に設定する時に、同時に出力コンデ
ンサと並列接続する放電回路を動作させて出力コンデン
サの電荷を放電させる。このことにより、負荷の軽重に
関係なく出力電圧を速やかに下げることができる。放電
回路は第3のトランジスタをオンすることにより動作す
るが、第3のトランジスタは出力電圧の検出回路の分圧
抵抗を流れる電流を用いてオンする。つまり、検出回路
における出力電圧の分圧抵抗を第3のトランジスタのベ
ース電流を設定する抵抗として兼用する。このことによ
り、ベース電流を設定する大きな値の新たな抵抗を設け
る必要はないので、レギュレータを形成する集積回路の
面積を小さくできる。また出力電圧の設定は検出回路の
抵抗により行われるから、出力電圧の値が変化してもベ
ース電流は一定であり、放電回路による放電時間が出力
電圧の値により変わらない利点もある。
示す回路図である。
である。
例の回路図である。
例を示す回路図である。
の実施例を示す回路図である。
である。
Claims (2)
- 【請求項1】 出力電圧を制御する第1のトランジス
タ、出力電圧の検出回路、検出回路の出力電圧に対応す
る電圧を基準電圧と比較し、出力が第1のトランジスタ
に加えられる誤差増幅回路、出力コンデンサ、出力コン
デンサに並列接続する該コンデンサの放電回路、第1の
トランジスタの動作状態又は動作の停止状態を設定する
と共に、動作状態から停止状態への設定時に放電回路を
動作させるスイッチ回路を有しており、検出回路は出力
電圧の分圧抵抗と第2のトランジスタを直列接続して形
成され、放電回路は少なくとも出力コンデンサの両端間
に並列接続された第3のトランジスタから形成され、ス
イッチ回路は第1のトランジスタの動作状態から停止状
態への設定時に第2のトランジスタにより検出回路を遮
断し、該検出回路の分圧抵抗に流れる電流を用いて第3
のトランジスタをオンすることにより該放電回路を動作
させることを特徴とする直列制御型レギュレータ。 - 【請求項2】 検出回路の出力電圧の分圧抵抗は、放電
回路の第3のトランジスタのベース電流を設定する抵抗
の役割を兼ねる請求項1の直列制御型レギュレータ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23582398A JP3315934B2 (ja) | 1998-08-21 | 1998-08-21 | 直列制御型レギュレータ |
US09/363,599 US6031364A (en) | 1998-08-21 | 1999-07-29 | Series control type regulator |
DE19939501A DE19939501B4 (de) | 1998-08-21 | 1999-08-20 | Seriensteuerungs-Stellglied |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23582398A JP3315934B2 (ja) | 1998-08-21 | 1998-08-21 | 直列制御型レギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000066742A JP2000066742A (ja) | 2000-03-03 |
JP3315934B2 true JP3315934B2 (ja) | 2002-08-19 |
Family
ID=16991797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23582398A Expired - Fee Related JP3315934B2 (ja) | 1998-08-21 | 1998-08-21 | 直列制御型レギュレータ |
Country Status (3)
Country | Link |
---|---|
US (1) | US6031364A (ja) |
JP (1) | JP3315934B2 (ja) |
DE (1) | DE19939501B4 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6459248B2 (en) * | 2000-01-27 | 2002-10-01 | Primarion, Inc. | Microelectronic current regulator |
FR2818761B1 (fr) * | 2000-12-27 | 2003-03-21 | St Microelectronics Sa | Dispositif et procede de regulation de tension |
US6504350B2 (en) * | 2001-05-02 | 2003-01-07 | Agere Systems Inc. | Adaptive power supply arrangement |
JP3539940B2 (ja) * | 2001-07-30 | 2004-07-07 | 沖電気工業株式会社 | 電圧レギュレータ |
DE10231932A1 (de) * | 2002-07-15 | 2004-02-12 | Infineon Technologies Ag | Schaltung zum Erzeugen einer steuerbaren geregelten Spannung aus einer ungeregelten Spannung |
JP4353826B2 (ja) * | 2004-02-26 | 2009-10-28 | 株式会社リコー | 定電圧回路 |
ITMI20042004A1 (it) * | 2004-10-21 | 2005-01-21 | St Microelectronics Srl | "dispositivo per la correzione del fattore di potenza in alimentatori a commutazione forzata." |
TWI330353B (en) * | 2006-06-30 | 2010-09-11 | Chimei Innolux Corp | Power supplying and discharging circuit for liquid crystal panel |
JP5014965B2 (ja) * | 2007-11-29 | 2012-08-29 | ローム株式会社 | ハイサイドスイッチ |
JP6417945B2 (ja) | 2015-01-07 | 2018-11-07 | ミツミ電機株式会社 | 電源回路 |
JP6500588B2 (ja) * | 2015-05-15 | 2019-04-17 | ミツミ電機株式会社 | レギュレータ用半導体集積回路 |
CN112433555B (zh) * | 2019-08-26 | 2022-07-12 | 华邦电子股份有限公司 | 稳压装置及稳压装置的控制方法 |
TWI809662B (zh) * | 2022-01-18 | 2023-07-21 | 廣達電腦股份有限公司 | 電子裝置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS615324A (ja) * | 1984-06-19 | 1986-01-11 | Nec Corp | 電源回路 |
JPH0440313A (ja) * | 1990-06-06 | 1992-02-10 | Mitsubishi Electric Corp | 先行車自動追尾車間距離検出装置 |
JP3337079B2 (ja) * | 1991-11-26 | 2002-10-21 | ローム株式会社 | 電源回路 |
US5309082A (en) * | 1992-07-10 | 1994-05-03 | Hewlett-Packard Company | Hybrid linear-switching power supply |
US5563500A (en) * | 1994-05-16 | 1996-10-08 | Thomson Consumer Electronics, Inc. | Voltage regulator having complementary type transistor |
US5563501A (en) * | 1995-01-20 | 1996-10-08 | Linfinity Microelectronics | Low voltage dropout circuit with compensating capacitance circuitry |
JP2925470B2 (ja) * | 1995-03-17 | 1999-07-28 | 東光株式会社 | 直列制御形レギュレータ |
-
1998
- 1998-08-21 JP JP23582398A patent/JP3315934B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-29 US US09/363,599 patent/US6031364A/en not_active Expired - Lifetime
- 1999-08-20 DE DE19939501A patent/DE19939501B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE19939501B4 (de) | 2005-04-21 |
JP2000066742A (ja) | 2000-03-03 |
US6031364A (en) | 2000-02-29 |
DE19939501A1 (de) | 2000-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2856744B2 (ja) | ピーク検出回路 | |
JP3315934B2 (ja) | 直列制御型レギュレータ | |
US5656957A (en) | Comparator circuit with hysteresis | |
US5642076A (en) | No turn-on pop noise amplifier | |
US5307025A (en) | Audio power amplifier with noise prevention at turn-on and turn-off | |
US5682121A (en) | No turn-on pop noise amplifier | |
US4453092A (en) | Comparator circuit having reduced input bias current | |
US4258406A (en) | Protecting circuit | |
US5548227A (en) | Decision circuit operable at a wide range of voltages | |
JPH09145749A (ja) | 電流検出回路 | |
KR100222009B1 (ko) | 두가지 동작 모드를 갖는 증폭기 | |
KR910000372B1 (ko) | 증 폭 기 | |
US4821000A (en) | Audio output amplifier | |
US20020158679A1 (en) | Voltage control circuit | |
JP3680784B2 (ja) | 電源回路 | |
US5317281A (en) | Slew rate booster circuit | |
US5220613A (en) | Audio amplifier circuit | |
JP2003029855A (ja) | 定電圧回路装置 | |
US4538116A (en) | Output stage for an operational amplifier | |
JP3265338B2 (ja) | 安定化電源回路 | |
JP4719721B2 (ja) | 比較回路、出力駆動装置、及び、電子制御装置 | |
JP3670446B2 (ja) | 安定化電源回路 | |
JPH0314813Y2 (ja) | ||
JP2604497B2 (ja) | 複数出力電源回路 | |
JP2000174565A (ja) | パワーアンプicおよびオーディオシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130607 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130607 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140607 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |