JP4719721B2 - 比較回路、出力駆動装置、及び、電子制御装置 - Google Patents

Description

本発明は、定電流源に接続された一対のトランジスタを備え、入力電圧と基準電圧を比較する差動対と、前記入力電圧と前記基準電圧の高低関係に従って駆動される前記差動対から所定論理の判定信号を生成して出力する判定出力部を備えている比較回路に関する。

一般的に車載バッテリのような電圧変動の大きな電源から負荷に給電する場合には、レギュレータのような安定化電源を介して電力が供給されている。その際、何らかの要因で給電経路に短絡事故が発生すると、前記安定化電源に過電流が流入してブーストトランジスタなど前記安定化電源を構成する素子や負荷が破損されることがある。そこで、前記安定化電源に流入する過電流の発生を検出する過電流検出回路が設けられ、前記過電流検出回路により過電流が検出されると、前記安定化電源からの出力が停止されて前記安定化電源への過電流の流入が防止されるように構成されている。

このような過電流検出回路は、例えば、図１（ａ）に示すように、コレクタ同士が定電流源２６に接続された一対のＰＮＰトランジスタＱ２３、Ｑ２４を備え、前記安定化電源の電圧入力ライン（ブーストトランジスタの上流側）に接続された抵抗での降下電圧を入力する入力電圧端子Ｖｉｎ１と、電源電圧ＶＢから例えば０．２Ｖ程度の所定の電圧Ｖ２２だけ降下させた過電流を検出するための閾値電圧を入力する基準電圧端子Ｖｉｎ２を備え、両端子の電圧差を検出する差動対２と、入力電圧と基準電圧の高低関係に従って駆動される差動対２から所定論理の判定信号Ｓｏを生成して出力する判定出力部３を備えた比較回路で構成されている。

特許文献１には、電源電圧の低下時においても正しい論理で判定信号が出力されるように、基準電圧と電源電圧が降圧された入力電圧の供給を受ける差動対を備えた差動増幅器を有し、前記入力電圧が前記基準電圧以下のときに所定論理の判定信号を出力するコンパレータを備え、前記差動増幅器の動作状態を常時観測し、当該観測結果に基づいて前記コンパレータの誤作動防止機能を動作させる動作監視手段を備えた比較回路が提案されている。

特開平１１−２６４８４５号公報

しかし、従来の比較回路によれば、過電流を検出して、判定出力部３から過電流に対応した論理信号が出力されたときに、電源電圧ＶＢが急激に大きく低下するような動的な電圧変動が生じると、入力電圧端子Ｖｉｎ１に入力された検出対象電圧が基準電圧端子Ｖｉｎ２の電圧より低い状態にあるにも関わらず、トランジスタＱ２３、Ｑ２４の寄生容量Ｃ２５によって差動対２が正常に動作せず、図１（ｂ）に示すように、判定出力部３から誤った論理、即ち、過電流が発生していない正常レベルの判定信号Ｓｏが出力されるタイミングが生じることがあった。電源電圧ＶＢが急激に低下したときに、寄生容量Ｃ２５に蓄積された電荷が放電されるまでの間、トランジスタのベースエミッタ間電圧が低くなり、トランジスタＱ２３、Ｑ２４の応答遅れが発生するためである。このような比較回路は、電源電圧付近の電圧変化を検出する過電流検知回路に用いられるような場合に、誤作動する可能性が高い。

一方、特許文献１に記載された比較回路では、電源電圧が定常的に低下するような静的な変動には対処できるが、電源電圧が急低下したときなどの前記電源電圧の動的変動時には対処できず、同様な問題が発生する虞があり、このような問題に対して効果的な対処法が望まれていた。

本発明の目的は、上述した従来の問題点に鑑み、電源電圧が急低下することがあっても、入力電圧と基準電圧との高低関係に基づく正しい論理で判定信号を出力することができる比較回路を提供する点にある。

上述の目的を達成するため、本発明による比較回路の特徴構成は、定電流源に接続された一対のトランジスタを備え、入力電圧と基準電圧を比較する差動対と、前記入力電圧と前記基準電圧の高低関係に従って駆動される前記差動対から所定論理の判定信号を生成して出力する判定出力部と、前記差動対の電源電圧の動的変動時に前記判定信号の瞬時的な反転を阻止する論理レベル維持部を備えている点にある。

上述の構成によれば、電源電圧の急低下時に、差動対を構成するトランジスタの寄生容量に起因した応答遅れにより生じる判定出力部からの出力の反転が、論理レベル維持部により阻止される結果、常に正しい論理で判定信号が出力されるようになる。

以上説明した通り、本発明によれば、電源電圧が急低下することがあっても、入力電圧と基準電圧との高低関係に基づく正しい論理で判定信号を出力することができる比較回路を提供することができるようになった。

以下に、本発明における比較回路の実施形態について説明する。ここで、各実施形態の説明に用いる図面に示した比較回路の構成要素が、図１に示す比較回路の構成要素と共通である場合には、当該構成要素に共通の参照文字及び参照数字を付している。

第一の実施形態による比較回路１は、図２（ａ）に示すように、検出対象電圧を入力する入力電圧端子Ｖｉｎ１と基準電圧端子Ｖｉｎ２に入力された電圧を比較する差動対２と、入力電圧と基準電圧の高低関係に従って駆動される差動対２から所定論理の判定信号Ｓｏを生成して出力する判定出力部３と、差動対２の電源電圧ＶＢの動的変動時、即ち、電源電圧ＶＢの急低下時に判定信号Ｓｏの瞬時的な反転を防止する論理レベル維持部４を備えて構成される。

比較回路１は、電源電圧ＶＢのバッテリから安定化電源３０に流入する給電ラインの過電流を検出する過電流検出回路として構成されている。

差動対２は、例えば、夫々のベースを入力電圧端子Ｖｉｎ１及び基準電圧端子Ｖｉｎ２に夫々接続した一対のＮＰＮ型トランジスタＱ２０、Ｑ２１と、トランジスタＱ２０、Ｑ２１のエミッタが夫々接続された一対のＰＮＰ型トランジスタＱ２３、Ｑ２４と、論理レベル維持部４を構成する一対のＰＮＰ型トランジスタＱ４０、Ｑ４１と、カレントミラー回路を構成する一対のＮＰＮ型トランジスタＱ２７、Ｑ２８を備えて構成される。

ここで、一般的に、差動対２を構成するトランジスタＱ２３、Ｑ２４がＰＮＰ型トランジスタで構成される場合には、カレントミラー回路を構成するトランジスタＱ２７、Ｑ２８はＮＰＮ型トランジスタで構成され、差動対２を構成するトランジスタＱ２３、Ｑ２４がＮＰＮ型トランジスタで構成される場合には、カレントミラー回路を構成するトランジスタＱ２７、Ｑ２８はＰＮＰ型トランジスタで構成される。本実施形態では差動対２を構成するトランジスタＱ２３、Ｑ２４がＰＮＰ型トランジスタで構成される場合を説明するが、本発明は、トランジスタＱ２３、Ｑ２４がＮＰＮ型トランジスタで構成される場合にも適用可能であることは言うまでもない。

トランジスタＱ２３、Ｑ２４はマルチコレクタトランジスタで構成され、一方のコレクタ（以下、「第一コレクタ」と記載する。）及びベース同士が定電流源２６に接続され、他方のコレクタ（以下、「第二コレクタ」と記載する。）は論理レベル維持部４のトランジスタＱ４０、Ｑ４１のエミッタと夫々接続されている。

判定出力部３は、差動対の一方の出力がベースに接続され、トランジスタＱ４０、Ｑ４１の第二コレクタがコレクタに接続されたスイッチングトランジスタＱ３３と、スイッチングトランジスタＱ３３のコレクタがベースに接続され、コレクタがプルアップ抵抗Ｒ３２を介して直流電源３０に接続されたスイッチングトランジスタＱ３４を備えて構成され、差動対の一方の出力に基づいてスイッチングトランジスタＱ３４のコレクタから判定信号Ｓｏが出力される。

論理レベル維持部４を構成する一対のトランジスタＱ４０、Ｑ４１は、ベースにバイアス電圧源Ｖ４２が接続されたベース接地マルチコレクタトランジスタが用いられ、第一コレクタがトランジスタＱ２７、Ｑ２８のコレクタに夫々接続され、一対の第二コレクタが判定出力部３の電流源としてトランジスタＱ３３のコレクタに接続され、トランジスタＱ４１の第一コレクタが差動対の出力としてトランジスタＱ３４のベースに接続されている。

差動対の入力電圧端子Ｖｉｎ１の入力電圧が基準電圧端子Ｖｉｎ２の入力電圧より高い正常状態のとき、トランジスタＱ２０に流れるエミッタ電流がトランジスタＱ２１に流れるエミッタ電流より大きくなり、トランジスタＱ４０の第一コレクタ電流はトランジスタＱ４１の第一コレクタ電流より大きくなる。このときカレントミラー回路を構成するトランジスタＱ２７、Ｑ２８のコレクタ電流が同一電流となるように、スイッチングトランジスタＱ３３のベースから接続ノードＡへ電流が流れるため、スイッチングトランジスタＱ３３は遮断状態、スイッチングトランジスＱ３４は導通状態となり、判定出力部３からはローレベルの判定信号Ｓｏが出力される。

入力電圧端子Ｖｉｎ１の入力電圧が基準電圧端子Ｖｉｎ２の入力電圧より低くなる異常状態が生じると、トランジスタＱ２０を流れるエミッタ電流が、トランジスタＱ２１を流れるエミッタ電流より小さくなるため、トランジスタＱ４０の第一コレクタ電流はトランジスタＱ４１の第一コレクタ電流より小さくなる。このときカレントミラー回路を構成するトランジスタＱ２７、Ｑ２８のコレクタ電流が同一電流となるように、接続ノードＡからスイッチングトランジスタＱ３３のベースへ電流が流れるため、スイッチングトランジスタＱ３３は導通状態、スイッチングトランジスタＱ３４は遮断状態となり、判定出力部３からはハイレベルの判定信号Ｓｏが出力される。

上述の差動対を構成するトランジスタＱ２３、Ｑ２４には２ｐＦ程度の大きな寄生容量Ｃ２５が存在し、寄生容量Ｃ２５に蓄積された電荷によりベースにバイアス電圧が印加されているが、電源電圧ＶＢが急激に大きく低下するような動的変動が発生すると、寄生容量Ｃ２５に蓄積された電荷が放電されるまでの僅かな期間、トランジスタＱ２４のベースエミッタ間電圧が低下して、トランジスタＱ２４が遮断状態となる誤作動が生じる。

当該期間はトランジスタＱ２４のコレクタ電流が遮断されるが、このとき、トランジスタＱ４１、Ｑ４１の第二コレクタから判定出力部３のスイッチングトランジスタＱ３３に供給される電流も遮断されるので、スイッチングトランジスタＱ３４の遮断状態が維持される。

つまり、入力電圧端子Ｖｉｎ１への入力電圧が基準電圧端子Ｖｉｎ２への入力電圧より低い状態で、電源電圧ＶＢが急激に大きく低下しても、スイッチングトランジスタＱ３４の遮断状態が維持され、図２（ｂ）に示すように、判定出力部３からはハイレベルの判定信号Ｓｏが出力されるようになる。

即ち、差動対の電源電圧の動的変動時に判定信号の瞬時的な反転を阻止する論理レベル維持部が、差動対の出力に基づいて論理レベルを切り替えるスイッチングトランジスタを備えて構成されるとともに、論理レベル維持部が、一対のトランジスタに直列接続された一対のベース接地マルチコレクタトランジスタで構成され、マルチコレクタトランジスタからスイッチングトランジスタに給電されるように構成されている。

第二の実施形態による比較回路１は、図３（ａ）に示すように、検出対象電圧を入力する入力電圧端子Ｖｉｎ１と基準電圧端子Ｖｉｎ２に入力された電圧を比較する差動対２と、入力電圧と基準電圧の高低関係に従って駆動される差動対２から所定論理の判定信号Ｓｏを生成して出力する判定出力部３と、差動対２の電源電圧ＶＢの動的変動時に判定信号Ｓｏの瞬時的な反転を防止する論理レベル維持部４を備えて構成される。

差動対２は、夫々のベースに入力電圧Ｖｉｎ１及び基準電圧Ｖｉｎ２が入力される一対のＮＰＮ型トランジスタＱ２０、Ｑ２１と、トランジスタＱ２０、Ｑ２１のエミッタが夫々接続された一対のＰＮＰ型トランジスタＱ２３、Ｑ２４と、カレントミラー回路を構成する一対のＮＰＮ型トランジスタＱ２７、Ｑ２８を備えて構成される。

判定出力部３は、差動対の一方の出力、つまり、トランジスタＱ２４の第二コレクタがベースに接続され、コレクタが定電流源３１と論理レベル維持部４を構成するスイッチを介して直流電源３０に接続されたスイッチングトランジスタＱ３３と、ベースがスイッチングトランジスタＱ３３のコレクタに接続され、コレクタがプルアップ抵抗Ｒ３２を介して直流電源３０に接続されたスイッチングトランジスタＱ３４により構成され、スイッチングトランジスタＱ３４のコレクタから判定信号Ｓｏが出力される。

論理レベル維持部４は、差動対２の電源電圧ＶＢの動的変動限界を予測する電源変動予測部５から出力される電源変動予測信号に基づいてオン状態とオフ状態が切替作動するように構成され、例えば、電源変動予測信号がハイレベルにある間、定電流源３１から給電を遮断するように構成される。

差動対の入力電圧端子Ｖｉｎ１の入力電圧が基準電圧端子Ｖｉｎ２の入力電圧より高い正常状態のとき、トランジスタＱ２０のエミッタ電流がトランジスタＱ２１のエミッタ電流より大きくなり、トランジスタＱ２３の第二コレクタ電流はトランジスタＱ２４の第二コレクタ電流より大きくなる。このとき、カレントミラー回路を構成するトランジスタＱ２７、Ｑ２８のコレクタ電流が同一電流となるように、スイッチングトランジスタＱ３３のベースから接続ノードＡへ電流が流れるため、スイッチングトランジスタＱ３３は遮断状態、スイッチングトランジスＱ３４は導通状態となり、判定出力部３からはローレベルの判定信号Ｓｏが出力される。

入力電圧端子Ｖｉｎ１の入力電圧が基準電圧端子Ｖｉｎ２の入力電圧より低くなる異常状態が生じると、トランジスタＱ２０のエミッタ電流がトランジスタＱ２１のエミッタ電流より小さくなり、トランジスタＱ２３の第二コレクタ電流はトランジスタＱ２４の第二コレクタ電流より小さくなる。このとき、カレントミラー回路を構成するトランジスタＱ２７、Ｑ２８のコレクタ電流が同一電流となるように、接続ノードＡからスイッチングトランジスタＱ３３のベースへ電流が流れるため、スイッチングトランジスタＱ３３は導通状態、スイッチングトランジスタＱ３４は遮断状態となり、判定出力部３からはハイレベルの判定信号Ｓｏが出力される。

このとき、第一実施形態と同様、電源電圧ＶＢが急激に大きく低下するような動的変動が発生すると、差動対を構成するトランジスタＱ２３、Ｑ２４の寄生容量Ｃ２５に蓄積された電荷が放電されるまでの僅かな期間、トランジスタＱ２４のベースエミッタ間電圧が低下して、トランジスタＱ２４が遮断状態となる誤作動が生じる。

当該期間はトランジスタＱ２４のコレクタ電流が遮断されるが、このとき、電源変動予測部５から出力される電源変動予測信号に基づいて、論理レベル維持部４を構成するスイッチがオフ作動され、定電流源３１からの給電が遮断されるので、スイッチングトランジスタＱ３４の遮断状態が維持される。

つまり、入力電圧端子Ｖｉｎ１への入力電圧が基準電圧端子Ｖｉｎ２への入力電圧より低い状態で、電源電圧ＶＢが急激に大きく低下しても、スイッチングトランジスタＱ３４の遮断状態が維持され、図３（ｂ）に示すように、判定出力部３からはハイレベルの判定信号Ｓｏが出力されるようになる。

電源変動予測部５は、例えば、電源ＶＢから給電される負荷を制御する電子制御部５により構成することができる。

電子制御部５は、ＣＰＵと、ＣＰＵの動作プログラムを格納するＲＯＭと、ＣＰＵの作業領域などに使用されるＲＡＭを備えたマイクロコンピュータと、その他の周辺回路等を備えて構成され、動作プログラムを実行するマイクロコンピュータとその周辺回路が協働して各種の負荷を制御する。

駆動時に電源電圧ＶＢの動的変動限界を超える虞のある特定負荷がＲＯＭに予め格納され、電子制御部５は、駆動信号を出力して特定負荷を制御する際に、電源電圧ＶＢの動的変動限界を予測して、制御対象となる特定負荷の制御タイミングに同期して差動対２が誤作動する虞のある所定時間、電源変動予測信号を出力するように構成されている。このような特定負荷として、駆動時に大きな電流が流れるエンジンの点火装置やスタータモータなどが例示できる。

具体的には、図４（ａ）に示すように、論理レベル維持部４は、直流電源３０から定電流源３１への給電状態を制御するスイッチングトランジスタＱ４０と、直流電源３０から抵抗Ｒ４１を介してスイッチングトランジスタＱ４０のベースに印加される電圧レベルを切り替えるスイッチングトランジスタＱ４２、Ｑ４３を備えて構成することができる。

スイッチングトランジスタＱ４２のエミッタがスイッチングトランジスタＱ４３のエミッタに接続され、電子制御部５から出力される電源変動予測信号がスイッチングトランジスタＱ４２のベースに入力され、差動対２の接続ノードＡからの出力信号（以下、「差動対出力信号」）がスイッチングトランジスタＱ４３のベースに入力されている。

図４（ｂ）に示すように、スイッチングトランジスタＱ４０のベースに入力される電圧レベルが電源変動予測信号と差動対出力信号のレベルに基づき決定される。電源変動予測信号がハイレベル、且つ、差動対出力信号がローレベルとなる差動対２の誤作動時にのみ、スイッチングトランジスタＱ４０により定電流源３１への給電が遮断され、トランジスタＱ３４が遮断状態となり、判定出力部３からハイレベルの判定信号Ｓｏが出力されるように構成されている。一方、差動対２から正しい論理レベルの信号が出力されるときには、判定出力部３からは差動対２から出力される信号の論理レベルに基づいたレベルの判定信号Ｓｏが出力される。

また、電源変動予測部５は、図５に示すように、上述の差動対を構成する定電流源２６の電流ｉより小さな電流ｉ’を供給する第二の定電流源５６と、第一コレクタ同士とベース同士が接続された一対のマルチコレクタトランジスタＱ５３、Ｑ５４を備えて構成される第二の差動対５０を設けて構成することができる。

論理レベル維持部４は、直流電源３０から定電流源３１への給電を制御するスイッチングトランジスタＱ４０でなり、スイッチングトランジスタＱ４０のベースには第二の差動対５０から出力される判別信号Ｓ’ｏが入力される。

第二の差動対５０は、差動対２と同様に構成されるが、定電流源５７の電流ｉ’が定電流源２６の電流ｉより小さいため、電源電圧ＶＢの急激な低下時にトランジスタＱ５４の寄生容量Ｃ５５に蓄積された電荷の放電に長い時間を要し、電源電圧ＶＢに生じたレベル変動が小さな変動幅で且つ小さな変動時間であっても差動対２と比較して敏感に反応し、差動対２より早期に誤作動し、遅く正常状態に復帰する。

従って、電源電圧ＶＢの急低下により動的変動限界に到った第二の差動対５０からは、差動対２が電源電圧ＶＢの動的変動限界に至るよりも早くから、且つ、差動対２が前記動的変動限界から脱するより遅くまで、ローレベルの判別信号Ｓ’ｏが出力され、当該判別信号Ｓ’ｏがベースに入力される間、スイッチングトランジスタＱ４０は遮断状態となり、判定出力部３からは正しい論理であるハイレベルの判定信号Ｓｏが出力される。つまり、当該判別信号Ｓ’ｏは、電源変動予測部５から出力される電源変動予測信号として機能する。

過電流検出回路として上述の比較回路１を備えた出力駆動装置が組み込まれた電子制御装置について説明する。

電子制御装置９は、図６に示すように、車両の走行履歴を管理するマイクロコンピュータを備えたドライブレコーダや、オーディオなどの負荷を制御するオーディオＥＣＵ（電子制御装置）と、電源電圧ＶＢをＤＣ１２Ｖに降圧して負荷８に給電する本発明による出力駆動装置である第一直流安定化電源装置９０と、第一直流安定化電源装置９０の出力電圧ＤＣ１２ＶをＤＣ５Ｖに降圧してマイクロコンピュータ及び周辺回路に給電するスイッチングレギュレータで構成される第二直流安定化電源装置９１が制御基板上に構築されている。

電子制御装置９がドライブレコーダである場合には、異常な高速走行がなされた場合などに、第一直流安定化電源装置９０に接続されたブザーでなる負荷８を鳴動制御してドライバに安全運転を喚起し、電子制御装置９がオーディオＥＣＵである場合には、オーディオアンプやスピーカでなる負荷８を制御する。

第一直流安定化電源装置９０は、ブーストトランジスタＱ９００と、抵抗Ｒ９０３、Ｒ９０６による出力電圧の分圧が反転入力端子に、基準電圧Ｖ９０７が非反転入力端子に入力された電圧帰還回路ＡＭＰ９０５と、電圧帰還回路ＡＭＰ９０５の出力に基づいてブーストトランジスタＱ９００のベース電流を制御して所定の出力電圧に調整するトランジスタＱ９０４と、ブーストトランジスタＱ９００へ流入する過電流を検出する上述した本発明による何れかの比較回路１と、比較回路１の出力に基づいてトランジスタＱ９０４により制御されるベース電流を遮断または導通制御するスイッチングトランジスタＱ９０２などを備えたシリーズレギュレータとして構成されている。尚、Ｃ９０１はノイズ吸収用のコンデンサである。

上述した実施形態では、論理レベル維持部が、一対のＰＮＰ型ベース接地マルチコレクタトランジスタＱ４１、Ｑ４２で構成された場合を説明したが、ＧＮＤを基準とした回路のＧＮＤ変動に応用した場合、トランジスタをＮＰＮ型で構成する、一対のベース接地マルチコレクタトランジスタで構成し、一方のコレクタからスイッチングトランジスタＱ３３に給電されるように構成するものであってもよい。

上述した実施形態では、論理レベル維持部が、一対のベース接地マルチコレクタトランジスタＱ４１、Ｑ４２で構成された場合を説明したが、図７に示すように、並列接続されたトランジスタで構成されるものであってもよい。

上述した電子制御装置９は一例であり、本発明による出力駆動装置は、エンジンを制御するエンジンＥＣＵやブレーキを制御するブレーキＥＣＵなどの任意の電子制御装置に組み込むことが可能であり、その出力電圧はＤＣ１２Ｖに限るものではなく、マイクロコンピュータに給電するＤＣ５ＶやＤＣ３．３Ｖを出力するものであってもよい。

出力駆動装置に組み込まれた本発明による比較回路の電源変動予測部５が電子制御部５により構成される場合には、当該電子制御装置９により電子制御部５が構成される。

また、本発明による比較回路は、出力駆動装置に組み込まれるものに限らず、電子制御装置９に必要な各種の電圧比較回路に用いることが可能であり、特に電源電圧付近の電圧をモニタする場合に好適に用いることができる。

尚、上述した実施形態は、本発明の一例に過ぎず、本発明の作用効果を奏する範囲において各ブロックの具体的構成等を適宜変更設計できることは言うまでもない。

（ａ）は従来の比較回路の説明図、（ｂ）は電源電圧変動時において従来の比較回路から出力される判定信号の説明図 （ａ）は第一の実施形態における比較回路の説明図、（ｂ）は電源電圧変動時において第一の実施形態による比較回路から出力される判定信号の説明図 （ａ）は第二の実施形態における比較回路の説明図、（ｂ）は電源電圧変動時において第二の実施形態による比較回路から出力される判定信号の説明図 （ａ）は第二の実施形態における論理レベル維持部の説明図、（ｂ）は第二の実施形態における判定信号の出力レベルを説明する表 第二の実施形態において第二の差動対を備えて構成される電源変動予測部の説明図 比較回路が組み込まれた直流安定化電源装置が組み込まれた電子制御装置の説明図 別実施形態における論理レベル維持部の説明図

符号の説明

１：比較回路
２：差動対
３：判定出力部
４：論理レベル維持部
２６：定電流源
Ｑ２３：トランジスタ（マルチコレクタトランジスタ）
Ｑ２４：トランジスタ（マルチコレクタトランジスタ）
Ｑ３３：スイッチングトランジスタ
Ｑ３４：スイッチングトランジスタ
Ｑ４０：マルチコレクタトランジスタ
Ｑ４１：マルチコレクタトランジスタ
Ｓｏ：判定信号
Ｖｉｎ１：入力電圧端子
Ｖｉｎ２：基準電圧端子

Claims (8)

1. 定電流源に接続された一対のトランジスタを備え、入力電圧と基準電圧を比較する差動対と、前記入力電圧と前記基準電圧の高低関係に従って駆動される前記差動対から所定論理の判定信号を生成して出力する判定出力部と、前記差動対の電源電圧の動的変動時に前記判定信号の瞬時的な反転を阻止する論理レベル維持部を備えている比較回路。
2. 前記判定出力部が、前記差動対の出力に基づいて論理レベルを切り替えるスイッチングトランジスタを備えて構成されるとともに、論理レベル維持部が、前記一対のトランジスタに直列接続された一対のベース接地マルチコレクタまたは並列接続されたトランジスタで構成され、前記マルチコレクタまたは並列接続されたトランジスタから前記スイッチングトランジスタに給電されるように構成されている請求項１記載の比較回路。
3. 前記判定出力部が、前記差動対の出力に基づいて論理レベルを切り替えるスイッチングトランジスタと、前記スイッチングトランジスタに給電する電流源を備えて構成され、前記論理レベル維持部が、前記差動対の電源電圧の動的変動時に前記電流源からの給電を遮断するスイッチで構成されている請求項１記載の比較回路。
4. 前記差動対の電源電圧の動的変動限界を予測する電源変動予測部から出力される電源変動予測信号に基づいて、前記論理レベル維持部が作動するように構成されている請求項１または３記載の比較回路。
5. 前記電源変動予測部が、前記差動対の電源から給電される負荷を制御する電子制御部で構成され、前記電子制御部から前記負荷に対する駆動信号に同期して所定時間出力される前記電源変動予測信号に基づいて、前記論理レベル維持部が作動するように構成されている請求項４記載の比較回路。
6. 前記電源変動予測部が前記定電流源より小電流で駆動される定電流源に接続された一対のトランジスタを備えた第二の差動対を備えて構成され、前記第二の差動対の出力に基づいて前記電源変動予測信号が出力されるように構成されている請求項４記載の比較回路。
7. 請求項１から６の何れかに記載の比較回路が組み込まれ、前記比較回路により過電流を検出して出力を制御する出力駆動装置。
8. 前記請求項７記載の出力駆動装置が組み込まれ、前記出力駆動装置あるいは前記出力駆動装置の電源から給電される負荷を制御するマイクロコンピュータを備えた電子制御装置。

Images