JP4550506B2

JP4550506B2 - 直流安定化電源回路

Info

Publication number: JP4550506B2
Application number: JP2004216992A
Authority: JP
Inventors: 佳久入川
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2004-07-26
Filing date: 2004-07-26
Publication date: 2010-09-22
Anticipated expiration: 2024-07-26
Also published as: JP2006039812A

Description

本発明は、直流安定化電源回路に関し、特に電圧制御用出力トランジスタを保護する過電流保護回路を備えた直流安定化電源回路に関する。

直流安定化電源回路には３端子レギュレータが、今なお多く採用されている。この理由として、所望の性能を容易に選定し利用できること、安定化電源に必要な各種の保護回路が集積されており信頼性が高いことなどがあげられる。例えば電源投入時の過電流保護や短絡からの保護として、過電流保護回路がある。

このような３端子レギュレータの過電流保護回路例として、出力トランジスタに流れる電流に比例して流れる電流を利用したセンスＭＯＳトランジスタを用いたものが一般的に知られている。

以下、センスＭＯＳトランジスタを用いた従来の直流安定化電源回路２００を、図２を参照して次に示す。図において、ＶＤＤは電源端子（電圧をＶＤＤとする）、ＧＮＤは接地端子、ＡＭＰは誤差増幅器、ＶＲ１は第1基準電圧源、ＶＯは出力端子（電圧をＶＯとする）、ＣＰ１は比較器、ＣＣは容量である。ＭＰは出力ＭＯＳトランジスタ、ＭＳはセンスＭＯＳトランジスタ、Ｍ２は第２ＭＯＳトランジスタ、Ｒ１は第１抵抗、Ｒ２は第２抵抗、Ｒ５は第５抵抗である。

出力ＭＯＳトランジスタＭＰのソースは電源端子ＶＤＤに、ドレインは出力端子ＶＯにそれぞれ接続されている。第１抵抗Ｒ１の一端が出力端子ＶＯに、第２抵抗Ｒ２の一端が接地端子ＧＮＤにそれぞれ接続され、第１抵抗Ｒ１と第２抵抗Ｒ２の各他端が直列接続されると共に誤差増幅器ＡＭＰの非反転入力に接続されている（電圧をＶＭとする）。

誤差増幅器ＡＭＰの反転入力には第1基準電圧源ＶＲ１からの第1基準電圧ＶＲ１が入力され、出力（電圧をＶＧとする）が出力ＭＯＳトランジスタＭＰのゲートに接続されている。センスＭＯＳトランジスタＭＳは出力ＭＯＳトランジスタＭＰのＮ（Ｎは自然数）分の1のサイズで、ソースは電源端子ＶＤＤに、ゲートは誤差増幅器ＡＭＰの出力にそれぞれ接続され、ドレインは第５抵抗Ｒ５を介して接地端子ＧＮＤに接続されると共に比較器ＣＰ１の反転入力に接続されている（電圧をＶＧ３とする）。

比較器ＣＰ１の非反転入力には第1基準電圧ＶＲ１が入力され、出力が第２ＭＯＳトランジスタＭ２のゲートに接続されている。第２ＭＯＳトランジスタＭ２のソースは電源端子ＶＤＤに、ドレインは出力ＭＯＳトランジスタＭＰのゲートにそれぞれ接続されている。容量ＣＣは３端子レギュレータの出力部の発振防止用容量で出力端子ＶＯと接地端子ＧＮＤの間に接続されている。

以上のように構成された従来の直流安定化電源回路２００の過電流保護回路について動作の説明をする。電源電圧ＶＤＤ立ち上がり時において、電圧ＶＭが第1基準電圧ＶＲ１を越えるまでは誤差増幅器ＡＭＰが出力ＭＯＳトランジスタＭＰのゲート電圧を下げるように動作し、この時、第１抵抗Ｒ１と第２抵抗Ｒ２以外に容量ＣＣを充電するため出力ＭＯＳトランジスタＭＰには大きな電流Ｉｏが流れる。

この出力ＭＯＳトランジスタＭＰに流れる大電流ＩｏのＮ分の１の電流ＩｓがセンスＭＯＳトランジスタＭＳに流れ、このＮ分の１の電流Ｉｓと第５抵抗Ｒ５によって発生する電圧ＶＧ３と第1基準電圧ＶＲ１を比較器ＣＰ１で比較する。

ここで、電圧ＶＧ３が第1基準電圧ＶＲ１より高くなるまで上昇すると比較器ＣＰ１が第２ＭＯＳトランジスタＭ２のゲート電圧を下げるように動作し、この結果、第２ＭＯＳトランジスタＭ２をＯＮさせて出力ＭＯＳトランジスタＭＰをＯＦＦさせる。

しかし、出力ＭＯＳトランジスタＭＰがＯＦＦすると電圧ＶＭが降下するため誤差増幅器ＡＭＰが出力ＭＯＳトランジスタＭＰのゲート電圧を下げるように動作し、出力ＭＯＳトランジスタＭＰをＯＮさせる。なお、出力ＭＯＳトランジスタＭＰがＯＦＦのときは、センスＭＯＳトランジスタＭＳもＯＦＦとなるため電圧ＶＧ３が降下し、比較器ＣＰ１は第２ＭＯＳトランジスタＭ２をＯＦＦさせる。

こうして、電圧ＶＭが下がると通常動作に復帰し、電源投入時に発振防止用容量ＣＣに過電流が流れることを防止し出力トランジスタを保護している（例えば、特許文献１参照。）。なお、発振防止用容量ＣＣに替え負荷を接続した場合で、負荷が何らかの原因で短絡したときに流れる過電流に対しても上記の保護動作を行うことがわかる。
特開２００４−７０４７２号公報（第２、３頁、図１）

しかしながら、上記従来の過電流保護回路の直流安定化電源回路２００では、出力ＭＯＳトランジスタＭＰに流れる大電流のＮ分の１の電流Ｉｓにより、第２ＭＯＳトランジスタＭ２及び出力ＭＯＳトランジスタＭＰをＯＮ／ＯＦＦ制御させているため、センスＭＯＳトランジスタとしてのセンスＭＯＳトランジスタＭＳの製造ばらつきにより電流Ｉｓが変動し、過電流保護が動作する電流値がばらつくという問題があった。

例えば、所定以上の大きな電流が出力ＭＯＳトランジスタＭＰに流れている場合に、センスＭＯＳトランジスタＭＳには設計した所望の電流が流れず第２ＭＯＳトランジスタＭ２がＯＮせず、出力ＭＯＳトランジスタＭＰがＯＦＦしない状態で破壊に至る場合である。

本発明の目的は、上記した従来の欠点を改良し、センスＭＯＳトランジスタによる出力電流の間接的な検出ではなく、出力電圧の低下を直接検出することで過電流保護が動作し出力トランジスタを保護する過電流保護回路を備えた直流安定化電源回路を提供するものである。

請求項１記載の発明は、電源端子と、接地端子と、出力端子と、ソースが電源端子に接続され、ドレインが出力端子に接続されると共に直列接続された第１、第２の抵抗を介して接地端子に接続されたＰｃｈ型出力ＭＯＳトランジスタと、反転入力に入力される第1の基準電圧と非反転入力に入力される第１、第２の抵抗の直列接続点より取り出される第１の分電圧との差電圧を増幅する誤差増幅器とを有する直流安定化電源回路において、
出力ＭＯＳトランジスタを完全にＯＦＦさせない程度の第２の分電圧を発生する分電圧発生回路と、反転入力に入力される第２の基準電圧と非反転入力に入力される出力端子の電圧とを比較する比較器と、制御信号として入力される比較器の出力により誤差増幅器の出力電圧と第２の分電圧とを切替て出力ＭＯＳトランジスタのゲートに供給するスイッチとを備え、スイッチが、第２の基準電圧よりも出力端子の電圧が大きい場合に誤差増幅器の出力電圧を、第２の基準電圧よりも出力端子の電圧が小さい場合に第２の分電圧を出力ＭＯＳトランジスタのゲートに供給することで、出力ＭＯＳトランジスタの過電流を防止することを特徴とする直流安定化電源回路である。

請求項２記載の発明は、分電圧発生回路が、第２の基準電圧よりも出力端子の電圧が小さい場合にのみ第２の分電圧を発生することを特徴とする請求項１記載の直流安定化電源回路である。

請求項３記載の発明は、分電圧発生回路が、直列接続された第３、第４の抵抗と、電源端子と接地端子間で第３、第４の抵抗に直列接続された第１のＭＯＳトランジスタとを有し、出力端子の電圧が第２の基準電圧より低いとき、第１のＭＯＳトランジスタがＯＮ制御されて第２の分電圧が第３、第４の抵抗の直列接続点より取り出されることを特徴とする請求項１記載の直流安定化電源回路である。

請求項４記載の発明は、スイッチが、誤差増幅器の出力電圧および第２の分電圧を２つの入力とし、出力ＭＯＳトランジスタのゲートへの出力を有し、各入出力間が相補的に開閉制御されるトランスファーゲートで構成されていることを特徴とする請求項１記載の直流安定化電源回路である。

請求項１〜４の発明によれば、出力トランジスタの過電流検出をセンスＭＯＳトランジスタに流れる電流による間接的な検出ではなく、出力電圧を直接判定する構成としたため、確実に出力トランジスタの過電流保護を動作させることができる。また、出力トランジスタの過電流検出にセンスＭＯＳトランジスタを用いていないため、センスＭＯＳトランジスタの製造ばらつきによる過電流保護が動作する電流値のばらつきの問題を解消することができる。

負荷短絡の際の過電流から出力トランジスタを保護するという目的を、出力電圧の低下を直接検出して動作する過電流保護回路を設けることにより実現した。

以下に、請求項１〜４記載に係る本発明の第１実施例の直流安定化電源回路１００について、図１を参照して説明する。尚、図２と同一部分には同一符号を付してその説明を省略する。図２と相違する主な点は、過電流時に出力ＭＯＳトランジスタＭＰを完全にＯＦＦさせないゲート電圧に切り替えて制御する構成とした点である。

図において、ＣＰは比較器、ＬＤは負荷、ＳＷはスイッチ、Ｍ１は第１ＭＯＳトランジスタ、Ｒ３は第３抵抗、Ｒ４は第４抵抗である。

第１抵抗Ｒ１の一端が出力端子ＶＯに、第２抵抗Ｒ２の一端が接地端子ＧＮＤにそれぞれ接続され、第１抵抗Ｒ１と第２抵抗Ｒ２の各他端が直列接続されると共に誤差増幅器ＡＭＰの非反転入力に接続されている（電圧をＶＭとする）。誤差増幅器ＡＭＰの反転入力には第１基準電圧ＶＲ１が入力され、出力（電圧をＶＧとする）がスイッチＳＷの一方の入力に接続されている。

第１ＭＯＳトランジスタＭ１のソースは電源端子ＶＤＤに、ドレインは第３抵抗Ｒ３の一端にそれぞれ接続されている。そして、第４抵抗Ｒ４の一端が接地端子ＧＮＤに接続され、第３抵抗Ｒ３と第４抵抗Ｒ４の各他端が直列接続されると共にスイッチＳＷの他方の入力に接続されて分電圧発生回路ＤＶを構成している（電圧をＶＧ１とする）。

比較器ＣＰの非反転入力には出力電圧ＶＯが、反転入力には第２基準電圧ＶＲ２がそれぞれ入力され、出力がスイッチＳＷの制御入力に接続されると共に第１ＭＯＳトランジスタＭ１のゲートに接続されている。そして、スイッチＳＷの出力は出力ＭＯＳトランジスタＭＰのゲートに接続され、負荷ＬＤは出力端子ＶＯと接地端子ＧＮＤの間に接続されている。スイッチＳＷの一方の入力と出力間及び他方の入力と出力間は、制御入力によりそれぞれ相補的に開閉制御されるトランスファーゲートで構成されている。

次に、本実施形態の直流安定化電源回路１００の動作について説明する。

負荷ＬＤが短絡していない場合は、誤差増幅器ＡＭＰの出力電圧ＶＧがスイッチＳＷを介して出力ＭＯＳトランジスタＭＰのゲートに供給され、所望の出力電圧ＶＯで安定制御されている。

次に、負荷ＬＤが短絡した場合には、出力電圧ＶＯが降下し、出力ＭＯＳトランジスタＭＰの電流能力を超える大きな電流が出力ＭＯＳトランジスタＭＰに流れようとする。出力電圧ＶＯが第２基準電圧ＶＲ２を下回ると、比較器ＣＰの出力がロー側に反転し第１ＭＯＳトランジスタＭ１がＯＮして電圧ＶＧ１が発生すると共にこの電圧ＶＧ１がスイッチＳＷの入力の切替により出力ＭＯＳトランジスタＭＰのゲートに供給される。

この電圧ＶＧ１は、第１ＭＯＳトランジスタＭ１及び第３、第４抵抗Ｒ３、Ｒ４による分電圧で、出力ＭＯＳトランジスタＭＰを完全にＯＦＦさせない程度の電圧に設定されているため、出力ＭＯＳトランジスタＭＰに流れようとする過大な電流が制限される。

負荷ＬＤが通常の状態に戻り、負荷ＬＤが要求する電流がそれまで出力ＭＯＳトランジスタＭＰに流れていた制限された電流よりも小さくなると、出力ＭＯＳトランジスタＭＰの出力電圧ＶＯが上昇する。そして、出力電圧ＶＯが第２基準電圧ＶＲ２を上回ると、比較器ＣＰの出力が再度ハイ側に反転し、第１ＭＯＳトランジスタＭ１がＯＦＦすると共にスイッチＳＷの一方の入力である電圧ＶＧが出力ＭＯＳトランジスタＭＰのゲートに供給されるようになり、通常動作に復帰する。

こうして、負荷ＬＤが短絡した場合に出力ＭＯＳトランジスタＭＰに過電流が流れることを防止し接続される負荷と共に出力ＭＯＳトランジスタＭＰを保護している。なお、負荷ＬＤに加え直流安定化電源回路１００の発振防止用容量を接続する場合が通常であるが、電源投入時にこの容量に流れ込む過電流に対しても上記の保護回路が動作する。

以上説明したように、第１実施例の直流安定化電源回路１００によれば、出力ＭＯＳトランジスタＭＰの過電流検出を出力電圧ＶＯを直接判定する構成としたため、確実に出力トランジスタの過電流保護を動作させることができる。

また、上記従来の過電流保護回路の直流安定化電源回路２００のようにセンスＭＯＳトランジスタを用いていないため、センスＭＯＳトランジスタの製造ばらつきによる過電流保護が動作する電流値がばらつくという従来の問題も解消することができる。

尚、電圧ＶＧ１の分電圧発生回路ＤＶは、電源電圧ＶＤＤに依存しているものであればよく、例えば、第１ＭＯＳトランジスタＭ１をＮｃｈ型に替え、そのソースを接地端子ＧＮＤに、ドレインを第３抵抗Ｒ３、第４抵抗Ｒ４に相当する直列接続された抵抗を介して電源端子に、ゲートをインバータのような反転回路を介して比較器ＣＰの出力にそれぞれ接続する構成でもよい。

本発明の直流安定化電源回路は、安定した直流電源が必要とされる種々の電子機器における過電流保護を備えた電源回路として広く適用できる。

本発明の第１実施例の直流安定化電源回路１００を示す回路図。従来の直流安定化電源回路２００を示す回路図。

符号の説明

ＡＭＰ誤差増幅器
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５抵抗
ＭＰ出力ＭＯＳトランジスタ
Ｍ１、Ｍ２ＭＯＳトランジスタ
ＭＳセンスＭＯＳトランジスタ
ＣＰ、ＣＰ１比較器
ＳＷスイッチ
ＤＶ分電圧発生回路
ＣＣ容量
ＬＤ負荷
ＶＤＤ電源端子
ＶＯ出力端子
ＧＮＤ接地端子
ＶＲ１基準電圧源
１００、２００直流安定化電源回路

Claims

電源端子と、接地端子と、出力端子と、ソースが前記電源端子に接続され、ドレインが前記出力端子に接続されると共に直列接続された第１、第２の抵抗を介して接地端子に接続されたＰｃｈ型出力ＭＯＳトランジスタと、反転入力に入力される第1の基準電圧と非反転入力に入力される前記第１、第２の抵抗の直列接続点より取り出される第１の分電圧との差電圧を増幅する誤差増幅器とを有する直流安定化電源回路において、
前記出力ＭＯＳトランジスタを完全にＯＦＦさせない程度の第２の分電圧を発生する分電圧発生回路と、
反転入力に入力される第２の基準電圧と非反転入力に入力される前記出力端子の電圧とを比較する比較器と、
制御信号として入力される前記比較器の出力により前記誤差増幅器の出力電圧と前記第２の分電圧とを切替えて前記出力ＭＯＳトランジスタのゲートに供給するスイッチとを備え、
前記スイッチが、前記第２の基準電圧よりも前記出力端子の電圧が大きい場合に前記誤差増幅器の出力電圧を、前記第２の基準電圧よりも前記出力端子の電圧が小さい場合に前記第２の分電圧を前記出力ＭＯＳトランジスタのゲートに供給することで、前記出力ＭＯＳトランジスタの過電流を防止することを特徴とする直流安定化電源回路。
前記分電圧発生回路は、前記第２の基準電圧よりも前記出力端子の電圧が小さい場合にのみ前記第２の分電圧を発生することを特徴とする請求項１記載の直流安定化電源回路。
前記分電圧発生回路は、直列接続された第３、第４の抵抗と、
前記電源端子と接地端子間で前記第３、第４の抵抗に直列接続された第１のＭＯＳトランジスタとを有し、
前記出力端子の電圧が前記第２の基準電圧より低いとき、前記第１のＭＯＳトランジスタがＯＮ制御されて前記第２の分電圧が前記第３、第４の抵抗の直列接続点より取り出されることを特徴とする請求項１記載の直流安定化電源回路。
前記スイッチは、前記誤差増幅器の出力電圧および前記第２の分電圧を２つの入力とし、前記出力ＭＯＳトランジスタのゲートへの出力を有し、各入出力間が相補的に開閉制御されるトランスファーゲートで構成されていることを特徴とする請求項１記載の直流安定化電源回路。