JPH0770974B2 - 比較回路 - Google Patents
比較回路Info
- Publication number
- JPH0770974B2 JPH0770974B2 JP63066167A JP6616788A JPH0770974B2 JP H0770974 B2 JPH0770974 B2 JP H0770974B2 JP 63066167 A JP63066167 A JP 63066167A JP 6616788 A JP6616788 A JP 6616788A JP H0770974 B2 JPH0770974 B2 JP H0770974B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- level
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は比較回路に関し、さらに詳しくは二つの互いに
異なる弁別レベルに挟まれたレベル領域に不感帯を設け
た比較回路に関する。
異なる弁別レベルに挟まれたレベル領域に不感帯を設け
た比較回路に関する。
従来の技術 たとえば温度制御装置において、加熱器と冷却器とを用
いて温度制御を行う場合、単一の温度を境にして上記加
熱器と冷却器を切換え、常時いずれかが動作するのは不
経済であり、保守管理の面からも問題があった。このた
め相互に異なる２種の温度の範囲内では、両者とも動作
断となる休止領域を設けることが好ましいが、このよう
な目的を実現するために、従来は上記２種の各温度に関
してレベル弁別する比較回路、いわゆるコンパレータが
少なくとも二つ必要であった。
いて温度制御を行う場合、単一の温度を境にして上記加
熱器と冷却器を切換え、常時いずれかが動作するのは不
経済であり、保守管理の面からも問題があった。このた
め相互に異なる２種の温度の範囲内では、両者とも動作
断となる休止領域を設けることが好ましいが、このよう
な目的を実現するために、従来は上記２種の各温度に関
してレベル弁別する比較回路、いわゆるコンパレータが
少なくとも二つ必要であった。
発明が解決しようとする課題 しかしながらコンパレータを二つも使用するのは回路構
成が複雑化し、使いにくいものであった。このため簡単
な回路構成で目的が実現される比較回路が所望されてい
た。
成が複雑化し、使いにくいものであった。このため簡単
な回路構成で目的が実現される比較回路が所望されてい
た。
本発明の目的は、上述の技術的課題を解決し、簡単な構
成でレベル弁別が行われ、二つのレベルに挟まれた領域
に不感帯を設け、しかも一体化された比較回路を提供す
ることである。
成でレベル弁別が行われ、二つのレベルに挟まれた領域
に不感帯を設け、しかも一体化された比較回路を提供す
ることである。
課題を解決するための手段 本発明は、第１および第２の入力信号が個別にベースに
入力される一対の第１および第２のトランジスタQ1,Q2
と、 前記第１トランジスタおよび第２トランジスタQ1,Q2に
それぞれ直列に接続され、各ベースは共通に接続されて
いる一対の第３および第４のトランジスタC5b,C6bと、 予め定められる第１の利得G1（G1＞１）をもち、第１電
流と、そのG1倍の第２電流とを前記第１および第２のト
ランジスタQ1,Q2に対して個別に供給する第１カレント
ミラー回路７と、 予め定められる第２の利得G2（G2＞１）をもち、第４電
流と、そのG2倍の第３電流とを前記第４および第３のト
ランジスタC6b,C5bに対して個別に供給する第２カレン
トミラー回路８と、 前記ベースが共通に接続されている第３トランジスタお
よび第４トランジスタQ5,Q6に、バイアス電圧を与える
バイアス電圧発生回路C5a,C6a,5と、 互いに逆の導電形式を有する第１および第２のスイッチ
ングトランジスタQ9,Q10が直列接続されて直列回路が構
成され、第１スイッチングトランジスタQ9のベースは前
記第１カレントミラー回路７の第２電流の出力端子に接
続され、第２スイッチングトランジスタQ10のベースは
前記第２カレントミラー回路８の第３電流の出力端子に
接続され、この直列回路の両端が電源の両電位間Vcc,GN
Dに接続されるスイッチ回路と、 前記第１スイッチングトランジスタQ9と第２スイッチン
グトランジスタQ10の接続点に接続される出力端子４と
を含み、 前記第１入力信号と第２入力信号のレベル差が、前記第
１の利得G1と前記バイアス電圧とによって定まる第１の
レベルよりも大きいときには、前記第１スイッチングト
ランジスタQ9を導通させ、 前記第１入力信号と第２入力信号のレベル差が、前記第
２の利得G2と前記バイアス電圧とによって定まる第２の
レベルよりも大きいときには、前記第２スイッチングト
ランジスタQ10を導通させ、 前記第１入力信号と第２入力信号のレベル差の絶対値
が、前記第１のレベルと第２のレベルの範囲内のとき
は、前記第１および第２のスイッチングトランジスタQ
9,Q10はともに遮断されることを特徴とする比較回路で
ある。
入力される一対の第１および第２のトランジスタQ1,Q2
と、 前記第１トランジスタおよび第２トランジスタQ1,Q2に
それぞれ直列に接続され、各ベースは共通に接続されて
いる一対の第３および第４のトランジスタC5b,C6bと、 予め定められる第１の利得G1（G1＞１）をもち、第１電
流と、そのG1倍の第２電流とを前記第１および第２のト
ランジスタQ1,Q2に対して個別に供給する第１カレント
ミラー回路７と、 予め定められる第２の利得G2（G2＞１）をもち、第４電
流と、そのG2倍の第３電流とを前記第４および第３のト
ランジスタC6b,C5bに対して個別に供給する第２カレン
トミラー回路８と、 前記ベースが共通に接続されている第３トランジスタお
よび第４トランジスタQ5,Q6に、バイアス電圧を与える
バイアス電圧発生回路C5a,C6a,5と、 互いに逆の導電形式を有する第１および第２のスイッチ
ングトランジスタQ9,Q10が直列接続されて直列回路が構
成され、第１スイッチングトランジスタQ9のベースは前
記第１カレントミラー回路７の第２電流の出力端子に接
続され、第２スイッチングトランジスタQ10のベースは
前記第２カレントミラー回路８の第３電流の出力端子に
接続され、この直列回路の両端が電源の両電位間Vcc,GN
Dに接続されるスイッチ回路と、 前記第１スイッチングトランジスタQ9と第２スイッチン
グトランジスタQ10の接続点に接続される出力端子４と
を含み、 前記第１入力信号と第２入力信号のレベル差が、前記第
１の利得G1と前記バイアス電圧とによって定まる第１の
レベルよりも大きいときには、前記第１スイッチングト
ランジスタQ9を導通させ、 前記第１入力信号と第２入力信号のレベル差が、前記第
２の利得G2と前記バイアス電圧とによって定まる第２の
レベルよりも大きいときには、前記第２スイッチングト
ランジスタQ10を導通させ、 前記第１入力信号と第２入力信号のレベル差の絶対値
が、前記第１のレベルと第２のレベルの範囲内のとき
は、前記第１および第２のスイッチングトランジスタQ
9,Q10はともに遮断されることを特徴とする比較回路で
ある。
作 用 本発明による比較回路は、直列に接続されている２つの
スイッチングトランジスタQ9,Q10のいずれか一方を導通
させ、または両方を同時に遮断して、前記２つのスイッ
チングトランジスタQ9,Q10の接続点に接続されている出
力端子４に、３種類の出力態様を現出させるものであ
る。前記３つの出力態様は、入力される２つの入力信号
のレベルの差を本件比較回路が判断することによって決
定される。
スイッチングトランジスタQ9,Q10のいずれか一方を導通
させ、または両方を同時に遮断して、前記２つのスイッ
チングトランジスタQ9,Q10の接続点に接続されている出
力端子４に、３種類の出力態様を現出させるものであ
る。前記３つの出力態様は、入力される２つの入力信号
のレベルの差を本件比較回路が判断することによって決
定される。
比較回路は、第１トランジスタQ1と第３トランジスタC5
b、および第２トランジスタQ2と第４トランジスタC6bと
が直列に接続され、さらに第１の利得G1をもつ第１カレ
ントミラー回路７および第２の利得G2をもつ第２カレン
トミラー回路８と、バイアス電圧発生回路C5a,C6a,5
と、前記２つのスイッチングトランジスタQ9,Q10から成
るスイッチ回路と、出力端子４とから構成される。前記
第１および第２のトランジスタQ1,Q2の各ベースには、
第１および第２の入力信号がそれぞれ個別に与えられ
る。また前記第３の第４のトランジスタC5b,C6bのベー
スは前記バイアス電圧発生回路C5a,C6a,5に共通に接続
され、一定のバイアス電圧が与えられる。さらに前記第
１カレントミラー回路７は、第１電流とそのG1倍の第２
電流を前記第１トランジスタQ1と第２トランジスタQ2に
それぞれ個別に供給する。前記第２カレントミラー回路
８は、第４電流とそのG2倍の第３電流を前記第４トラン
ジスタC6bと第３トランジスタC5bにそれぞれ個別に供給
する。
b、および第２トランジスタQ2と第４トランジスタC6bと
が直列に接続され、さらに第１の利得G1をもつ第１カレ
ントミラー回路７および第２の利得G2をもつ第２カレン
トミラー回路８と、バイアス電圧発生回路C5a,C6a,5
と、前記２つのスイッチングトランジスタQ9,Q10から成
るスイッチ回路と、出力端子４とから構成される。前記
第１および第２のトランジスタQ1,Q2の各ベースには、
第１および第２の入力信号がそれぞれ個別に与えられ
る。また前記第３の第４のトランジスタC5b,C6bのベー
スは前記バイアス電圧発生回路C5a,C6a,5に共通に接続
され、一定のバイアス電圧が与えられる。さらに前記第
１カレントミラー回路７は、第１電流とそのG1倍の第２
電流を前記第１トランジスタQ1と第２トランジスタQ2に
それぞれ個別に供給する。前記第２カレントミラー回路
８は、第４電流とそのG2倍の第３電流を前記第４トラン
ジスタC6bと第３トランジスタC5bにそれぞれ個別に供給
する。
前記第１の利得G1および第２の利得G2と、バイアス電圧
とに基づいて２つの一定レベルが設定され、前記第１入
力信号と第２入力信号のレベルの差が前記第１の一定レ
ベルより大きいときには、前記第２トランジスタQ2は前
記第１カレントミラー回路７から第１電流のG1倍の第２
電流を出力させるとともに、前記第１スイッチングトラ
ンジスタQ9にベース電流を流して導通させる。これによ
って出力端子４に電源の一方の電位Vccが与えられて、
一定の出力態様が現出される。
とに基づいて２つの一定レベルが設定され、前記第１入
力信号と第２入力信号のレベルの差が前記第１の一定レ
ベルより大きいときには、前記第２トランジスタQ2は前
記第１カレントミラー回路７から第１電流のG1倍の第２
電流を出力させるとともに、前記第１スイッチングトラ
ンジスタQ9にベース電流を流して導通させる。これによ
って出力端子４に電源の一方の電位Vccが与えられて、
一定の出力態様が現出される。
前記第１入力信号と第２入力信号のレベル差が、前記第
２の一定レベルよりも大きいときには、前記第３トラン
ジスタQ10は前記第２カレントミラー回路８から第４電
流のG2倍の第３電流を出力させるとともに、前記第２ス
イッチングトランジスタQ10にベース電流を流して導通
させる。これによって出力端子４に電源の他方の電位GN
Dが与えられて、第２の出力態様が現出される。
２の一定レベルよりも大きいときには、前記第３トラン
ジスタQ10は前記第２カレントミラー回路８から第４電
流のG2倍の第３電流を出力させるとともに、前記第２ス
イッチングトランジスタQ10にベース電流を流して導通
させる。これによって出力端子４に電源の他方の電位GN
Dが与えられて、第２の出力態様が現出される。
第１入力信号と第２入力信号のレベル差の絶対値が、前
記２つの一定レベルの範囲内のときは、第１カレントミ
ラー回路７と第２カレントミラー回路８からは、前記G1
倍の第２電流およびG2倍の第３電流は出力されず、第１
と第２のスイッチングトランジスタQ9,Q10にはベース電
流が供給されずにともに遮断状態となる。これによって
出力端子４はハイインピーダンスとなる第３の出力態様
が現出される。
記２つの一定レベルの範囲内のときは、第１カレントミ
ラー回路７と第２カレントミラー回路８からは、前記G1
倍の第２電流およびG2倍の第３電流は出力されず、第１
と第２のスイッチングトランジスタQ9,Q10にはベース電
流が供給されずにともに遮断状態となる。これによって
出力端子４はハイインピーダンスとなる第３の出力態様
が現出される。
実施例 図面は本発明の一実施例の比較回路の電気回路図であ
る。比較回路１は、２つの入力信号Vb1,Vb2が個別に入
力される一対の信号入力端子2,3と、出力端子４と、定
電流回路５と、差動回路６と、複数のカレントミラー回
路7,8と、PNP導電形式のスイッチングトランジスタQ9と
NPN導電形式のスイッチングトランジスタQ10とで実現さ
れるスイッチ回路の各ブロックによって実現される。定
電流回路５は、図示の回路構成によって、バイアス電圧
発生回路の一部を形成しているが、これについては後述
する。比較回路１は、ラインl1,l2間にラインl1側を正
とする電源電圧Vccが印加される。ラインl1の電源電圧V
ccの電位は論理レベル「Ｈ」であり、ラインl2の接地電
位GNDは「Ｌ」である。
る。比較回路１は、２つの入力信号Vb1,Vb2が個別に入
力される一対の信号入力端子2,3と、出力端子４と、定
電流回路５と、差動回路６と、複数のカレントミラー回
路7,8と、PNP導電形式のスイッチングトランジスタQ9と
NPN導電形式のスイッチングトランジスタQ10とで実現さ
れるスイッチ回路の各ブロックによって実現される。定
電流回路５は、図示の回路構成によって、バイアス電圧
発生回路の一部を形成しているが、これについては後述
する。比較回路１は、ラインl1,l2間にラインl1側を正
とする電源電圧Vccが印加される。ラインl1の電源電圧V
ccの電位は論理レベル「Ｈ」であり、ラインl2の接地電
位GNDは「Ｌ」である。
差動回路６は、前記第１入力信号Vb1がベースに印加さ
れる第１トランジスタQ1と、前記第２入力信号Vb2がベ
ースに印加される第２トランジスタQ2と、前記第１トラ
ンジスタQ1から導出されるエミッタ電流ie1がエミッタ
に流入する第３トランジスタQ5と、前記第２トランジス
タQ2から導出されるエミッタ電流ie2がエミッタに流入
する第４トランジスタQ6とで形成されている。第１トラ
ンジスタQ1と第２トランジスタQ2とは対をなし、第３ト
ランジスタQ3と第４トランジスタQ4は対をなし、第１ト
ランジスタQ1と第３トランジスタQ5、第２トランジスタ
Q2と第４トランジスタQ6は、それぞれ直列に接続されて
対称的に配置される。
れる第１トランジスタQ1と、前記第２入力信号Vb2がベ
ースに印加される第２トランジスタQ2と、前記第１トラ
ンジスタQ1から導出されるエミッタ電流ie1がエミッタ
に流入する第３トランジスタQ5と、前記第２トランジス
タQ2から導出されるエミッタ電流ie2がエミッタに流入
する第４トランジスタQ6とで形成されている。第１トラ
ンジスタQ1と第２トランジスタQ2とは対をなし、第３ト
ランジスタQ3と第４トランジスタQ4は対をなし、第１ト
ランジスタQ1と第３トランジスタQ5、第２トランジスタ
Q2と第４トランジスタQ6は、それぞれ直列に接続されて
対称的に配置される。
第３トランジスタQ5と、第４トランジスタQ6は、ともに
コレクタ分割形トランジスタで実現され、一方の第３ト
ランジスタQ5は、等価的にコレクタおよびベースが共通
に接続され、コレクタC5aとコレクタC5bを個別に有する
２個のトランジスタと考えることができる。他方の第４
トランジスタQ6も同様にコレクタC6aとコレクタC6bを有
する２個のトランジスタと考えることができる。
コレクタ分割形トランジスタで実現され、一方の第３ト
ランジスタQ5は、等価的にコレクタおよびベースが共通
に接続され、コレクタC5aとコレクタC5bを個別に有する
２個のトランジスタと考えることができる。他方の第４
トランジスタQ6も同様にコレクタC6aとコレクタC6bを有
する２個のトランジスタと考えることができる。
第３トランジスタQ5と第４トランジスタQ6のベースはラ
インl3に共通に接続され、さらに前記分割されている各
一方のコレクタC5a,C6aが前記ラインl3にいわゆるダイ
オード接続されている。これによってたとえば第１トラ
ンジスタQ1のエミッタ電流ie1は、第３トランジスタQ3
のコレクタ電流ic5a,ic5bに分流される。同様に、他方
の第４トランジスタQ6に流入する第２トランジスタQ2の
エミッタ電流ie2は、第４トランジスタQ4のコレクタ電
流ic6a,ic6bに分流される。したがって定電流回路５に
は前記コレクタ電流ic5a,ic6aの和の電流isがラインl3
を介して流入し、これによってラインl3には一定のバイ
アス電圧、すなわちトランジスタQ5,Q6の各ベース・エ
ミッタ間電圧Vbe（Q5）,Vbe（Q6）が生成されて印加さ
れる。このようにコレクタC5a,C6aと定電流回路５と
で、バイアス電圧発生回路が形成されている。なお参照
符C5b,C6bを、本件明細書中では、トランジスタと称す
ることもある。
インl3に共通に接続され、さらに前記分割されている各
一方のコレクタC5a,C6aが前記ラインl3にいわゆるダイ
オード接続されている。これによってたとえば第１トラ
ンジスタQ1のエミッタ電流ie1は、第３トランジスタQ3
のコレクタ電流ic5a,ic5bに分流される。同様に、他方
の第４トランジスタQ6に流入する第２トランジスタQ2の
エミッタ電流ie2は、第４トランジスタQ4のコレクタ電
流ic6a,ic6bに分流される。したがって定電流回路５に
は前記コレクタ電流ic5a,ic6aの和の電流isがラインl3
を介して流入し、これによってラインl3には一定のバイ
アス電圧、すなわちトランジスタQ5,Q6の各ベース・エ
ミッタ間電圧Vbe（Q5）,Vbe（Q6）が生成されて印加さ
れる。このようにコレクタC5a,C6aと定電流回路５と
で、バイアス電圧発生回路が形成されている。なお参照
符C5b,C6bを、本件明細書中では、トランジスタと称す
ることもある。
予め定められる利得G1（G1＞１）をもつ第１カレントミ
ラー回路７がラインl1と差動回路６間に介在し、予め定
められる利得G2（G2＞１）をもつ第２カレントンミラー
回路８が差動回路６とラインl2間に介在して設けられて
いる。以下、ラインl1側に設けられるカレントンミラー
回路７を第１カレントンミラー回路７と称し、ラインl2
側に設けられるカレントンミラー回路８を第２カレント
ンミラー回路８と称する。第１カレントミラー回路７と
第２カレントミラー回路８は、いずれも対をなすトラン
ジスタQ3,Q4;Q7,Q8で形成されている。
ラー回路７がラインl1と差動回路６間に介在し、予め定
められる利得G2（G2＞１）をもつ第２カレントンミラー
回路８が差動回路６とラインl2間に介在して設けられて
いる。以下、ラインl1側に設けられるカレントンミラー
回路７を第１カレントンミラー回路７と称し、ラインl2
側に設けられるカレントンミラー回路８を第２カレント
ンミラー回路８と称する。第１カレントミラー回路７と
第２カレントミラー回路８は、いずれも対をなすトラン
ジスタQ3,Q4;Q7,Q8で形成されている。
前記第２トランジスタQ2のコレクタは、第１スイッチン
グトランジスタQ9のベースに接続され、前記第３トラン
ジスタQ5の一方のコレクタC5bは、第２スイッチングト
ランジスタQ10のベースに接続されている。第１スイッ
チングトランジスタQ9のエミッタはラインl1に接続さ
れ、第２スイッチングトランジスタQ10のエミッタはラ
インl2に接続され、２つのスイッチングトランジスタQ
9,Q10のコレクタは出力端子４に共通に接続されてい
る。スイッチングトランジスタQ9の導通時には出力端子
４には、電源の一方電位Vccであるハイレベルの出力信
号Voが導出され、スイッチングトランジスタQ10の導通
時には電源の他方電位GNDであるローレベルの出力信号V
oが導通される。また第１入力信号Vb1と第２入力信号Vb
2のレベル差の絶対値|Vb1−Vb2|が一定値よりも小さい
ときには、スイッチングトランジスタQ9,Q10はともに遮
断され、出力端子４はハイインピーダンス状態になっ
て、出力端子４に接続される図示しない外部回路と比較
回路１との接続が断たれるのである。
グトランジスタQ9のベースに接続され、前記第３トラン
ジスタQ5の一方のコレクタC5bは、第２スイッチングト
ランジスタQ10のベースに接続されている。第１スイッ
チングトランジスタQ9のエミッタはラインl1に接続さ
れ、第２スイッチングトランジスタQ10のエミッタはラ
インl2に接続され、２つのスイッチングトランジスタQ
9,Q10のコレクタは出力端子４に共通に接続されてい
る。スイッチングトランジスタQ9の導通時には出力端子
４には、電源の一方電位Vccであるハイレベルの出力信
号Voが導出され、スイッチングトランジスタQ10の導通
時には電源の他方電位GNDであるローレベルの出力信号V
oが導通される。また第１入力信号Vb1と第２入力信号Vb
2のレベル差の絶対値|Vb1−Vb2|が一定値よりも小さい
ときには、スイッチングトランジスタQ9,Q10はともに遮
断され、出力端子４はハイインピーダンス状態になっ
て、出力端子４に接続される図示しない外部回路と比較
回路１との接続が断たれるのである。
第１カレントミラー７と第２カレントミラー８を形成す
る各一対のトランジスタQ3,Q4;Q7,Q8は、いずれもベー
スが共通に接続され、さらに一方のトランジスタQ3、Q8
には、コレクタがベースに結ばれたいわゆるダイオード
接続がなされている。カレントミラー回路はダイオード
接続された一方のトランジスタに流れる電流レベルを１
とすれば、他方のトランジスタにはそのＧ倍の電流が追
随して流れる回路である。Ｇはカレントミラー回路の利
得を表し、本実施例では第１カレントミラー回路７の利
得をG1、第２カレントミラー回路８の利得をG2とし、い
ずれも１より大きい利得としている。カレントミラー回
路の利得Ｇを変えるには種々の方法があるが、本実施例
ではたとえば対をなすトランジスタQ3,Q4とトランジス
タQ8,Q7のエミッタ面積比を1:2とすることによりG1,G2
を得るようにしている。
る各一対のトランジスタQ3,Q4;Q7,Q8は、いずれもベー
スが共通に接続され、さらに一方のトランジスタQ3、Q8
には、コレクタがベースに結ばれたいわゆるダイオード
接続がなされている。カレントミラー回路はダイオード
接続された一方のトランジスタに流れる電流レベルを１
とすれば、他方のトランジスタにはそのＧ倍の電流が追
随して流れる回路である。Ｇはカレントミラー回路の利
得を表し、本実施例では第１カレントミラー回路７の利
得をG1、第２カレントミラー回路８の利得をG2とし、い
ずれも１より大きい利得としている。カレントミラー回
路の利得Ｇを変えるには種々の方法があるが、本実施例
ではたとえば対をなすトランジスタQ3,Q4とトランジス
タQ8,Q7のエミッタ面積比を1:2とすることによりG1,G2
を得るようにしている。
したがってたとえば第１カレントミラー回路７のトラン
ジスタQ3から第１電流ic3が流出すると、トランジスタQ
4からはその２倍の第２電流ic4が流出するように動作す
る。第２カレントミラー回路８についても同様である。
本実施例の第１カレントミラー回路７では、ダイオード
接続されたトランジスタQ3が入力端子２の側に接続され
ているのに対し、第２カレントミラー８ではトランジス
タQ8が入力端子３の側に接続されている。
ジスタQ3から第１電流ic3が流出すると、トランジスタQ
4からはその２倍の第２電流ic4が流出するように動作す
る。第２カレントミラー回路８についても同様である。
本実施例の第１カレントミラー回路７では、ダイオード
接続されたトランジスタQ3が入力端子２の側に接続され
ているのに対し、第２カレントミラー８ではトランジス
タQ8が入力端子３の側に接続されている。
以下、図面を参照しつつ、本実施例の動作を説明する。
差動回路６を構成するトランジスタQ1,Q2の各コレクタ
電流ic1,ic2は、トランジスタQ1,Q2の各エミッタ電流ie
1,ie2にほぼ等しく、第３トランジスタQ5と第４トラン
ジスタQ6に流入するエミッタ電流ie1,ie2は、各1/2分割
されたコレクタC5a,C6aと、コレクタC5b,C6bとによっ
て、それぞれ第３トランジスタQ3のコレクタ電流ic5a,i
c5bと、第４トランジスタQ4のコレクタ電流ic6a,ic6bに
各1/2ずつ分流される。したがって ic1≒ie1＝ic5a＋ic5b＝２・ic5a ……（１） ic2≒ie2＝ic6a＋ic6b＝２・ic6a ……（２） 一方、定電流回路５には、前記コネクタ電流ic5a,ic6a
の和電流 is＝ic5a＋ic6a＝（ic1＋ic2）/2 ……（３） が流入することによって、第３トランジスタQ5と第４ト
ランジスタQ6の各ベース・エミッタ間電圧Vbe（Q5）,Vb
e（Q6）が生成される。すなわち前記各一方のコレクタC
5a,C6aによって形成されるダイオードと、定電流回路５
とによって、バイアス電圧発生回路が形成されている。
差動回路６を構成するトランジスタQ1,Q2の各コレクタ
電流ic1,ic2は、トランジスタQ1,Q2の各エミッタ電流ie
1,ie2にほぼ等しく、第３トランジスタQ5と第４トラン
ジスタQ6に流入するエミッタ電流ie1,ie2は、各1/2分割
されたコレクタC5a,C6aと、コレクタC5b,C6bとによっ
て、それぞれ第３トランジスタQ3のコレクタ電流ic5a,i
c5bと、第４トランジスタQ4のコレクタ電流ic6a,ic6bに
各1/2ずつ分流される。したがって ic1≒ie1＝ic5a＋ic5b＝２・ic5a ……（１） ic2≒ie2＝ic6a＋ic6b＝２・ic6a ……（２） 一方、定電流回路５には、前記コネクタ電流ic5a,ic6a
の和電流 is＝ic5a＋ic6a＝（ic1＋ic2）/2 ……（３） が流入することによって、第３トランジスタQ5と第４ト
ランジスタQ6の各ベース・エミッタ間電圧Vbe（Q5）,Vb
e（Q6）が生成される。すなわち前記各一方のコレクタC
5a,C6aによって形成されるダイオードと、定電流回路５
とによって、バイアス電圧発生回路が形成されている。
差動回路６には正レベルの入力信号Vb1,Vb2が入力され
るものとし、第１トランジスタQ1と、第２トランジスタ
Q2のベース・エミッタ間電圧を、それぞれVbe（Q1）,Vb
e（Q2）とする。入力信号Vb1〜ベース・エミッタ間電圧
Vbe（Q1）〜Vbe（Q5）の経路と、入力信号Vbe（Q2）〜
ベース・エミッタ間電圧Vbe（Q2）〜Vbe（Q6）の経路に
着目すれば、次の式が成り立つ。
るものとし、第１トランジスタQ1と、第２トランジスタ
Q2のベース・エミッタ間電圧を、それぞれVbe（Q1）,Vb
e（Q2）とする。入力信号Vb1〜ベース・エミッタ間電圧
Vbe（Q1）〜Vbe（Q5）の経路と、入力信号Vbe（Q2）〜
ベース・エミッタ間電圧Vbe（Q2）〜Vbe（Q6）の経路に
着目すれば、次の式が成り立つ。
Vb1−Vbe（Q1）−Vbe（Q5） ＝Vb2−Vbe（Q2）−Vbe（Q6） ……（４） 一般に、トランジスタのベース・エミッタ間電圧Vbe
と、コレクタ電流Icとは対数関係があり、両者は Vbe＝（KT/q）・ln（Ic/Io） ……（５） ここにK:T:絶対温度 T:ボルツマン定数 q:電子の電荷 Io:コレクタ逆方向飽和電流 で表される。なお前記（３）式において、右辺の係数KT
/qは、一般にはトランジスタの熱電圧と呼ばれており、
記号VTなどで表される定数（常温で約26mV）である。
と、コレクタ電流Icとは対数関係があり、両者は Vbe＝（KT/q）・ln（Ic/Io） ……（５） ここにK:T:絶対温度 T:ボルツマン定数 q:電子の電荷 Io:コレクタ逆方向飽和電流 で表される。なお前記（３）式において、右辺の係数KT
/qは、一般にはトランジスタの熱電圧と呼ばれており、
記号VTなどで表される定数（常温で約26mV）である。
前記（５）式に基づいて、トランジスタQ1,Q2,Q4および
Q5の各ベース・エミッタ間電圧を求めれば Vbe（Q1）＝（KT/q）・ln（ic1/Io） ……（６） Vbe（Q2）＝（KT/q）・ln（ic2/Io） ……（７） Vbe（Q3）＝（KT/q）・ln（ic5a/Io） ……（８） Vbe（Q4）＝（KT/q）・ln（ic6a/Io） ……（９） ここにic1,ic2は、それぞれトランジスタQ1,Q2のコレク
タ電流である。ic5aおよびic6aはトランジスタQ5,Q6の
各コレクタC5a,C6aのコレクタ電流で、前述のようにバ
イアス電圧生成に寄与する電圧である。Ioはトランジス
タのコレクタ逆方向飽和電流である。Ioを等しいものと
して、（６）〜（９）式を前記（４）式に代入すれば Vb1−（KT/q）・ln（ic1/Io） −（KT/q）・ln（ic5a/Io） ＝Vb2−（KT/q）・ln（ic2/Io） −（KT/q）・ln（ic6a/Io） ……（10） （10）式を整理すればIoは消去されて Vb2-Vb1 =(KT/q)・ln(ic2/ic1)-(KT/q)・ln(ic6a/ic5a) ……（1
1） Vb1-Vb2 =(KT/q)・ln(ic1/ic2)＋(KT/q）・ln(ic5a/ic6a) ……
（12） 前記（２），（３）式から、ic5a＝ic1/2,ic6a＝ic2/2
であるので、（11）式は Vb2−Vb1＝２（KT/q）・ln（ic2/ic1） ……（13） （12）式は Vb1−Vb2＝２（KT/q）・ln（ic1/ic2） ……（14） （13）式からコレクタ電流の電流比ic1/ic2は ic1/ic2＝ｅ（vb1−vb2）／（2KT/q） ……（15） と指数関数で表される。ｅは自然体数の底である。（1
5）式から電流比ic1/ic2は、第１入力信号Vb1と、第２
入力信号Vb2のレベル差によって定まり、第１入力信号V
b1と第２入力信号Vb2のレベルが等しいときは、第１ト
ランジスタQ1のコレクタ電流ic1と、第２トランジスタQ
2のコレクタ電流ic2は等しくなることがわかる。
Q5の各ベース・エミッタ間電圧を求めれば Vbe（Q1）＝（KT/q）・ln（ic1/Io） ……（６） Vbe（Q2）＝（KT/q）・ln（ic2/Io） ……（７） Vbe（Q3）＝（KT/q）・ln（ic5a/Io） ……（８） Vbe（Q4）＝（KT/q）・ln（ic6a/Io） ……（９） ここにic1,ic2は、それぞれトランジスタQ1,Q2のコレク
タ電流である。ic5aおよびic6aはトランジスタQ5,Q6の
各コレクタC5a,C6aのコレクタ電流で、前述のようにバ
イアス電圧生成に寄与する電圧である。Ioはトランジス
タのコレクタ逆方向飽和電流である。Ioを等しいものと
して、（６）〜（９）式を前記（４）式に代入すれば Vb1−（KT/q）・ln（ic1/Io） −（KT/q）・ln（ic5a/Io） ＝Vb2−（KT/q）・ln（ic2/Io） −（KT/q）・ln（ic6a/Io） ……（10） （10）式を整理すればIoは消去されて Vb2-Vb1 =(KT/q)・ln(ic2/ic1)-(KT/q)・ln(ic6a/ic5a) ……（1
1） Vb1-Vb2 =(KT/q)・ln(ic1/ic2)＋(KT/q）・ln(ic5a/ic6a) ……
（12） 前記（２），（３）式から、ic5a＝ic1/2,ic6a＝ic2/2
であるので、（11）式は Vb2−Vb1＝２（KT/q）・ln（ic2/ic1） ……（13） （12）式は Vb1−Vb2＝２（KT/q）・ln（ic1/ic2） ……（14） （13）式からコレクタ電流の電流比ic1/ic2は ic1/ic2＝ｅ（vb1−vb2）／（2KT/q） ……（15） と指数関数で表される。ｅは自然体数の底である。（1
5）式から電流比ic1/ic2は、第１入力信号Vb1と、第２
入力信号Vb2のレベル差によって定まり、第１入力信号V
b1と第２入力信号Vb2のレベルが等しいときは、第１ト
ランジスタQ1のコレクタ電流ic1と、第２トランジスタQ
2のコレクタ電流ic2は等しくなることがわかる。
一方、第１トランジスタQ1のコレクタ電流ic1は、第１
カレントミラー回路７のトランジスタQ3から出力される
第１電流ic3に対応し、第２トランジスタQ2のコレクタ
電流ic2は、第１カレントミラー回路７のトランジスタQ
4から出力される第２電流ic4に対応する。第１カレント
ミラー回路７が利得G1（G1＞１）をもつことから、ic1
＝ic3＝ic4/G1の関係が成立しなければならない。しか
るに前記第２電流ic4は、第２トランジスタQ2のコレク
タ電流ic2となるから、２つの入力信号のレベルが等し
く、Vb1＝Vb2、したがってic1＝ic2のときは、前述の関
係が成立しなくなり、第２トランジスタQ2のコレクタ電
流ic2は第１カレントミラー回路７の第２電流ic4未満
（ic2＜ic4）となって、第１スイッチングトランジスタ
Q9のベースにベース電極ib9を流すことができず、第１
スイッチングトランジスタQ9は遮断される。また第２カ
レントミラー８についても同様で、第３トランジスタQ5
のコレクタC5bのコレクタ電流ic5bよりも大きいので、
第２スイッチング回路のトランンジスタQ10も遮断され
る。結局、Vb1＝Vb2のときには、出力端子４はハイイン
ピーダンスとなり、出力端子４と図示されない外部回路
との間の接続が遮断される。
カレントミラー回路７のトランジスタQ3から出力される
第１電流ic3に対応し、第２トランジスタQ2のコレクタ
電流ic2は、第１カレントミラー回路７のトランジスタQ
4から出力される第２電流ic4に対応する。第１カレント
ミラー回路７が利得G1（G1＞１）をもつことから、ic1
＝ic3＝ic4/G1の関係が成立しなければならない。しか
るに前記第２電流ic4は、第２トランジスタQ2のコレク
タ電流ic2となるから、２つの入力信号のレベルが等し
く、Vb1＝Vb2、したがってic1＝ic2のときは、前述の関
係が成立しなくなり、第２トランジスタQ2のコレクタ電
流ic2は第１カレントミラー回路７の第２電流ic4未満
（ic2＜ic4）となって、第１スイッチングトランジスタ
Q9のベースにベース電極ib9を流すことができず、第１
スイッチングトランジスタQ9は遮断される。また第２カ
レントミラー８についても同様で、第３トランジスタQ5
のコレクタC5bのコレクタ電流ic5bよりも大きいので、
第２スイッチング回路のトランンジスタQ10も遮断され
る。結局、Vb1＝Vb2のときには、出力端子４はハイイン
ピーダンスとなり、出力端子４と図示されない外部回路
との間の接続が遮断される。
次に第１カレントミラー回路７の利得はG1であるので、
図から ic1＝ic3＝ic4/G1 ……（16） これより（13）式は Vb2−Vb1＝２（KT/q）・ln（G1・ic2/ic4） ……（17） ここで第１スイッチングトランジスタQ9にベース電流ib
9を流してONさせるための条件を求める。そのために
は、第２トランジスタQ2のコレクタ電流ic2は、少なく
ともic2＝ib9＋ic4でなければならない。したがってic2
＞ic4、すなわち（ic2/ic4）＞１でなければならない。
この関係を（17）式に入れると、 Vb2−Vb1＞２（KT/q）・lnG1 ……（18） すなわち第２入力信号Vb2のレベルが、第１入力信号Vb1
に定数２（KT/q）・lnG1を加えたレベルよりも高いとき
は、ベース電流ib9が流れて第１スイッチングトランジ
スタQ9はONする。このとき第２カレントミラー回路８の
トランジスタQ8には、第２トランジスタQ2のコレクタ電
流ic2のほぼ1/2に相当する電流ic8が流入するから、利
得G2をもつ第２カレントミラー回路８は、トランジスタ
Q7に電流ic8のG2倍の電流ic7を流そうとする。ところが
トランジスタQ7に流入する電流ic5bは、第１トランジス
タQ1のコレクタ電流ic1のほぼ1/2であり、ic5b＜ic7と
なって、第２スイッチングトランジスタQ10にベース電
流ib10を与えることができない。このため第２スイッチ
ングトランジスタQ10は遮断される。これにより出力端
子４には電源電圧Vccにほぼ等しいハイレベル「Ｈ」が
出力信号Voとして導出される。
図から ic1＝ic3＝ic4/G1 ……（16） これより（13）式は Vb2−Vb1＝２（KT/q）・ln（G1・ic2/ic4） ……（17） ここで第１スイッチングトランジスタQ9にベース電流ib
9を流してONさせるための条件を求める。そのために
は、第２トランジスタQ2のコレクタ電流ic2は、少なく
ともic2＝ib9＋ic4でなければならない。したがってic2
＞ic4、すなわち（ic2/ic4）＞１でなければならない。
この関係を（17）式に入れると、 Vb2−Vb1＞２（KT/q）・lnG1 ……（18） すなわち第２入力信号Vb2のレベルが、第１入力信号Vb1
に定数２（KT/q）・lnG1を加えたレベルよりも高いとき
は、ベース電流ib9が流れて第１スイッチングトランジ
スタQ9はONする。このとき第２カレントミラー回路８の
トランジスタQ8には、第２トランジスタQ2のコレクタ電
流ic2のほぼ1/2に相当する電流ic8が流入するから、利
得G2をもつ第２カレントミラー回路８は、トランジスタ
Q7に電流ic8のG2倍の電流ic7を流そうとする。ところが
トランジスタQ7に流入する電流ic5bは、第１トランジス
タQ1のコレクタ電流ic1のほぼ1/2であり、ic5b＜ic7と
なって、第２スイッチングトランジスタQ10にベース電
流ib10を与えることができない。このため第２スイッチ
ングトランジスタQ10は遮断される。これにより出力端
子４には電源電圧Vccにほぼ等しいハイレベル「Ｈ」が
出力信号Voとして導出される。
次に前述とは逆に、第２スイッチングトランジスタQ10
がONするための条件を求める。（１），（２）および
（12）式から Vb1−Vb2＝（KT/q）・ln（２・ic5a/2・ic6a） ＋（KT/q）・ln（ic5a/ic6a） ＝２（KT/q）・ln（ic5a/ic6a） ……（19） ここでic5a＝Ic5b,ic6a＝ic6bc、またG2・ic8＝G2・ic6
bだから、（19）式は Vb1−Vb2＝２（KT/q）・ln（G2・ic5b/ic7）……（20） 第２スイッチングトランジスタQ10がONするための条件
は、ic5b＞ic7のとき、すなわち ic5b/ic7＞１ ……（21） のときに、ベース電流ib10が流れてONする。（20），
（21）式から Vb1−Vb2 ＝２(KT/q)・ln(G2・ic5b/ic7)＞２(KT/q)・lnG2 ……
（22） すなわち入力信号Vb1のレベルが、入力信号Vb2のレベル
に定数２（KT/q）・lnG2を加えたレベルよりも高いとき
は、第２スイッチングトランジスタQ10はONする。この
とき第１スイッチングトランジスタQ9にはベース電流ib
9が与えられず、遮断されることは前述の場合と同様で
ある。これにより出力端子４は接地電位GNDほぼ等しい
ローレベル「Ｌ」が出力信号として導出される。
がONするための条件を求める。（１），（２）および
（12）式から Vb1−Vb2＝（KT/q）・ln（２・ic5a/2・ic6a） ＋（KT/q）・ln（ic5a/ic6a） ＝２（KT/q）・ln（ic5a/ic6a） ……（19） ここでic5a＝Ic5b,ic6a＝ic6bc、またG2・ic8＝G2・ic6
bだから、（19）式は Vb1−Vb2＝２（KT/q）・ln（G2・ic5b/ic7）……（20） 第２スイッチングトランジスタQ10がONするための条件
は、ic5b＞ic7のとき、すなわち ic5b/ic7＞１ ……（21） のときに、ベース電流ib10が流れてONする。（20），
（21）式から Vb1−Vb2 ＝２(KT/q)・ln(G2・ic5b/ic7)＞２(KT/q)・lnG2 ……
（22） すなわち入力信号Vb1のレベルが、入力信号Vb2のレベル
に定数２（KT/q）・lnG2を加えたレベルよりも高いとき
は、第２スイッチングトランジスタQ10はONする。この
とき第１スイッチングトランジスタQ9にはベース電流ib
9が与えられず、遮断されることは前述の場合と同様で
ある。これにより出力端子４は接地電位GNDほぼ等しい
ローレベル「Ｌ」が出力信号として導出される。
したがってスイッチングトランジスタQ9,Q10がともに遮
断され、出力端子４が外部回路（図示せず）に対してハ
イインピーダンスとなるのは、２つの入力端子Vb1,Vb2
のレベルの差の絶対値|Vb1−Vb2|が、第１カレントミラ
ー回路７の利得G1および第２カレントミラー回路８の利
得G2と、前記バイアス電圧とで定まる２つのレベルの差 ２（KT/q）・lnG1−２（KT/q）lnG2 ……（23） よりも小さいときである。
断され、出力端子４が外部回路（図示せず）に対してハ
イインピーダンスとなるのは、２つの入力端子Vb1,Vb2
のレベルの差の絶対値|Vb1−Vb2|が、第１カレントミラ
ー回路７の利得G1および第２カレントミラー回路８の利
得G2と、前記バイアス電圧とで定まる２つのレベルの差 ２（KT/q）・lnG1−２（KT/q）lnG2 ……（23） よりも小さいときである。
ハイインピーダンス状態は入力信号に対して不感状態で
あることを示している。以上をまとめて第１表に示す。
あることを示している。以上をまとめて第１表に示す。
第１表Ｃ欄は、本実施例に言う不感帯のレベル範囲を表
す。すなわち、２つの入力信号Vb1,Vb2のレベル差の絶
対値が一定範囲内のとき、出力端子４のハイインピーダ
ンス状態が現出する。したがって、カレントミラー回路
7,8のそれぞれの利得G1,G2を変えることによって、前記
不感帯の範囲を自由に設定することができる。したがっ
てたとえば或るレベル幅で別個にレベルが変化する二つ
の信号を入力端子2,3に接続すれば、比較回路１は上記
二つのレベルの大小関係で定まる出力「Ｈ」，「Ｌ」
を、前記不感帯の幅を挟んで出力し、レベル差が不感帯
の領域範囲内のときは出力はハイインピーダンスとな
る。
す。すなわち、２つの入力信号Vb1,Vb2のレベル差の絶
対値が一定範囲内のとき、出力端子４のハイインピーダ
ンス状態が現出する。したがって、カレントミラー回路
7,8のそれぞれの利得G1,G2を変えることによって、前記
不感帯の範囲を自由に設定することができる。したがっ
てたとえば或るレベル幅で別個にレベルが変化する二つ
の信号を入力端子2,3に接続すれば、比較回路１は上記
二つのレベルの大小関係で定まる出力「Ｈ」，「Ｌ」
を、前記不感帯の幅を挟んで出力し、レベル差が不感帯
の領域範囲内のときは出力はハイインピーダンスとな
る。
また一方の入力端子に予め基準電圧を与えておき、他方
の入力端子にレベルが変化する入力信号を加えると、比
較回路１は入力レベルと基準レベルとを比較し、たとえ
ば入力レベルが０から不感帯レベルの下限に達するまで
は「Ｈ」を出力し、それを過ぎると出力はオフ（ハイイ
ンピーダンス状態）し、不感帯レベルの上限に達してそ
れを越えると「Ｌ」を出力するコンパレータ動作を実行
する比較回路となる。
の入力端子にレベルが変化する入力信号を加えると、比
較回路１は入力レベルと基準レベルとを比較し、たとえ
ば入力レベルが０から不感帯レベルの下限に達するまで
は「Ｈ」を出力し、それを過ぎると出力はオフ（ハイイ
ンピーダンス状態）し、不感帯レベルの上限に達してそ
れを越えると「Ｌ」を出力するコンパレータ動作を実行
する比較回路となる。
発明の効果 以上のように本発明によれば、比較回路を構成するトラ
ンジスタのバイアス電圧と、２つのカレントミラー回路
の利得とに基づいて２つの一定レベルを設定し、入力さ
れる２つの入力信号のレベルの差を前記２つの一定レベ
ルの各一方と比較することによって、出力端子に電源端
子のいずれかの電位または遮断状態の３種類の出力態様
を現出させるようにしている。出力端子の遮断状態は、
２つの入力信号のレベル差が一定のレベルの範囲内にあ
るときに現出されるので、いずれかの電位を現出する２
つの出力態様の間に一定幅の入力不感帯を設けることが
でき、したがって出力端子に接続される外部回路に対す
る各種制御をスムーズに行うことができる。前記不感帯
レベル幅は、所望の値に設定でき、しかも本発明による
比較回路は、従来技術と異なって簡単な回路構成で実現
可能であり、産業上の効果大なるものである。
ンジスタのバイアス電圧と、２つのカレントミラー回路
の利得とに基づいて２つの一定レベルを設定し、入力さ
れる２つの入力信号のレベルの差を前記２つの一定レベ
ルの各一方と比較することによって、出力端子に電源端
子のいずれかの電位または遮断状態の３種類の出力態様
を現出させるようにしている。出力端子の遮断状態は、
２つの入力信号のレベル差が一定のレベルの範囲内にあ
るときに現出されるので、いずれかの電位を現出する２
つの出力態様の間に一定幅の入力不感帯を設けることが
でき、したがって出力端子に接続される外部回路に対す
る各種制御をスムーズに行うことができる。前記不感帯
レベル幅は、所望の値に設定でき、しかも本発明による
比較回路は、従来技術と異なって簡単な回路構成で実現
可能であり、産業上の効果大なるものである。
図面は本発明の一実施例の比較回路１の構成を示す電気
回路図である。 １……比較回路、2,3……入力端子、４……出力端子、
５……定電流電源、６……差動回路、７、８……カレン
トミラー回路、Q1〜Q8……トランジスタ、Q9,Q10……ス
イッチングトランジスタ、Vb1,Vb2……入力信号レベ
ル、Vo……出力レベル
回路図である。 １……比較回路、2,3……入力端子、４……出力端子、
５……定電流電源、６……差動回路、７、８……カレン
トミラー回路、Q1〜Q8……トランジスタ、Q9,Q10……ス
イッチングトランジスタ、Vb1,Vb2……入力信号レベ
ル、Vo……出力レベル
Claims (1)
- 【請求項１】第１および第２の入力信号が個別にベース
に入力される一対の第１および第２のトランジスタQ1,Q
2と、 前記第１トランジスタおよび第２トランジスタQ1,Q2に
それぞれ直列に接続され、各ベースは共通に接続されて
いる一対の第３および第４のトランジスタC5b,C6bと、 予め定められる第１の利得G1（G1＞１）をもち、第１電
流と、そのG1倍の第２電流とを前記第１および第２のト
ランジスタQ1,Q2に対して個別に供給する第１カレント
ミラー回路７と、 予め定められる第２の利得G2（G2＞１）をもち、第４電
流と、そのG2倍の第３電流とを前記第４および第３のト
ランジスタC6b,C5bに対して個別に供給する第２カレン
トミラー回路８と、 前記ベースが共通に接続されている第３トランジスタお
よび第４トランジスタQ5,Q6に、バイアス電圧を与える
バイアス電圧発生回路C5a,C6a,5と、 互いに逆の導電形式を有する第１および第２のスイッチ
ングトランジスタQ9,Q10が直列接続されて直列回路が構
成され、第１スイッチングトランジスタQ9のベースは前
記第１カレントミラー回路７の第２電流の出力端子に接
続され、第２スイッチングトランジスタQ10のベースは
前記第２カレントミラー回路８の第３電流の出力端子に
接続され、この直列回路の両端が電源の両電位間Vcc,GN
Dに接続されるスイッチ回路と、 前記第１スイッチングトランジスタQ9と第２スイッチン
グトランジスタQ10の接続点に接続される出力端子４と
を含み、 前記第１入力信号と第２入力信号のレベル差が、前記第
１の利得G1と前記バイアス電圧とによって定まる第１の
レベルよりも大きいときには、前記第１スイッチングト
ランジスタQ9を導通させ、 前記第１入力信号と第２入力信号のレベル差が、前記第
２の利得G2と前記バイアス電圧とによって定まる第２の
レベルよりも大きいときには、前記第２スイッチングト
ランジスタQ10を導通させ、 前記第１入力信号と第２入力信号のレベル差の絶対値
が、前記第１のレベルと第２のレベルの範囲内のとき
は、前記第１および第２のスイッチングトランジスタQ
9,Q10はともに遮断されることを特徴とする比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63066167A JPH0770974B2 (ja) | 1988-03-19 | 1988-03-19 | 比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63066167A JPH0770974B2 (ja) | 1988-03-19 | 1988-03-19 | 比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01240011A JPH01240011A (ja) | 1989-09-25 |
| JPH0770974B2 true JPH0770974B2 (ja) | 1995-07-31 |
Family
ID=13308022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63066167A Expired - Fee Related JPH0770974B2 (ja) | 1988-03-19 | 1988-03-19 | 比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770974B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4719721B2 (ja) * | 2007-06-29 | 2011-07-06 | 富士通テン株式会社 | 比較回路、出力駆動装置、及び、電子制御装置 |
-
1988
- 1988-03-19 JP JP63066167A patent/JPH0770974B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01240011A (ja) | 1989-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| US4634897A (en) | Comparator having a hysteresis characteristic | |
| EP0910164B1 (en) | Improved differential amplifier constituted of bipolar transistors | |
| JPH10123182A (ja) | ウィンドウコンパレータ回路 | |
| US4081696A (en) | Current squaring circuit | |
| KR20030057278A (ko) | 이득 제어 회로 | |
| JPH0770974B2 (ja) | 比較回路 | |
| US5399914A (en) | High ratio current source | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| JPS5986316A (ja) | 差動増幅器対の切替回路 | |
| JPH06232663A (ja) | 可変利得増幅器 | |
| JPH0527139B2 (ja) | ||
| JP3074888B2 (ja) | 半導体集積回路 | |
| JPH0328581Y2 (ja) | ||
| JPS6346845B2 (ja) | ||
| JPH11177353A (ja) | 電圧電流変換回路 | |
| JPH0462608B2 (ja) | ||
| JP2687160B2 (ja) | スイッチ回路 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JPH06164262A (ja) | 飽和防止回路 | |
| JP2900688B2 (ja) | リミッタ回路 | |
| KR830002320B1 (ko) | 신호 가산회로 | |
| JPS58141012A (ja) | バイアス回路 | |
| JP3016152B2 (ja) | クリップ回路 | |
| JPH0564486B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |