JPS58141012A - バイアス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、主として集積回路で用いられる電流源群のペ
ースバイアス用バイアス回路に関するものであり、電流
源の出力電流により負荷抵抗の両端に発生するバイアス
電圧をバラツキなく温度変動に対しても一定にすること
ができ、回路特性の変動を軽減することによって特に低
電源電圧で動作させる集積回路で使用するに適切なバイ
アス回路を提供しようとするものである。

まず、一般によく用いられているバイアス回路を第１図
に示す。図において１は電源端子、２はアース端子、３
は電源電圧源、４は電流源回路群、６．６は電流源回路
用のトランジスタ、７，８はそのエミッタ抵抗、９，１
ｏはその負荷抵抗である。また、１１．１２はバイアス
回路用のトランジスタ、１３．１４は抵抗である。

この回路で、今、Ｒ７＝Ｒ１４とすると、トランジスタ
５のコレクタ電流Ｉ　ｃ　ｓは であられされ、抵抗９の両端のバイアス電圧ｖＲ９はｔ
−（ｖＢＥｌｌ　　ＢＥ１２　）　ｌ　　　　　−・−
−−（２）＋■ である。（２）式から明らかな・様に、バイアス電圧ｖ
Ｒ９はトランジスタ１１．１２のｖＢＥ　の温度変化に
伴って温度変動することが判る。電源電圧Ｖｃｃが低い
場合にはその変動は無視できない値となる。

たと、ｔば、ｖＣＣ＝４ｖ、ｖＢＥ１１＝ｖＢＥ１２＝
０、ＴＶ　、ＩＶＢＥ＝−２ｍＶ／℃として、温度が２
６℃を中心として±５０Ｃ変動したとすると、このとき
バイアス電圧ｖＲ９は約±８％も変動することになり、
これは、バイアス電圧ｖＲ９を比較基準電圧とする様な
回路構成等においては温度特性を劣化させる大きな要因
となる。

このため、このような温度変動を減少せしめるために、
従来、第２図のようなバイアス回路も使用されている。

ここで、１５．１６は分割抵抗、１７はトランジスタ、
１８はそのエミッタ抵抗である。

この回路について簡単に説明すると、この回路は電源電
圧Ｖｃｃを抵抗１５と１６で分圧した電圧ｖｆ１６から
ＰＮＰのトランジスタ１７を介してＮＰＮのトランジス
タ６のエミッタ電”Ｅｓ　　を与えるものであって、こ
の時、エミッタ電”Ｅｓは、”ｖｆ１ｅ＋（ｖＢＥｌｙ
−ｖＢＥｓ）　　　・・・・・・（３）となる。なお、
ｖＢＥ１□およびｖＢＥｓは各々トランジスタ１７，５
のベース・エミッタ電圧である。

従って、バイアス電圧ｖＲ９は、 ：′、＝、、、（４） となり、ｖＢＥ１□とｖＢＥｓの温度変化分が等しいと
すれば、ｖＲ９の温度変動は生じないことになる。

しかしながら、低電源電圧時にはこの回路ではバイアス
電圧ｖＲ９のバラツキが問題となる。なぜならば、電源
電圧が低くて回路のダイナミックレンジが制限されると
トランジスタ６のエミッタ電圧ｖＥ６　つまりはｖｆ１
６の値を大きくとることができないために、ＶＢＨの相
殺誤差（ｖＢＥ１□−ｖＢＥｓ）が無視できない値とな
るからである。

集積回路においては同一チップ内の２つのトランジスタ
のｖＢＥ　の相対バラツキは同一極性・同一形状の場合
は１ｍｖ以内にすることは比較的容易であるが、ＰＮＰ
とＮＰＮのような極性が異なるツキの差が相対バラツキ
つま！１ｌｖＢＥ　の相殺誤差となってあられれるので
ある。一般に、集積回路におけるＶＢＨの絶対バラツキ
は±２０〜３０ｍＶといわれておシ、これを代入すると
（４）式中の（ｖＢＥ１□−ＶＢＨ６）の相殺誤差ハ最
大±４０〜６０ｍＶの範囲でばらつくことになる。たと
えば、Ｖｃｃ　＝　４　Ｖ　トシテ、分圧サレタ電圧ｖ
ｆ１６＝３ｏ。

ｍＶとすれば、エミッタ電圧は３００±４０〜６０　ｍ
　Ｖの範囲でばらつくことになシ、これはそのままバイ
アス電圧ｖＲ６が±１３〜２０％の範囲でばらつく結果
となる。従って温度変動に対しては良好であるが、量産
時におけるバラツキの面で使用不可なものとなる。

そこで１、本発明は上記のような従来の欠点を解消し、
温度変動が少なく、かつバラツキの少ないバイアス回路
を提供することを目的とするものである。

以下、本発明につき第３図、第４図に示した一実施例に
従って説明する。

第３図において、１９は電源端子、２０はアース端子、
２１は直流電源である。２２はこのバイアス回路の出力
端子に接続される電流源回路群、２３．２４は定電流源
回路を構成するＰＮＰのトランジスタ、２５．２６はそ
の電流源のエミッタ抵抗、２了、２８は電流源の出力電
流の流れる負荷抵抗である。また、バイアス回路におい
て、２９゜３ｏはペア特性のＰＮＰのトランジスタ、３
１゜３．２と３３．３４は各々ペア特性のＮＰＮのトラ
ンジスタ、３’５　、３６はカレントミラー回路を構成
するペア特性のＰＮＰのトランジスタである。

また、トランジスタ３０，３１．３２．３３はコレクタ
とベースが接続されてダイオード接続となっている。

そして、このバイアス回路では、電源端子（第１の電源
端子）１９とアース端子（第２の電源端点に第１のトラ
ンジスタ２９のベースを接続し、そのコレクタをアース
端子２ｏに接続する。第２のトランジスタ３１のエミッ
タを第１のトランジスタ２９のエミッタに接続し、第３
のトランジスタ３３のエミッタを第２のトランジスタ３
１のベースおよびコレクタに接続する。第４のトランジ
スタ３４のベースを第３のトランジスタ３３のべ一スオ
よびコレクタに接続し、第５のトランジスタ３０のエミ
ッタを第４のトランジスタ３４のエミッタに接続する。

さらに、第６のトランジスタ３２のベースおよびコレク
タを第５のトランジスタ３ｏのベースおよびコレクタに
接続し、その第６のトランジスタ３２のエミッタを第３
の抵抗３９を介してアース端子２ｏに接続する。また、
第３゜第４のトランジスタ３３．３４と第１の電源端子
１９との間には、第４のトランジスタ３４のコレクタ電
流に応じて第３のトランジスタ３３にコレクタ電流を供
給するようにトランジスタ３５，３６と抵抗４０．４１
で構成したカレントミラー回路４２を接続する。しかし
て、第５．第６のトランジスタ３０，３２の相互一点を
バイアス電圧の出力端子としている。

さて、この回路において、今トランジスタ３２のエミッ
タ電圧をｖＥ３２とすると ｖＥ３２”ｖｆ３８＋（ｖＢＥ２９−ｖＢＥ３０）”（
ｖＢＥ３１−ｖＢＥ３２）”（ｖＢＥ３３−ｖＢＥ３４
）　　　’・・・・・・（５） となる。そして、トランジスタ３２と２３のｖＢＥが等
しければトランジスタ２３のエミッタ電圧ｖＥ２３はｖ
Ｅ３２に等しく、従って抵抗２７のバイアス電圧ｖＲ２
□は、 ”（ｖＢＥ：５ｌ−ｖＢＥ３２）”（ｖＢＥ３３−ｖＢ
Ｅ３４）　］・・・・・・（６） となる。

ここで、カレントミラー回路４２のトランジスタ３５．
３６のミラー比が約１：１であれば、（６）式の各々の
ｖＢＥ　Ｏ差による誤差成分をΔＶすると（６）式は簡
略化されて、 となる。

け）式におけるΔＶは、各ペアトランジスタのｖＢＥ　
の相対バラツキΔｖＢＥと、トランジスタ３５゜３６の
電流増幅率ｈＦＥ　　の変動に伴うミラー比の変動及び
同じ＜　ｈＦＥ　　に伴うトランジスタ３４のベース電
流の変動とによるトランジスタ３４のエミッタ電流とト
ランジスタ３３のエミッタ電流との比の変動が主要因で
ある。”Ｅ３３／ＩＥ３４の比は、第３図の場合は、近
似的に、 であられされる。ＮＰＮ、ＰＮＰの両トランジスタ共に
ｈＦＥ　　の下限値を５０とすれば、両者共にこの値の
時の電流比は０．９２であって、トランジスタ３個分Ｏ
Ｖ　Ｂ　Ｅ　　テＩｄ　３　Ｘ　Ｖ　Ｔｊｌ　ｎ　（０
、９２）から、約−６，５ｍＶとなる。

次に、ペアトランジスタのΔｖＢＥを±０．５ｍＶとす
ると、このバラツキはランダムであるから、２乗平均す
れば釣上ｏ　、ｅ　ｍ　Ｖとなり、従って、（７）式に
おけるΔＶは−７，４〜＋０．９ｍＶ程度とみなすこと
ができる。

これを第２図の従来例のもの桝（ラツキ範囲±４０〜±
６０ｍＶ　（全体では８０〜１２０ｍＶ）に比べると一
層近く改善されていることがわかる。

さらに、温度変動についても、この回路ではｖＢＥ　の
温度変化の相殺を同一極性、同一形状。

かつ同一電流密度のペアトランジスタを用いて行うよう
にしているため、第２図の従来例の様にＰＮＰとＮＰＮ
）ランジスタによる相殺に比較して、安定性、バラツキ
の面からも一層改善できている。

また、トランジスタ３２のコレクタ端を出力端による電
流フィードバックが働くために低くなシかつ出力電流容
量も比較・的大きい。

この様子を、出力電流工。に対するトランジスタ２３の
エミッタ電圧ｖＥ２３の変動ΔｖＥ２３として従来例の
第２図の回路と比較した特性図を第４図に示す。ここで
、実線が本実施例のものの特性。

破線が従来例の第２図の回路による特性である。

この時の条件としては、第２図、第３図のものともに、
ｌ０＝ｏの状態において、 Ｖｃｃ＝４°Ｖ　　Ｖ１＝３００ｍＶ　（Ｒ１６＝Ｒ３
７＝３７にΩ。

Ｒ１６＝Ｒ３８＝３にΩ）ＶＨ＝３００ｍＶ（Ｒ９＝Ｒ
２□＝６ＫＱ）とし、各トランジスタのエミッタ電流は
全て６０μＡとしている。

第４図から明らかな様に第２図の従来例のものに比して
、本実施例のものの出力電圧−電流特性の良好なこ、と
がわかる。

なお、本実施例では電流源群２２どしてＮＰＮトランジ
スタ２３．２４のものを例示しているが、ＰＮＰ　）ラ
ンジスタの電流源群の場合は、本実施例のトランジスタ
２９〜３４を逆極性にすることで対応できることはいう
までもなく、また、トランジスタ３２と２３のエミッタ
電流を同一にする必要はなく、電流比に応じてトランジ
スタ３２と２３のエミッタサイズ比と抵抗３９と２６の
抵抗比を変えれば任意の電流源にできることはいうまで
もない。

以上の様に、本発明によれば、素子のバラツキや温度変
動が少なく、かつ出力特性の良好なバイアス回路が実現
できる。

【図面の簡単な説明】

第１図は従来の一例のバイアス回路の回路図、第２図は
従来の他の例のバイアス回路の回路図、第３図は本発明
の一実施例におけるバイアス回路の回路図、第４図は第
３図の回路と第２図の回路における特性比較図である。 １９　、２０　、、、、、、電源端子、２９　、、、、
、、第１のトランジスタ、３０　、、、、、、第５のト
ランジスタ、３１　、、、、、、第２のトランジスタ、
３２　、、、、、、第６のトランジスタ、３３　、、、
、、、第３のトランジスタ、３４　、、、、、、第４の
トランジスタ、３５．３６．、、、。 カレントミラー回路用のトランジスタ、３７．３８・・
・・・・分圧用の第１ｇ第２の抵抗・３９・・・・・・
第３の抵抗１４２・争ｅ−−カレントミラー回路。 代理人の氏名　弁理士　中　尾　敏　男ほか１名′ａ２
図

Claims (1)

【特許請求の範囲】
1. 第１と第２の電源端子間に継続接続された第１と第２の
   抵抗と、前記第１と第２の抵抗の接続点にベースが接続
   され前記第２の電源端子にコレクタが接続された第１の
   トランジスタと、前記第１３のトランジスタと逆極性の
   ものであって、エミッタが前記第１のトランジスタのエ
   ミッタに接続された第２のトランジスタ、前記第２のト
   ランジスタのベースおよびコレクタにエミッタが接続さ
   れた第３のトランジスタおよび前記第３のトランジスタ
   のコレクタおよびベースにベースが接続された第４のト
   ランジスタと、前記第１のトランジスタと同極性のもの
   であって、前記第４のトランジスタのエミッタにエミッ
   タが接続された第５のトランジスタと、前記第４のトラ
   ンジスタと同極性のものであって、前記第５のトランジ
   スタのコレクタおよびベースにコレクタおよびベースが
   接続された第６のトランジスタと、前記域６のトランジ
   スタのエミッタと前記第２の電源端子との間に接続され
   た第３の抵抗と、前記第４のトランジスタのコレクタ電
   流に応じて前記第３のトランジスタに電流を供給するカ
   レントミラー回路とを有し、前記第６ζ第６のトランジ
   スタの接続点の電圧を外部バイアス出力とするようにし
   たバイアス回路。