JPS5899014A - 利得調整回路 - Google Patents
利得調整回路Info
- Publication number
- JPS5899014A JPS5899014A JP19927281A JP19927281A JPS5899014A JP S5899014 A JPS5899014 A JP S5899014A JP 19927281 A JP19927281 A JP 19927281A JP 19927281 A JP19927281 A JP 19927281A JP S5899014 A JPS5899014 A JP S5899014A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- base
- current source
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明は利得調整回路に関し、特に、制御特性がよく、
力)つ集積回路化に好適な回路を提供するものである。
力)つ集積回路化に好適な回路を提供するものである。
従来の利得調整回路は第1図に示σ几るような回路構成
が広く用いら几ている。この回路は、ダイオード接続さ
nた2つのトランジスタQl、Q2とこ扛らの各トラン
ジスタのエミッタに各−(−ス全接続した差動対トラン
ジスタQ!l、Q4を有しており、トランジスタG11
およびトランジスタQ2の両エミッタにはそnぞれ電流
源1および同2をそなえ、また、差動対トランジスタQ
3.Q4は5お゛のおののコレクタが抵抗R1,R2を
介して回路電源Vcc Ic 接にされ、各エミッタが
共通接続さ扛て所定の電流源3を通じて接地点に接続さ
扛ている。
が広く用いら几ている。この回路は、ダイオード接続さ
nた2つのトランジスタQl、Q2とこ扛らの各トラン
ジスタのエミッタに各−(−ス全接続した差動対トラン
ジスタQ!l、Q4を有しており、トランジスタG11
およびトランジスタQ2の両エミッタにはそnぞれ電流
源1および同2をそなえ、また、差動対トランジスタQ
3.Q4は5お゛のおののコレクタが抵抗R1,R2を
介して回路電源Vcc Ic 接にされ、各エミッタが
共通接続さ扛て所定の電流源3を通じて接地点に接続さ
扛ている。
諺
この回曽の店本動作をみると、トランジスタQ1あ・よ
びQ2のコレクタ共通接続点に所定基準電圧VRを与え
て、これら両トランジスタに流れる電流(でよって前記
差動対トランジスタの電流比が制御される。各トランジ
スタQ1〜Q4は同じ特性であり、ベース電流はエミッ
タ電流に対して十分小であるとすると、差動対の一方の
トランジスタQ6 を流れる電流工5は次式のように
表わ6−nる。
びQ2のコレクタ共通接続点に所定基準電圧VRを与え
て、これら両トランジスタに流れる電流(でよって前記
差動対トランジスタの電流比が制御される。各トランジ
スタQ1〜Q4は同じ特性であり、ベース電流はエミッ
タ電流に対して十分小であるとすると、差動対の一方の
トランジスタQ6 を流れる電流工5は次式のように
表わ6−nる。
ここで、Io は、信号を含む′電流源30−流。
qは電子の電荷量、7!はボルツマン定奴、°fは絶i
L′M+i 0K 、 VBE3オ、]:びvBE4は
トランジスタQs およびQ4のベース−エミッタ間電
圧である。
L′M+i 0K 、 VBE3オ、]:びvBE4は
トランジスタQs およびQ4のベース−エミッタ間電
圧である。
回路構成からみて、トランジスタQi、Q2のベース・
エミッタ間+g圧をそれぞれvBEl、vBE2 とす
ると、 v −v 、=v−V ・・・・・・・・
・・・・・・・(2)BEa BH3BEI
BH2の関1糸が1J又り)γち、まだ、トラ
ンジスタのベース・エミッタ間重圧とエミッタ電流との
関係から。
エミッタ間+g圧をそれぞれvBEl、vBE2 とす
ると、 v −v 、=v−V ・・・・・・・・
・・・・・・・(2)BEa BH3BEI
BH2の関1糸が1J又り)γち、まだ、トラ
ンジスタのベース・エミッタ間重圧とエミッタ電流との
関係から。
次式がL′i、り立つ。
h 、I2はトランジスタQ1.Q、2のエミッタ電流
であり、I5+ 、 IS2は同トランジスタQN、Q
2のベース・エミッタ接合部の飽和電流である。トラン
ジスタの特性−ヒカ・ら、ISl == IS2とする
と、前記(2)式は、(3)式、(4)式を用いて、次
のようになる。
であり、I5+ 、 IS2は同トランジスタQN、Q
2のベース・エミッタ接合部の飽和電流である。トラン
ジスタの特性−ヒカ・ら、ISl == IS2とする
と、前記(2)式は、(3)式、(4)式を用いて、次
のようになる。
これを、前記(1)式に代入すると、次の関係がイ:↑
られる。
られる。
一ヒ記(6)式によれば、トう/ジスタQ3 の電流工
5は、トランジスタQ1.Q2の電流11. I2を変
化することによって制(11できるものの、I+、I2
に対して比18′llないしは反比例とならず、(II
−1−I2 )項の入ってくる点が、使用上はなはだ
不便をもたらすのである。すなわち、この回路構成によ
り。
5は、トランジスタQ1.Q2の電流11. I2を変
化することによって制(11できるものの、I+、I2
に対して比18′llないしは反比例とならず、(II
−1−I2 )項の入ってくる点が、使用上はなはだ
不便をもたらすのである。すなわち、この回路構成によ
り。
前記抵抗R1もしくはR2を通じて出力を取り出すとき
、入力信号で、前記トランジスタQ1 もしくはQ2
の電流を変化させても、利得が制御電流に比例もしくは
反比1タリレないという難点がある。
、入力信号で、前記トランジスタQ1 もしくはQ2
の電流を変化させても、利得が制御電流に比例もしくは
反比1タリレないという難点がある。
本発明は上述の不都合を解消するものであり。
以下、図面を参照しながら、実施例により、本発明を詳
しくのべる。
しくのべる。
第2図の実施例回路は、npn)ランジスタQ5をダイ
オード接続して、これに電流源4を接続するとともに、
この接続点にpnp)ランジスタQ6のベースを接続し
、同pnpトランジスタQ6 のエミッタに電流源6お
よびnpn)ランジスタQ7のベースを接続し、さらに
、npn)ランジスタQ7 のエミッタに電流源6およ
びnpn)ラン・ンスタQ8のベースを接続し、このn
pn )ランジスタQ8 のコレクタに挿入した蔵抗R
s より出力を取り出す構成である。この回路構成の
動イ乍會みると、トランジスタQ5 には、回路′電源
Vccとの間に接続された電流源4を通じて、その電流
工5が流扛る。また、トランジスタQ6 には、電源V
ccとの間に接続さ扛た電流源5を通じて、その′市流
工6 が流扛る。さらに、−トラン・ジスタQ7 には
、電流源6を通じて電流I6 75:流れ、トランジス
タQ8には、抵抗R5を通じて、負荷電施工8 カニ流
れる。しかして、前記各トランジスタQ5〜QBに流れ
る電流をそれぞれのベース−エミッタ間電圧のvBE5
〜vBEaで表わすと、次の各式のようになる。
オード接続して、これに電流源4を接続するとともに、
この接続点にpnp)ランジスタQ6のベースを接続し
、同pnpトランジスタQ6 のエミッタに電流源6お
よびnpn)ランジスタQ7のベースを接続し、さらに
、npn)ランジスタQ7 のエミッタに電流源6およ
びnpn)ラン・ンスタQ8のベースを接続し、このn
pn )ランジスタQ8 のコレクタに挿入した蔵抗R
s より出力を取り出す構成である。この回路構成の
動イ乍會みると、トランジスタQ5 には、回路′電源
Vccとの間に接続された電流源4を通じて、その電流
工5が流扛る。また、トランジスタQ6 には、電源V
ccとの間に接続さ扛た電流源5を通じて、その′市流
工6 が流扛る。さらに、−トラン・ジスタQ7 には
、電流源6を通じて電流I6 75:流れ、トランジス
タQ8には、抵抗R5を通じて、負荷電施工8 カニ流
れる。しかして、前記各トランジスタQ5〜QBに流れ
る電流をそれぞれのベース−エミッタ間電圧のvBE5
〜vBEaで表わすと、次の各式のようになる。
そこで、出力を前記抵抗R8から取り出すことにすると
、(10)式で示される負荷電流Is 75N重要にな
る。第2図の回路構成において、トランジスタQ8のベ
ース・エミッタ電圧vBE8は仄のように表わされる。
、(10)式で示される負荷電流Is 75N重要にな
る。第2図の回路構成において、トランジスタQ8のベ
ース・エミッタ電圧vBE8は仄のように表わされる。
vBE3−vBE5+vBE6−vBE7””””””
(11)また、ISS〜IS8は各トランジスタQ5〜
Q8のベース・エミッタ接合部の飽和′−流であり、I
ss == IS6 == IS7 二Issとすると
、前記(10)式は次のような関係になる。
(11)また、ISS〜IS8は各トランジスタQ5〜
Q8のベース・エミッタ接合部の飽和′−流であり、I
ss == IS6 == IS7 二Issとすると
、前記(10)式は次のような関係になる。
I5・16
I8− □ ・・・・・・・・・・・・・・・・・・
(12)7 上記(12)式により、負荷電流I8 は独qのパラメ
ータ、Is 、 I6. I7によって制御することが
できる。この負荷電流I8 の変化は、第1図示の従
来例回路に耘けるトランジスタQ5の電流工5すなわち
、前記(6)式の関係に対比してみると、前記おのおの
のパラメータ、Is 、 より 、 I7に比汐1]も
しくは反比しllの関係であり、したがって、この関係
は、自動利得調整に好適の特性である。
(12)7 上記(12)式により、負荷電流I8 は独qのパラメ
ータ、Is 、 I6. I7によって制御することが
できる。この負荷電流I8 の変化は、第1図示の従
来例回路に耘けるトランジスタQ5の電流工5すなわち
、前記(6)式の関係に対比してみると、前記おのおの
のパラメータ、Is 、 より 、 I7に比汐1]も
しくは反比しllの関係であり、したがって、この関係
は、自動利得調整に好適の特性である。
第3図の実施例回路は、前記第2図示の回路構成のうち
、トランジスタQ6およびQ7について、その極性構造
をnpnとpnpとで置き換え、それに対応させて、電
流源6および6をそれぞれ電源側と接地側とに入れ換え
たものである。このような回路構成になしても、動作特
性は本質的に差異がない。
、トランジスタQ6およびQ7について、その極性構造
をnpnとpnpとで置き換え、それに対応させて、電
流源6および6をそれぞれ電源側と接地側とに入れ換え
たものである。このような回路構成になしても、動作特
性は本質的に差異がない。
さらに、第4図の実施例回路は、前記第2図示の回路構
成のうち、トランジスタQs 、 Q6およびQ7
について、その極性構造をnpnとpnpとで置き換え
、それに対応させて、電流源6および6をそれぞれ電源
側と接地側とに入れ換えるとともに、トランジスタQs
、 Q6の低電位側を別の適当な電源v1に接続した
ものである。 この場合も、動作特性上の本質的差異は
ない。
成のうち、トランジスタQs 、 Q6およびQ7
について、その極性構造をnpnとpnpとで置き換え
、それに対応させて、電流源6および6をそれぞれ電源
側と接地側とに入れ換えるとともに、トランジスタQs
、 Q6の低電位側を別の適当な電源v1に接続した
ものである。 この場合も、動作特性上の本質的差異は
ない。
以−上を要するに、本発明の回路構成は、ダイオード接
続てれた第1のトランジスタの一方の端子に第1の電流
源および第2のトランジスタのベースを接続し、前記第
2のトランジスタのエミッタに第2の電流源および第3
のトランジスタのベースを接続り、前り己第3のトラン
ジスタのエミッタに第3の電流源および第4のトランジ
スタのベースを接続するとともに、前記第1.第2.第
3の電流源のうちの少くとも1つ全制御し得るようにな
したことを特徴とする利得調整回路であり、これによっ
て、所定の制御信号と任意の関係をもつ出力信号を得る
ことが可能であり、その制御性は利得調整に好適である
。また、この回路構成は集積回路化にあたっても何らの
障害もなく、頗る好適である。
続てれた第1のトランジスタの一方の端子に第1の電流
源および第2のトランジスタのベースを接続し、前記第
2のトランジスタのエミッタに第2の電流源および第3
のトランジスタのベースを接続り、前り己第3のトラン
ジスタのエミッタに第3の電流源および第4のトランジ
スタのベースを接続するとともに、前記第1.第2.第
3の電流源のうちの少くとも1つ全制御し得るようにな
したことを特徴とする利得調整回路であり、これによっ
て、所定の制御信号と任意の関係をもつ出力信号を得る
ことが可能であり、その制御性は利得調整に好適である
。また、この回路構成は集積回路化にあたっても何らの
障害もなく、頗る好適である。
第1図は従来例利得調整回路図、第2図ないし第4図は
本発明の各笑施例利得調整回路図である。 4.5.6・・・・・・電流源、Q5〜Q8・・・・・
・トランジスタ、R3・・・・・・抵抗、Vcc 、
Vl・・・・・・回路電源。 第1図 第2図 第3図 第4図
本発明の各笑施例利得調整回路図である。 4.5.6・・・・・・電流源、Q5〜Q8・・・・・
・トランジスタ、R3・・・・・・抵抗、Vcc 、
Vl・・・・・・回路電源。 第1図 第2図 第3図 第4図
Claims (1)
- ダイオード接続された第1のトランジスタの一方の端子
に第10′−流源および第2のトランジスタのベースを
接続し、前記第2のトランジスタめエミッタに第2の電
流源および第3のトランジスタのベースを接続し、前記
第3のトランジスタのエミッタに第3のEに流源および
第4のトランジスタのベースを接続するとともに、前記
第1.第2゜第3の電流源のうちの少くとも1つを制御
し得るようになしたことを特徴とする利イ?+調整回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19927281A JPS5899014A (ja) | 1981-12-09 | 1981-12-09 | 利得調整回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19927281A JPS5899014A (ja) | 1981-12-09 | 1981-12-09 | 利得調整回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5899014A true JPS5899014A (ja) | 1983-06-13 |
Family
ID=16405021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19927281A Pending JPS5899014A (ja) | 1981-12-09 | 1981-12-09 | 利得調整回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5899014A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06164249A (ja) * | 1992-11-25 | 1994-06-10 | Nec Corp | 可変利得増幅回路 |
-
1981
- 1981-12-09 JP JP19927281A patent/JPS5899014A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06164249A (ja) * | 1992-11-25 | 1994-06-10 | Nec Corp | 可変利得増幅回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61230411A (ja) | 電気回路 | |
US4348633A (en) | Bandgap voltage regulator having low output impedance and wide bandwidth | |
JPH05206755A (ja) | 基準電圧発生回路 | |
JPH0322723B2 (ja) | ||
US5399914A (en) | High ratio current source | |
JPS5899014A (ja) | 利得調整回路 | |
JPS6357808B2 (ja) | ||
JPH0527139B2 (ja) | ||
JPS58215815A (ja) | コンパレ−タ回路 | |
JPH0413692Y2 (ja) | ||
JPH0145766B2 (ja) | ||
JPS6346845B2 (ja) | ||
JP2729071B2 (ja) | 定電流回路 | |
JPH067379Y2 (ja) | 基準電圧源回路 | |
JPH0434567Y2 (ja) | ||
JPS6143295Y2 (ja) | ||
JPS645369Y2 (ja) | ||
JP2573279B2 (ja) | 電流変換回路 | |
JPS6216015Y2 (ja) | ||
JPH066607Y2 (ja) | 利得制御回路 | |
JPH0680997B2 (ja) | 掛算回路 | |
JPH03179514A (ja) | 定電圧回路 | |
JPS60148208A (ja) | レベル変換回路 | |
JPS6134617A (ja) | 基準電圧発生回路 | |
JPS5835612A (ja) | 安定化電源回路 |