JPS5899014A - 利得調整回路 - Google Patents
利得調整回路Info
- Publication number
- JPS5899014A JPS5899014A JP19927281A JP19927281A JPS5899014A JP S5899014 A JPS5899014 A JP S5899014A JP 19927281 A JP19927281 A JP 19927281A JP 19927281 A JP19927281 A JP 19927281A JP S5899014 A JPS5899014 A JP S5899014A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- base
- current source
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明は利得調整回路に関し、特に、制御特性がよく、
力）つ集積回路化に好適な回路を提供するものである。
力）つ集積回路化に好適な回路を提供するものである。
従来の利得調整回路は第１図に示σ几るような回路構成
が広く用いら几ている。この回路は、ダイオード接続さ
ｎた２つのトランジスタＱｌ、Ｑ２とこ扛らの各トラン
ジスタのエミッタに各−（−ス全接続した差動対トラン
ジスタＱ！ｌ、Ｑ４を有しており、トランジスタＧ１１
およびトランジスタＱ２の両エミッタにはそｎぞれ電流
源１および同２をそなえ、また、差動対トランジスタＱ
３．Ｑ４は５お゛のおののコレクタが抵抗Ｒ１，Ｒ２を
介して回路電源Ｖｃｃ Ｉｃ 接にされ、各エミッタが
共通接続さ扛て所定の電流源３を通じて接地点に接続さ
扛ている。
が広く用いら几ている。この回路は、ダイオード接続さ
ｎた２つのトランジスタＱｌ、Ｑ２とこ扛らの各トラン
ジスタのエミッタに各−（−ス全接続した差動対トラン
ジスタＱ！ｌ、Ｑ４を有しており、トランジスタＧ１１
およびトランジスタＱ２の両エミッタにはそｎぞれ電流
源１および同２をそなえ、また、差動対トランジスタＱ
３．Ｑ４は５お゛のおののコレクタが抵抗Ｒ１，Ｒ２を
介して回路電源Ｖｃｃ Ｉｃ 接にされ、各エミッタが
共通接続さ扛て所定の電流源３を通じて接地点に接続さ
扛ている。
諺
この回曽の店本動作をみると、トランジスタＱ１あ・よ
びＱ２のコレクタ共通接続点に所定基準電圧ＶＲを与え
て、これら両トランジスタに流れる電流（でよって前記
差動対トランジスタの電流比が制御される。各トランジ
スタＱ１〜Ｑ４は同じ特性であり、ベース電流はエミッ
タ電流に対して十分小であるとすると、差動対の一方の
トランジスタＱ６ を流れる電流工５は次式のように
表わ６−ｎる。
びＱ２のコレクタ共通接続点に所定基準電圧ＶＲを与え
て、これら両トランジスタに流れる電流（でよって前記
差動対トランジスタの電流比が制御される。各トランジ
スタＱ１〜Ｑ４は同じ特性であり、ベース電流はエミッ
タ電流に対して十分小であるとすると、差動対の一方の
トランジスタＱ６ を流れる電流工５は次式のように
表わ６−ｎる。
ここで、Ｉｏ は、信号を含む′電流源３０−流。
ｑは電子の電荷量、７！はボルツマン定奴、°ｆは絶ｉ
Ｌ′Ｍ＋ｉ ０Ｋ 、 ＶＢＥ３オ、］：びｖＢＥ４は
トランジスタＱｓ およびＱ４のベース−エミッタ間電
圧である。
Ｌ′Ｍ＋ｉ ０Ｋ 、 ＶＢＥ３オ、］：びｖＢＥ４は
トランジスタＱｓ およびＱ４のベース−エミッタ間電
圧である。
回路構成からみて、トランジスタＱｉ、Ｑ２のベース・
エミッタ間＋ｇ圧をそれぞれｖＢＥｌ、ｖＢＥ２ とす
ると、 ｖ −ｖ 、＝ｖ−Ｖ ・・・・・・・・
・・・・・・・（２）ＢＥａ ＢＨ３ＢＥＩ
ＢＨ２の関１糸が１Ｊ又り）γち、まだ、トラ
ンジスタのベース・エミッタ間重圧とエミッタ電流との
関係から。
エミッタ間＋ｇ圧をそれぞれｖＢＥｌ、ｖＢＥ２ とす
ると、 ｖ −ｖ 、＝ｖ−Ｖ ・・・・・・・・
・・・・・・・（２）ＢＥａ ＢＨ３ＢＥＩ
ＢＨ２の関１糸が１Ｊ又り）γち、まだ、トラ
ンジスタのベース・エミッタ間重圧とエミッタ電流との
関係から。
次式がＬ′ｉ、り立つ。
ｈ 、Ｉ２はトランジスタＱ１．Ｑ、２のエミッタ電流
であり、Ｉ５＋ 、 ＩＳ２は同トランジスタＱＮ、Ｑ
２のベース・エミッタ接合部の飽和電流である。トラン
ジスタの特性−ヒカ・ら、ＩＳｌ ＝＝ ＩＳ２とする
と、前記（２）式は、（３）式、（４）式を用いて、次
のようになる。
であり、Ｉ５＋ 、 ＩＳ２は同トランジスタＱＮ、Ｑ
２のベース・エミッタ接合部の飽和電流である。トラン
ジスタの特性−ヒカ・ら、ＩＳｌ ＝＝ ＩＳ２とする
と、前記（２）式は、（３）式、（４）式を用いて、次
のようになる。
これを、前記（１）式に代入すると、次の関係がイ：↑
られる。
られる。
一ヒ記（６）式によれば、トう／ジスタＱ３ の電流工
５は、トランジスタＱ１．Ｑ２の電流１１． Ｉ２を変
化することによって制（１１できるものの、Ｉ＋、Ｉ２
に対して比１８′ｌｌないしは反比例とならず、（ＩＩ
−１−Ｉ２ ）項の入ってくる点が、使用上はなはだ
不便をもたらすのである。すなわち、この回路構成によ
り。
５は、トランジスタＱ１．Ｑ２の電流１１． Ｉ２を変
化することによって制（１１できるものの、Ｉ＋、Ｉ２
に対して比１８′ｌｌないしは反比例とならず、（ＩＩ
−１−Ｉ２ ）項の入ってくる点が、使用上はなはだ
不便をもたらすのである。すなわち、この回路構成によ
り。
前記抵抗Ｒ１もしくはＲ２を通じて出力を取り出すとき
、入力信号で、前記トランジスタＱ１ もしくはＱ２
の電流を変化させても、利得が制御電流に比例もしくは
反比１タリレないという難点がある。
、入力信号で、前記トランジスタＱ１ もしくはＱ２
の電流を変化させても、利得が制御電流に比例もしくは
反比１タリレないという難点がある。
本発明は上述の不都合を解消するものであり。
以下、図面を参照しながら、実施例により、本発明を詳
しくのべる。
しくのべる。
第２図の実施例回路は、ｎｐｎ）ランジスタＱ５をダイ
オード接続して、これに電流源４を接続するとともに、
この接続点にｐｎｐ）ランジスタＱ６のベースを接続し
、同ｐｎｐトランジスタＱ６ のエミッタに電流源６お
よびｎｐｎ）ランジスタＱ７のベースを接続し、さらに
、ｎｐｎ）ランジスタＱ７ のエミッタに電流源６およ
びｎｐｎ）ラン・ンスタＱ８のベースを接続し、このｎ
ｐｎ ）ランジスタＱ８ のコレクタに挿入した蔵抗Ｒ
ｓ より出力を取り出す構成である。この回路構成の
動イ乍會みると、トランジスタＱ５ には、回路′電源
Ｖｃｃとの間に接続された電流源４を通じて、その電流
工５が流扛る。また、トランジスタＱ６ には、電源Ｖ
ｃｃとの間に接続さ扛た電流源５を通じて、その′市流
工６ が流扛る。さらに、−トラン・ジスタＱ７ には
、電流源６を通じて電流Ｉ６ ７５：流れ、トランジス
タＱ８には、抵抗Ｒ５を通じて、負荷電施工８ カニ流
れる。しかして、前記各トランジスタＱ５〜ＱＢに流れ
る電流をそれぞれのベース−エミッタ間電圧のｖＢＥ５
〜ｖＢＥａで表わすと、次の各式のようになる。
オード接続して、これに電流源４を接続するとともに、
この接続点にｐｎｐ）ランジスタＱ６のベースを接続し
、同ｐｎｐトランジスタＱ６ のエミッタに電流源６お
よびｎｐｎ）ランジスタＱ７のベースを接続し、さらに
、ｎｐｎ）ランジスタＱ７ のエミッタに電流源６およ
びｎｐｎ）ラン・ンスタＱ８のベースを接続し、このｎ
ｐｎ ）ランジスタＱ８ のコレクタに挿入した蔵抗Ｒ
ｓ より出力を取り出す構成である。この回路構成の
動イ乍會みると、トランジスタＱ５ には、回路′電源
Ｖｃｃとの間に接続された電流源４を通じて、その電流
工５が流扛る。また、トランジスタＱ６ には、電源Ｖ
ｃｃとの間に接続さ扛た電流源５を通じて、その′市流
工６ が流扛る。さらに、−トラン・ジスタＱ７ には
、電流源６を通じて電流Ｉ６ ７５：流れ、トランジス
タＱ８には、抵抗Ｒ５を通じて、負荷電施工８ カニ流
れる。しかして、前記各トランジスタＱ５〜ＱＢに流れ
る電流をそれぞれのベース−エミッタ間電圧のｖＢＥ５
〜ｖＢＥａで表わすと、次の各式のようになる。
そこで、出力を前記抵抗Ｒ８から取り出すことにすると
、（１０）式で示される負荷電流Ｉｓ ７５Ｎ重要にな
る。第２図の回路構成において、トランジスタＱ８のベ
ース・エミッタ電圧ｖＢＥ８は仄のように表わされる。
、（１０）式で示される負荷電流Ｉｓ ７５Ｎ重要にな
る。第２図の回路構成において、トランジスタＱ８のベ
ース・エミッタ電圧ｖＢＥ８は仄のように表わされる。
ｖＢＥ３−ｖＢＥ５＋ｖＢＥ６−ｖＢＥ７””””””
（１１）また、ＩＳＳ〜ＩＳ８は各トランジスタＱ５〜
Ｑ８のベース・エミッタ接合部の飽和′−流であり、Ｉ
ｓｓ ＝＝ ＩＳ６ ＝＝ ＩＳ７ 二Ｉｓｓとすると
、前記（１０）式は次のような関係になる。
（１１）また、ＩＳＳ〜ＩＳ８は各トランジスタＱ５〜
Ｑ８のベース・エミッタ接合部の飽和′−流であり、Ｉ
ｓｓ ＝＝ ＩＳ６ ＝＝ ＩＳ７ 二Ｉｓｓとすると
、前記（１０）式は次のような関係になる。
Ｉ５・１６
Ｉ８− □ ・・・・・・・・・・・・・・・・・・
（１２）７ 上記（１２）式により、負荷電流Ｉ８ は独ｑのパラメ
ータ、Ｉｓ 、 Ｉ６． Ｉ７によって制御することが
できる。この負荷電流Ｉ８ の変化は、第１図示の従
来例回路に耘けるトランジスタＱ５の電流工５すなわち
、前記（６）式の関係に対比してみると、前記おのおの
のパラメータ、Ｉｓ 、 より 、 Ｉ７に比汐１］も
しくは反比しｌｌの関係であり、したがって、この関係
は、自動利得調整に好適の特性である。
（１２）７ 上記（１２）式により、負荷電流Ｉ８ は独ｑのパラメ
ータ、Ｉｓ 、 Ｉ６． Ｉ７によって制御することが
できる。この負荷電流Ｉ８ の変化は、第１図示の従
来例回路に耘けるトランジスタＱ５の電流工５すなわち
、前記（６）式の関係に対比してみると、前記おのおの
のパラメータ、Ｉｓ 、 より 、 Ｉ７に比汐１］も
しくは反比しｌｌの関係であり、したがって、この関係
は、自動利得調整に好適の特性である。
第３図の実施例回路は、前記第２図示の回路構成のうち
、トランジスタＱ６およびＱ７について、その極性構造
をｎｐｎとｐｎｐとで置き換え、それに対応させて、電
流源６および６をそれぞれ電源側と接地側とに入れ換え
たものである。このような回路構成になしても、動作特
性は本質的に差異がない。
、トランジスタＱ６およびＱ７について、その極性構造
をｎｐｎとｐｎｐとで置き換え、それに対応させて、電
流源６および６をそれぞれ電源側と接地側とに入れ換え
たものである。このような回路構成になしても、動作特
性は本質的に差異がない。
さらに、第４図の実施例回路は、前記第２図示の回路構
成のうち、トランジスタＱｓ 、 Ｑ６およびＱ７
について、その極性構造をｎｐｎとｐｎｐとで置き換え
、それに対応させて、電流源６および６をそれぞれ電源
側と接地側とに入れ換えるとともに、トランジスタＱｓ
、 Ｑ６の低電位側を別の適当な電源ｖ１に接続した
ものである。 この場合も、動作特性上の本質的差異は
ない。
成のうち、トランジスタＱｓ 、 Ｑ６およびＱ７
について、その極性構造をｎｐｎとｐｎｐとで置き換え
、それに対応させて、電流源６および６をそれぞれ電源
側と接地側とに入れ換えるとともに、トランジスタＱｓ
、 Ｑ６の低電位側を別の適当な電源ｖ１に接続した
ものである。 この場合も、動作特性上の本質的差異は
ない。
以−上を要するに、本発明の回路構成は、ダイオード接
続てれた第１のトランジスタの一方の端子に第１の電流
源および第２のトランジスタのベースを接続し、前記第
２のトランジスタのエミッタに第２の電流源および第３
のトランジスタのベースを接続り、前り己第３のトラン
ジスタのエミッタに第３の電流源および第４のトランジ
スタのベースを接続するとともに、前記第１．第２．第
３の電流源のうちの少くとも１つ全制御し得るようにな
したことを特徴とする利得調整回路であり、これによっ
て、所定の制御信号と任意の関係をもつ出力信号を得る
ことが可能であり、その制御性は利得調整に好適である
。また、この回路構成は集積回路化にあたっても何らの
障害もなく、頗る好適である。
続てれた第１のトランジスタの一方の端子に第１の電流
源および第２のトランジスタのベースを接続し、前記第
２のトランジスタのエミッタに第２の電流源および第３
のトランジスタのベースを接続り、前り己第３のトラン
ジスタのエミッタに第３の電流源および第４のトランジ
スタのベースを接続するとともに、前記第１．第２．第
３の電流源のうちの少くとも１つ全制御し得るようにな
したことを特徴とする利得調整回路であり、これによっ
て、所定の制御信号と任意の関係をもつ出力信号を得る
ことが可能であり、その制御性は利得調整に好適である
。また、この回路構成は集積回路化にあたっても何らの
障害もなく、頗る好適である。
第１図は従来例利得調整回路図、第２図ないし第４図は
本発明の各笑施例利得調整回路図である。 ４．５．６・・・・・・電流源、Ｑ５〜Ｑ８・・・・・
・トランジスタ、Ｒ３・・・・・・抵抗、Ｖｃｃ 、
Ｖｌ・・・・・・回路電源。 第１図 第２図 第３図 第４図
本発明の各笑施例利得調整回路図である。 ４．５．６・・・・・・電流源、Ｑ５〜Ｑ８・・・・・
・トランジスタ、Ｒ３・・・・・・抵抗、Ｖｃｃ 、
Ｖｌ・・・・・・回路電源。 第１図 第２図 第３図 第４図
Claims (1)
- ダイオード接続された第１のトランジスタの一方の端子
に第１０′−流源および第２のトランジスタのベースを
接続し、前記第２のトランジスタめエミッタに第２の電
流源および第３のトランジスタのベースを接続し、前記
第３のトランジスタのエミッタに第３のＥに流源および
第４のトランジスタのベースを接続するとともに、前記
第１．第２゜第３の電流源のうちの少くとも１つを制御
し得るようになしたことを特徴とする利イ？＋調整回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19927281A JPS5899014A (ja) | 1981-12-09 | 1981-12-09 | 利得調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19927281A JPS5899014A (ja) | 1981-12-09 | 1981-12-09 | 利得調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5899014A true JPS5899014A (ja) | 1983-06-13 |
Family
ID=16405021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19927281A Pending JPS5899014A (ja) | 1981-12-09 | 1981-12-09 | 利得調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5899014A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06164249A (ja) * | 1992-11-25 | 1994-06-10 | Nec Corp | 可変利得増幅回路 |
-
1981
- 1981-12-09 JP JP19927281A patent/JPS5899014A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06164249A (ja) * | 1992-11-25 | 1994-06-10 | Nec Corp | 可変利得増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| US4348633A (en) | Bandgap voltage regulator having low output impedance and wide bandwidth | |
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JPH0322723B2 (ja) | ||
| US5399914A (en) | High ratio current source | |
| JPS5899014A (ja) | 利得調整回路 | |
| JPS6357808B2 (ja) | ||
| JPH0527139B2 (ja) | ||
| JPS58215815A (ja) | コンパレ−タ回路 | |
| JPH0413692Y2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JPS6346845B2 (ja) | ||
| JP2729071B2 (ja) | 定電流回路 | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPH0434567Y2 (ja) | ||
| JPS6143295Y2 (ja) | ||
| JPS645369Y2 (ja) | ||
| JP2573279B2 (ja) | 電流変換回路 | |
| JPS6216015Y2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH03179514A (ja) | 定電圧回路 | |
| JPS60148208A (ja) | レベル変換回路 | |
| JPS6134617A (ja) | 基準電圧発生回路 | |
| JPS5835612A (ja) | 安定化電源回路 |