JP2573279B2 - 電流変換回路 - Google Patents
電流変換回路Info
- Publication number
- JP2573279B2 JP2573279B2 JP63012006A JP1200688A JP2573279B2 JP 2573279 B2 JP2573279 B2 JP 2573279B2 JP 63012006 A JP63012006 A JP 63012006A JP 1200688 A JP1200688 A JP 1200688A JP 2573279 B2 JP2573279 B2 JP 2573279B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- circuit
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はカレントミラーと等価の作用を行なう電流変
換回路に関するものであり、特に集積回路において使用
され、入力電流に対して補正もしくは誤差分増幅作用を
もつものである。
換回路に関するものであり、特に集積回路において使用
され、入力電流に対して補正もしくは誤差分増幅作用を
もつものである。
（従来の技術） 最も一般的なカレントミラー回路を第５図に示す。図
中T1は入力側トランジスタ、T2は出力側トランジスタ、
１は入力電流IINが流れる端子、２は出力電流IOUTが流
れる端子である。ところでカレントミラー回路で第７図
のような実線特性を得たい場合、つまり入力電流IINに
対して電流制限効果をもつカレントミラーを得たい場合
がある。第６図はそのための従来回路の一例（実公昭61
−45625号）であり、トランジスタT3、抵抗R1〜R3を付
加し、第７図の入出力電流特性を得ている。
中T1は入力側トランジスタ、T2は出力側トランジスタ、
１は入力電流IINが流れる端子、２は出力電流IOUTが流
れる端子である。ところでカレントミラー回路で第７図
のような実線特性を得たい場合、つまり入力電流IINに
対して電流制限効果をもつカレントミラーを得たい場合
がある。第６図はそのための従来回路の一例（実公昭61
−45625号）であり、トランジスタT3、抵抗R1〜R3を付
加し、第７図の入出力電流特性を得ている。
（発明が解決しようとする課題） しかしながら第６図の回路においては、動作電源電圧
が高い、つまりトランジスタT1，T3による2VBE（ベー
ス、エミッタ間電圧）以上の電圧が必要である。このた
め第６図の回路は、例えばVBE＝0.7Vとして2VBE＝1.4V
であり、1V系以下の超低電圧回路（電池１個使用）に向
かないものであった。
が高い、つまりトランジスタT1，T3による2VBE（ベー
ス、エミッタ間電圧）以上の電圧が必要である。このた
め第６図の回路は、例えばVBE＝0.7Vとして2VBE＝1.4V
であり、1V系以下の超低電圧回路（電池１個使用）に向
かないものであった。
本発明は上記実情に鑑みてなされたもので、低電圧ま
で動作し（例えば電池１個で可）、しかも入力電流の設
定値に対する補正作用、更には誤差分増幅作用をもつ電
流変換回路を提供しようとするものである。
で動作し（例えば電池１個で可）、しかも入力電流の設
定値に対する補正作用、更には誤差分増幅作用をもつ電
流変換回路を提供しようとするものである。
［発明の構成］ （課題を解決するための手段と作用） 本発明は、第１のトランジスタのベース、コレクタ間
に抵抗を接続し、前記第１のトランジスタのベースコレ
クタにそれぞれコレクタ、ベースを接続した前記第１の
トランジスタと同一極性型の第２のトランジスタを有
し、第１、第２のトランジスタのエミッタを共通にした
回路を設け、第１のトランジスタのベース端子を電流入
力端子とし、第１、第２のトランジスタのうちの少くと
も一方とベースを共通として第１、第２のトランジスタ
のうちのいずれかのコレクタ電流に比例した電流を取り
出す第３のトランジスタを具備したことを特徴とする電
流変換回路である。
に抵抗を接続し、前記第１のトランジスタのベースコレ
クタにそれぞれコレクタ、ベースを接続した前記第１の
トランジスタと同一極性型の第２のトランジスタを有
し、第１、第２のトランジスタのエミッタを共通にした
回路を設け、第１のトランジスタのベース端子を電流入
力端子とし、第１、第２のトランジスタのうちの少くと
も一方とベースを共通として第１、第２のトランジスタ
のうちのいずれかのコレクタ電流に比例した電流を取り
出す第３のトランジスタを具備したことを特徴とする電
流変換回路である。
即ち本発明は、この構成により、「入力電流＝第１の
トランジスタのコレクタ電流＋第２のトランジスタのコ
レクタ電流」として、第２のトランジスタのコレクタ電
流に補正作用（つまり第７図の如き電流制限作用）と第
１のトランジスタのコレクタ電流に誤差増幅作用を、例
えば電池１個の超低電圧回路で得られるようにしたもの
である。
トランジスタのコレクタ電流＋第２のトランジスタのコ
レクタ電流」として、第２のトランジスタのコレクタ電
流に補正作用（つまり第７図の如き電流制限作用）と第
１のトランジスタのコレクタ電流に誤差増幅作用を、例
えば電池１個の超低電圧回路で得られるようにしたもの
である。
（実施例） 以下図面を参照して本発明の一実施例を説明する。第
１図は同実施例の回路図（カレントミラー）である。そ
の構成は、NPNトランジスタQ1のベース、コレクタ間に
抵抗R11を接続し、トランジスタQ1のベース、コレクタ
にそれぞれコレクタ、ベースを接続したNPNトランジス
タQ2を設け、かつトランジスタQ1，Q2のエミッタを共通
にした回路を設け、トランジスタQ1のベースを電流入力
端子１に接続し、トランジスタQ2とベースどうしを共通
化したNPNトランジスタQ3を設け、このトランジスタQ3
のエミッタを共通端子（例えば接地）に接続し、コレク
タを電流出力端子２に接続したものである。
１図は同実施例の回路図（カレントミラー）である。そ
の構成は、NPNトランジスタQ1のベース、コレクタ間に
抵抗R11を接続し、トランジスタQ1のベース、コレクタ
にそれぞれコレクタ、ベースを接続したNPNトランジス
タQ2を設け、かつトランジスタQ1，Q2のエミッタを共通
にした回路を設け、トランジスタQ1のベースを電流入力
端子１に接続し、トランジスタQ2とベースどうしを共通
化したNPNトランジスタQ3を設け、このトランジスタQ3
のエミッタを共通端子（例えば接地）に接続し、コレク
タを電流出力端子２に接続したものである。
第１図を数式化して説明する。（ただしベース電流分
は無視した）ここでIc(Q1)，Ic(Q2)をそれぞれトランジ
スタQ1，Q2のコレクタ電流、VBE(Q1)，VBE(Q2)をそれぞ
れトランジスタQ1，Q2のベース、エミッタ間電圧とすれ
ば次式が成立する。
は無視した）ここでIc(Q1)，Ic(Q2)をそれぞれトランジ
スタQ1，Q2のコレクタ電流、VBE(Q1)，VBE(Q2)をそれぞ
れトランジスタQ1，Q2のベース、エミッタ間電圧とすれ
ば次式が成立する。
IIN＝Ic(Q1)＋Ic(Q2) ……（１） VBE(Q1)＝R11・Ic(Q1)＋VBE(Q2) ……（２） 次にVTを熱電圧、IS(Q1)，IS(Q2)をそれぞれトランジ
スタQ1，Q2の飽和電流とすれば この（３），（４）式でVTは で、ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷であ
る。上記（３），（４）式を（２）式に代入し変形すれ
ば 上記（１），（５）式が述める回路方程式である。この
式をIc(Q1)，Ic(Q2)について代数的に解くことは不可能
であるが、（１），（５）式から以下のことは明らかで
ある。
スタQ1，Q2の飽和電流とすれば この（３），（４）式でVTは で、ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷であ
る。上記（３），（４）式を（２）式に代入し変形すれ
ば 上記（１），（５）式が述める回路方程式である。この
式をIc(Q1)，Ic(Q2)について代数的に解くことは不可能
であるが、（１），（５）式から以下のことは明らかで
ある。
（イ）（１）式からIc(Q1)とIc(Q2)の電流和は必ず入力
電流IINに等しい。
電流IINに等しい。
（ロ）（２）式から、つまりIc(Q1)とIc(Q2)の比のlnが
Ｒ・Ic(Q1)に等しいのであるから、Ic(Q1)の変化よりI
c(Q2)の変化（ただしこれは絶対量ではなく、相対量）
が大きい。即ちIc(Q1)，Ic(Q2)の比の変化量が対数圧縮
されている。
Ｒ・Ic(Q1)に等しいのであるから、Ic(Q1)の変化よりI
c(Q2)の変化（ただしこれは絶対量ではなく、相対量）
が大きい。即ちIc(Q1)，Ic(Q2)の比の変化量が対数圧縮
されている。
上記（１），（５）式の概念を図に示したのが第４図
である。これは特に、Ic(Q2)が入力電流補正効果Ａをも
つこと、またこれに対応する入力電流誤差分増幅効果Ｂ
をもつことが特徴である。これにより、第７図の実線カ
ーブに対応する第４図のIc(Q2)のカーブが得られた。そ
してトランジスタQ2，Q3はベース共通で、VBE(Q2)＝V
BE(Q3)なので、トランジスタQ3からIOUT1＝Tc(Q2)＝I
c(Q3)が得られるものである。しかも第１図の回路は、
動作電源電圧が１×VBEと低く、電池１個で済む1V系以
下の超低電圧回路に良好に使用できるものである。
である。これは特に、Ic(Q2)が入力電流補正効果Ａをも
つこと、またこれに対応する入力電流誤差分増幅効果Ｂ
をもつことが特徴である。これにより、第７図の実線カ
ーブに対応する第４図のIc(Q2)のカーブが得られた。そ
してトランジスタQ2，Q3はベース共通で、VBE(Q2)＝V
BE(Q3)なので、トランジスタQ3からIOUT1＝Tc(Q2)＝I
c(Q3)が得られるものである。しかも第１図の回路は、
動作電源電圧が１×VBEと低く、電池１個で済む1V系以
下の超低電圧回路に良好に使用できるものである。
第２図についても同様に、トランジスタQ1，Q4のVBE
が同じ（Q1とQ4の形状が同じ）で、これらトランジスタ
のベースが共通だから、 IOUT2＝Ic(Q1)＝Ic(Q4)が得られるものである。
が同じ（Q1とQ4の形状が同じ）で、これらトランジスタ
のベースが共通だから、 IOUT2＝Ic(Q1)＝Ic(Q4)が得られるものである。
第３図は第１図、第２図の組み合わせ実施例である。
ただし第３図において各トランジスタのエミッタに抵抗
（R21〜R24）を挿入した。ここでもしR21＝R24，Q1：Q4
＝1:1ならば、Q1とQ4のベースは共通なので、第４図のI
c(Q1)（IOUT2）が取り出せ、またもしR22＝R23，Q2：Q3
＝1:1ならば、Q2とQ3のベースは共通なので、第４図のI
c(Q2)（IOUT1）が取り出せるものである。
ただし第３図において各トランジスタのエミッタに抵抗
（R21〜R24）を挿入した。ここでもしR21＝R24，Q1：Q4
＝1:1ならば、Q1とQ4のベースは共通なので、第４図のI
c(Q1)（IOUT2）が取り出せ、またもしR22＝R23，Q2：Q3
＝1:1ならば、Q2とQ3のベースは共通なので、第４図のI
c(Q2)（IOUT1）が取り出せるものである。
なお本発明は実施例に限られず、種々の応用が可能で
ある。例えば実施例では1:1のミラー電流を取り出す場
合を説明したが、1:n（任意の正数）のミラー電流を取
り出す場合にも適用できる。
ある。例えば実施例では1:1のミラー電流を取り出す場
合を説明したが、1:n（任意の正数）のミラー電流を取
り出す場合にも適用できる。
［発明の効果］ 以上説明した如く本発明によれば、低電圧まで動作
し、また入力電流補正作用、入力電流誤差分増幅作用を
もつ電流変換回路が提供できるものである。
し、また入力電流補正作用、入力電流誤差分増幅作用を
もつ電流変換回路が提供できるものである。
第１図ないし第３図は本発明の各実施例の回路図、第４
図は同回路で得られる特性図、第５図、第６図は従来の
ミラー回路図、第７図は第６図の回路で得られる特性図
である。 Q1〜Q4…NPNトランジスタ、R11…抵抗、１…入力端子、
2,3…出力端子。
図は同回路で得られる特性図、第５図、第６図は従来の
ミラー回路図、第７図は第６図の回路で得られる特性図
である。 Q1〜Q4…NPNトランジスタ、R11…抵抗、１…入力端子、
2,3…出力端子。
Claims (1)
- 【請求項１】第１のトランジスタのベース、コレクタ間
に抵抗を接続し、前記第１のトランジスタのベース、コ
レクタにそれぞれコレクタ、ベースを接続した前記第１
のトランジスタと同一極性型の第２のトランジスタを有
し、第１、第２のトランジスタのエミッタを共通にした
回路を設け、第１のトランジスタのベース端子を電流入
力端子とし、第１、第２のトランジスタのうちの少くと
も一方とベースを共通として第１、第２のトランジスタ
のうちのいずれかのコレクタ電流に比例した電流を取り
出す第３のトランジスタを具備したことを特徴とする電
流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012006A JP2573279B2 (ja) | 1988-01-22 | 1988-01-22 | 電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012006A JP2573279B2 (ja) | 1988-01-22 | 1988-01-22 | 電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01188110A JPH01188110A (ja) | 1989-07-27 |
| JP2573279B2 true JP2573279B2 (ja) | 1997-01-22 |
Family
ID=11793500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63012006A Expired - Fee Related JP2573279B2 (ja) | 1988-01-22 | 1988-01-22 | 電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2573279B2 (ja) |
-
1988
- 1988-01-22 JP JP63012006A patent/JP2573279B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01188110A (ja) | 1989-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS592410A (ja) | 電流増幅器 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2573279B2 (ja) | 電流変換回路 | |
| JPS6154286B2 (ja) | ||
| JPH0225561B2 (ja) | ||
| EP0104950A2 (en) | A differential amplifier circuit | |
| JP3106584B2 (ja) | 掛算回路 | |
| JPS6066511A (ja) | 対数圧縮増幅回路 | |
| JPH0328581Y2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| JP2900879B2 (ja) | バイポーラ・マルチプライヤ | |
| JPH0438568Y2 (ja) | ||
| JPS5829621Y2 (ja) | 信号変換回路 | |
| JPS59127412A (ja) | 対数圧縮増幅回路 | |
| JPS645369Y2 (ja) | ||
| JPS61292408A (ja) | 利得可変増幅回路 | |
| JP2901397B2 (ja) | 非線型増幅器 | |
| JP2781850B2 (ja) | 利得可変増幅回路 | |
| JPH0476714A (ja) | 定電圧発生回路 | |
| JPH0744410B2 (ja) | 利得制御回路 | |
| JPS62133810A (ja) | 掛算回路 | |
| JPH0716210U (ja) | 基準電圧源回路 | |
| JPS63296404A (ja) | 差動増幅回路 | |
| JPS6322150B2 (ja) | ||
| JPH0666649B2 (ja) | ヒステリシスコンパレ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |