JPH0346848B2 - - Google Patents
Info
- Publication number
- JPH0346848B2 JPH0346848B2 JP61203302A JP20330286A JPH0346848B2 JP H0346848 B2 JPH0346848 B2 JP H0346848B2 JP 61203302 A JP61203302 A JP 61203302A JP 20330286 A JP20330286 A JP 20330286A JP H0346848 B2 JPH0346848 B2 JP H0346848B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- current mirror
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
この発明は特に集積回路（IC）化に好適する
カレントミラー回路を用いて簡易に温度補償をな
し得るように改良した定電圧回路に関する。
カレントミラー回路を用いて簡易に温度補償をな
し得るように改良した定電圧回路に関する。
従来、第１図に示すように構成されたカレント
ミラー回路を用いて温度補償を行なう定電圧回路
が知られている。すなわち、これはトランジスタ
Q1，Q2，Q3によるカレントミラー回路を含む定
電流源からの定電流でバイアスされるトランジス
タQ5の電流レベルの同ダイオード接続のトラン
ジスタQ4で設定し、トランジスタQ5に直結され
たトランジスタQ6から温度補償を伴つた定電圧
出力を得るようにしたものである。
ミラー回路を用いて温度補償を行なう定電圧回路
が知られている。すなわち、これはトランジスタ
Q1，Q2，Q3によるカレントミラー回路を含む定
電流源からの定電流でバイアスされるトランジス
タQ5の電流レベルの同ダイオード接続のトラン
ジスタQ4で設定し、トランジスタQ5に直結され
たトランジスタQ6から温度補償を伴つた定電圧
出力を得るようにしたものである。
しかしながら、このような従来の定電圧回路に
あつてはトランジスタQ1〜Q6の６個のトランジ
スタと抵抗R1〜R3の３個の抵抗を必要とするの
で構成が複雑化するという欠点を有していた。ま
た、この回路構成では出力インピーダンスを低く
とることができないという欠点を有していた。
あつてはトランジスタQ1〜Q6の６個のトランジ
スタと抵抗R1〜R3の３個の抵抗を必要とするの
で構成が複雑化するという欠点を有していた。ま
た、この回路構成では出力インピーダンスを低く
とることができないという欠点を有していた。
そこで、この発明は以上のような点に鑑みてな
されたもので、構成簡易にして温度補償をなし
得、しかも出力インピーダンスを低くとることが
できるように改良した極めて良好な定電圧回路を
提供することを目的としている。
されたもので、構成簡易にして温度補償をなし
得、しかも出力インピーダンスを低くとることが
できるように改良した極めて良好な定電圧回路を
提供することを目的としている。
以下図面を参照してこの発明の一実施例につき
詳細に説明する。
詳細に説明する。
先ず、この発明の原理的な構成について説明す
ると、第２図に示すようにカレントミラー回路を
構成するPNPトランジスタQ11，Q12は、その両
エミツタが共通に抵抗R11を介して電源Vccに接
続されると共に第１の出力端となる基準側端子01
に接続され且つその両ベースが共通にQ12側のコ
レクタならびに第１の出力端となる出力端子Q2
に接続される。そして、前記PNPトランジスタ
Q11，Q12の両コレクタに各コレクタが対応して
接続されるNPNトランジスタQ13，Q14は１：Ｎ
に面積比が設定される各エミツタが前者側は直接
的に後者側が抵抗R13を介して抵抗R12の一端に
接続され且つ両ベースが共通に第２の出力端とな
る出力側端子O3に接続されると共にQ13側のコレ
クタに接続される。また、前記抵抗R12の他端は
接地GNDに接続されると共に第２の出力端とな
る基準側端子O4に接続される。
ると、第２図に示すようにカレントミラー回路を
構成するPNPトランジスタQ11，Q12は、その両
エミツタが共通に抵抗R11を介して電源Vccに接
続されると共に第１の出力端となる基準側端子01
に接続され且つその両ベースが共通にQ12側のコ
レクタならびに第１の出力端となる出力端子Q2
に接続される。そして、前記PNPトランジスタ
Q11，Q12の両コレクタに各コレクタが対応して
接続されるNPNトランジスタQ13，Q14は１：Ｎ
に面積比が設定される各エミツタが前者側は直接
的に後者側が抵抗R13を介して抵抗R12の一端に
接続され且つ両ベースが共通に第２の出力端とな
る出力側端子O3に接続されると共にQ13側のコレ
クタに接続される。また、前記抵抗R12の他端は
接地GNDに接続されると共に第２の出力端とな
る基準側端子O4に接続される。
なお、以上においてNPNトランジスタQ13，
Q14もやはりカレントミラー回路を構成するもの
で、前記PNPトランジスタQ11，Q12によるカレ
ントミラー回路と結合されて、ループを形成して
いる。
Q14もやはりカレントミラー回路を構成するもの
で、前記PNPトランジスタQ11，Q12によるカレ
ントミラー回路と結合されて、ループを形成して
いる。
而して、以上の構成において電源Vccと接地
GND間に所定の電圧が印加されたとすると、特
性の僅かな相違等の何んらかの原因でトランジス
タQ11〜Q14には僅かな電流が流れるようになる。
この場合、トランジスタQ11，Q13，Q14，Q12と
いう電流増幅ループについてみると、該ループ電
流が非常に小さい間は抵抗R13における電圧降下
ΔVBEを無視し得るので、該ループは利得Ｎの正
帰還ループとなつて各トランジスタに流れる電流
が急激に増加するようになる。そして、各トラン
ジスタの電流増幅率が１に比べて十分に大きいと
仮定すると、上記の各トランジスタに流れる電流
がある値になつた状態でΔVBEによる負帰還が加
わるので一定電流I1でループが安定するようにな
る。
GND間に所定の電圧が印加されたとすると、特
性の僅かな相違等の何んらかの原因でトランジス
タQ11〜Q14には僅かな電流が流れるようになる。
この場合、トランジスタQ11，Q13，Q14，Q12と
いう電流増幅ループについてみると、該ループ電
流が非常に小さい間は抵抗R13における電圧降下
ΔVBEを無視し得るので、該ループは利得Ｎの正
帰還ループとなつて各トランジスタに流れる電流
が急激に増加するようになる。そして、各トラン
ジスタの電流増幅率が１に比べて十分に大きいと
仮定すると、上記の各トランジスタに流れる電流
がある値になつた状態でΔVBEによる負帰還が加
わるので一定電流I1でループが安定するようにな
る。
ここで、ΔVBEは
ΔVBE＝VTlnN ……(1)
で表わされるもので（但しVT＝KT／ｑ，Ｋ：ボ
ルツマン定数、ｑ：電子の電荷、Ｔ：絶対温度）、
第１図の場合にはΔVBE＝I1R13の条件で安定する
から I1＝VT／R13lnN ……(2) となる。
ルツマン定数、ｑ：電子の電荷、Ｔ：絶対温度）、
第１図の場合にはΔVBE＝I1R13の条件で安定する
から I1＝VT／R13lnN ……(2) となる。
一方、第１の出力端となる端子01，02に導出さ
れる出力電圧V1は V1＝2R11I1＋VBE（Q11） ＝2R11VT／R13lnN＋VBE（Q11） ……(3) で表わされる。ここで、VBEはトランジスタのベ
ース・エミツタ間電圧であつて、約−２ｍＶ／℃
の温度特性を有している。またVTはトランジス
タの熱電圧成分であつて、常温では約26ｍＶの値
をもち、それの温度特性は約＋0.1ｍＶ／℃であ
る。
れる出力電圧V1は V1＝2R11I1＋VBE（Q11） ＝2R11VT／R13lnN＋VBE（Q11） ……(3) で表わされる。ここで、VBEはトランジスタのベ
ース・エミツタ間電圧であつて、約−２ｍＶ／℃
の温度特性を有している。またVTはトランジス
タの熱電圧成分であつて、常温では約26ｍＶの値
をもち、それの温度特性は約＋0.1ｍＶ／℃であ
る。
今、(3)式に関する温度係数を求めると
∂V1／∂T＝2R11／R13lnN・∂VT／∂T＋∂／∂TVBE(Q11
)……(4) となる。この(4)式で左辺の∂V1／∂T＝０とし得る条 件を求めてやれば、(3)式が温度依存性をもたない
ようにすることができる。ここで、式の右辺で、
∂VT／∂T＝0.1ｍＶ／℃，∂／∂TVBE（Q11）＝２ｍＶ
／℃ であることが上述から分つているので、左辺の
∂V1／∂T＝０とし得る条件は 2R11／R13lnN≒−∂／∂TVBE（Q11）／∂VT／∂T ＝２ｍＶ／℃／0.1ｍＶ／℃＝20 で与えられる。
)……(4) となる。この(4)式で左辺の∂V1／∂T＝０とし得る条 件を求めてやれば、(3)式が温度依存性をもたない
ようにすることができる。ここで、式の右辺で、
∂VT／∂T＝0.1ｍＶ／℃，∂／∂TVBE（Q11）＝２ｍＶ
／℃ であることが上述から分つているので、左辺の
∂V1／∂T＝０とし得る条件は 2R11／R13lnN≒−∂／∂TVBE（Q11）／∂VT／∂T ＝２ｍＶ／℃／0.1ｍＶ／℃＝20 で与えられる。
従つて、(3)式に右辺の第１項中VTを除いた値
を20程度につまり 2R11／R13lnN20 に選定してやれば、第１の出力端に導出される出
力電圧V1について、その温度特性を殆んど零に
（勿論、任意の温度特性をもたせることも容易で
ある）することが可能となる。つまり、そのとき
の抵抗R11の電圧降下は26ｍＶ×20＝520ｍＶと
ななるから、V1≒0.52V＋0.7V＝1.22V付近にな
るようにR11，R13，Ｎの値を選定してやればよ
いものである。
を20程度につまり 2R11／R13lnN20 に選定してやれば、第１の出力端に導出される出
力電圧V1について、その温度特性を殆んど零に
（勿論、任意の温度特性をもたせることも容易で
ある）することが可能となる。つまり、そのとき
の抵抗R11の電圧降下は26ｍＶ×20＝520ｍＶと
ななるから、V1≒0.52V＋0.7V＝1.22V付近にな
るようにR11，R13，Ｎの値を選定してやればよ
いものである。
例えば、Ｎ＝４，R13＝360Ωとすれば
R11＝20×360／2ln4＝2597Ω
となる。また、そのときのI1は
I1＝26ｍＶ／360Ωln4＝0.10ｍＡ
となる。
また、第２の出力端となる端子O3，O4から導
出される出力電圧V2についても、前述のV1の場
合に準じて抵抗R12での電圧降下を0.52V付近に
設定してやれば、その温度特性を殆んど零にする
ことができる。
出される出力電圧V2についても、前述のV1の場
合に準じて抵抗R12での電圧降下を0.52V付近に
設定してやれば、その温度特性を殆んど零にする
ことができる。
そして、このような温度補償をなし得る定電圧
回路は４個のトランジスタと２〜３個の抵抗とで
よいので回路構成が簡易であると共にエミツタ面
積比Ｎや抵抗R11／R13比を精度よく管理できる
のでIC化に適し、しかもループの正帰還および
負帰還とのバランスによつて電流値が決まるの
で、電源Vcc、接地GND間の電源電圧の影響を
受けにくいと共に低電源電圧（1.5V位まで）で
使用でき、加えて電源側および接地側を基準とし
た出力電圧の一方または両方を同時に取り出すこ
とができるという特徴を有している。
回路は４個のトランジスタと２〜３個の抵抗とで
よいので回路構成が簡易であると共にエミツタ面
積比Ｎや抵抗R11／R13比を精度よく管理できる
のでIC化に適し、しかもループの正帰還および
負帰還とのバランスによつて電流値が決まるの
で、電源Vcc、接地GND間の電源電圧の影響を
受けにくいと共に低電源電圧（1.5V位まで）で
使用でき、加えて電源側および接地側を基準とし
た出力電圧の一方または両方を同時に取り出すこ
とができるという特徴を有している。
ところで、以上において起動時の微小電流のレ
ベルが小さいと、電源オン時に起動しない場合も
考えられるので、このような場合には第３図に示
すように第２図の回路に対して抵抗R14とダイオ
ードQ16によつて起動時に僅かな電流を流すトラ
ンジスタQ15の如き起動回路を付加してやればよ
い。すなわち、この起動回路は起動時のみに必要
な起動電流を流し、起動後は抵抗R12に生じる電
圧降下によつてトランジスタQ5がカツトオフさ
れることにより、定常状態において何んらの不都
合を生じるものではない。
ベルが小さいと、電源オン時に起動しない場合も
考えられるので、このような場合には第３図に示
すように第２図の回路に対して抵抗R14とダイオ
ードQ16によつて起動時に僅かな電流を流すトラ
ンジスタQ15の如き起動回路を付加してやればよ
い。すなわち、この起動回路は起動時のみに必要
な起動電流を流し、起動後は抵抗R12に生じる電
圧降下によつてトランジスタQ5がカツトオフさ
れることにより、定常状態において何んらの不都
合を生じるものではない。
次に、以上のような原理的構成に基く、この発
明の要部について説明すると、第４図は例えば第
２図の回路の抵抗R12と接地間にダイオードＱ２
１を直列に接続して抵抗R12とダイオードQ21の
接続両端から出力電圧V2′を取り出すようにする
ことにより、出力インピーダンスを低くとること
ができるようにしたものである。なお、この第４
図においては第２図の回路における抵抗R11を省
略する場合を示している。
明の要部について説明すると、第４図は例えば第
２図の回路の抵抗R12と接地間にダイオードＱ２
１を直列に接続して抵抗R12とダイオードQ21の
接続両端から出力電圧V2′を取り出すようにする
ことにより、出力インピーダンスを低くとること
ができるようにしたものである。なお、この第４
図においては第２図の回路における抵抗R11を省
略する場合を示している。
そして、以上のような定電圧回路は例えばポー
タブルラジオ付きカセツトテープレコーダ等のオ
ーデイオ用として特にチユーナ用ICあるいは
PLLMPX用ICのVCO用等の定電圧回路に好適す
るものであるが、これ以外にもカメラ用IC等の
ツエナーダイオードに代わる定電圧発生手段また
は基準電圧源として幅広く利用することができ
る。
タブルラジオ付きカセツトテープレコーダ等のオ
ーデイオ用として特にチユーナ用ICあるいは
PLLMPX用ICのVCO用等の定電圧回路に好適す
るものであるが、これ以外にもカメラ用IC等の
ツエナーダイオードに代わる定電圧発生手段また
は基準電圧源として幅広く利用することができ
る。
従つて、以上詳述したようにこの発明によれ
ば、構成簡易にして温度補償をなし得、しかも出
力インピーダンスを低くとることができるように
改良した極めて良好な定電圧回路の提供すること
が可能となる。
ば、構成簡易にして温度補償をなし得、しかも出
力インピーダンスを低くとることができるように
改良した極めて良好な定電圧回路の提供すること
が可能となる。
第１図は従来の定電圧回路を示す結線図、第２
図はこの発明に係る定電圧回路の原理的構成例を
示す結線図、第３図は同例に起動回路を付加した
場合を示す結線図、第４図は同じくこの発明に係
る定電圧回路の一実施例を示す結線図である。 Q11，Q12……PNPトランジスタ、Q13，Q14…
…NPNトランジスタ、R11〜R13……抵抗、Vcc
……電源、GND……接地、O1〜O4……出力端、
Q21……ダイオード。
図はこの発明に係る定電圧回路の原理的構成例を
示す結線図、第３図は同例に起動回路を付加した
場合を示す結線図、第４図は同じくこの発明に係
る定電圧回路の一実施例を示す結線図である。 Q11，Q12……PNPトランジスタ、Q13，Q14…
…NPNトランジスタ、R11〜R13……抵抗、Vcc
……電源、GND……接地、O1〜O4……出力端、
Q21……ダイオード。
Claims (1)
- 【特許請求の範囲】 １ 第１および第２のカレントミラー回路を互い
に逆極性のトランジスタ対で構成し、前記第１お
よび第２のカレントミラー回路のいずれか一方の
トランジスタ対のエミツタ電流密度を１：Ｎに異
ならせて前記第１および第２のカレントミラー回
路の各トランジスタ対を互いの入出力関係を逆に
してループ状に結合し、前記第１および第２のカ
レントミラー回路のいずれか一方のトランジスタ
対のエミツタ結合路にR13なる値の第１の抵抗を
直列に挿入し、前記第１および第２のカレントミ
ラー回路のいずれか一方のトランジスタ対のエミ
ツタ結合部と接地間にR12なる値の第２の抵抗と
ダイオードとを直列に挿入し、少なくともこの第
２の抵抗とダイオードが挿入される両端間に定電
圧出力導出用の出力端子を設け、前記R13，R12
およびＮの関係を2R12／R13lnN≒20の関係に設定し たことを特徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61203302A JPS6254313A (ja) | 1986-08-29 | 1986-08-29 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61203302A JPS6254313A (ja) | 1986-08-29 | 1986-08-29 | 定電圧回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6514678A Division JPS54156153A (en) | 1978-05-31 | 1978-05-31 | Temperature compensating constant voltage circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6254313A JPS6254313A (ja) | 1987-03-10 |
| JPH0346848B2 true JPH0346848B2 (ja) | 1991-07-17 |
Family
ID=16471781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61203302A Granted JPS6254313A (ja) | 1986-08-29 | 1986-08-29 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6254313A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2871366A1 (fr) | 2004-06-09 | 2005-12-16 | Ceravic Soc Par Actions Simpli | Implant expansible prothetique osseux |
| FR3015221B1 (fr) | 2013-12-23 | 2017-09-01 | Vexim | Systeme d'implant intravertebral expansible avec fixation pediculaire posterieure |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH569488A5 (ja) * | 1973-03-09 | 1975-11-28 | Population Res Inc | |
| JPS50343A (ja) * | 1973-05-07 | 1975-01-06 | ||
| JPS5443172A (en) * | 1977-09-12 | 1979-04-05 | Sakai Chem Ind Co Ltd | Treating method for chromium-containing material |
| JPS54156153A (en) * | 1978-05-31 | 1979-12-08 | Toshiba Corp | Temperature compensating constant voltage circuit |
-
1986
- 1986-08-29 JP JP61203302A patent/JPS6254313A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6254313A (ja) | 1987-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
| JPH08321732A (ja) | カレントミラー回路および基準電流回路 | |
| US4578633A (en) | Constant current source circuit | |
| JPS6222283B2 (ja) | ||
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JPH0123802B2 (ja) | ||
| US4590419A (en) | Circuit for generating a temperature-stabilized reference voltage | |
| JPS6346444B2 (ja) | ||
| JPS6258009B2 (ja) | ||
| JPH0526208B2 (ja) | ||
| JPH0346848B2 (ja) | ||
| JP2809927B2 (ja) | 定電流源回路 | |
| JPH0844449A (ja) | 定電圧回路 | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JP2001174337A (ja) | 温度スイッチ回路 | |
| JPH036020Y2 (ja) | ||
| JPH07104876A (ja) | 定電流回路内蔵ｉｃ | |
| JPH0232644B2 (ja) | ||
| JPS58976Y2 (ja) | トランジスタノバイアスカイロ | |
| JPH0544042B2 (ja) | ||
| JPS645369Y2 (ja) | ||
| JPS5855454Y2 (ja) | 定電流回路 | |
| JP3024026B2 (ja) | バンドギャップ型定電圧発生回路 | |
| JPH0316646B2 (ja) |