JPS6254313A - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPS6254313A JPS6254313A JP61203302A JP20330286A JPS6254313A JP S6254313 A JPS6254313 A JP S6254313A JP 61203302 A JP61203302 A JP 61203302A JP 20330286 A JP20330286 A JP 20330286A JP S6254313 A JPS6254313 A JP S6254313A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- current mirror
- circuit
- constant voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は特に集積回路（ＩＣ）（ヒに好適するカレン
トミラー回路を用いて簡易に温度補償をなし得るように
改良した定電圧回路に関する。
トミラー回路を用いて簡易に温度補償をなし得るように
改良した定電圧回路に関する。
従来、第１図に示すように構成されたカレントミラー回
路を用いて温度補償を行なう定電圧回路が知られている
。すなわち、これはトランジスタＱ１ 、 Ｑ２ 、
Ｑ５によるカレントミラー回路を含む定電流源からの定
電流でバイアスされるトランジスタＱ５の電流レベルを
同ダイオード接続のトランジスタＱで設定し、トランジ
スタＱ５に直結されたトランジスタＱ６から温度補償を
伴なった定電圧出力を得るようにしたものである。
路を用いて温度補償を行なう定電圧回路が知られている
。すなわち、これはトランジスタＱ１ 、 Ｑ２ 、
Ｑ５によるカレントミラー回路を含む定電流源からの定
電流でバイアスされるトランジスタＱ５の電流レベルを
同ダイオード接続のトランジスタＱで設定し、トランジ
スタＱ５に直結されたトランジスタＱ６から温度補償を
伴なった定電圧出力を得るようにしたものである。
しかしながら、このような従来の定電圧回路にあっては
トランジスタＱ１〜Ｑ６の６個のトランジスタと抵抗Ｒ
１〜Ｒ３の３個の抵抗を必要とするので構成が複雑化す
るという欠点を有していた。また、この回路構成では出
力インピーダンスを低くとることができないという欠点
を有していた。
トランジスタＱ１〜Ｑ６の６個のトランジスタと抵抗Ｒ
１〜Ｒ３の３個の抵抗を必要とするので構成が複雑化す
るという欠点を有していた。また、この回路構成では出
力インピーダンスを低くとることができないという欠点
を有していた。
そこで、この発明は以上のような点に鑑みてなされたも
ので、構成簡易にして温度補償をなし得、′しかも出力
インピーダンスを低くとることができるように改良した
極めて良好な定電圧回路を提供することを目的としてい
る。
ので、構成簡易にして温度補償をなし得、′しかも出力
インピーダンスを低くとることができるように改良した
極めて良好な定電圧回路を提供することを目的としてい
る。
以下図面を参照してこの発明の一実施例につき詳細に説
明する。
明する。
先ず、この発明の原理的な構成について説明すると、第
２図に示すようにカレントミラー回路を構成するＰＮＰ
）ランソスタＱ１１．Ｑ、２は、その両エミッタが共
通に抵抗Ｒ１１を介して電源Ｖｃｃに接続されると共に
第１の出力端となる基準側端子０１に接続され且つその
両ベースが共通にＱ、２側のコレクタならびに第１の出
力端となる出力側端子Ｑ２に接続される。そして、前記
ＰＮＰ トランジスタＱ１１゜Ｑ１２の両コレクタに各
コレクタが対応して接続されるＮＰＮ トランジスタＱ
１３１Ｑ１４は１：Ｎに面積比が設定される各エミッタ
が前者側Ｆｉ直接的に後者側が抵抗Ｒ１３を介して抵抗
Ｒ１２の一端に接続され且つ両ベースが共通に第２の出
力端となる出力側端子０３に接続されると共にＱ１３側
のコレクタに接続される。また、前記抵抗Ｒ１□の他端
は接地ＧＮＤに接続されると共に第２の出力端となる基
準側端子ｏ４に接続される。
２図に示すようにカレントミラー回路を構成するＰＮＰ
）ランソスタＱ１１．Ｑ、２は、その両エミッタが共
通に抵抗Ｒ１１を介して電源Ｖｃｃに接続されると共に
第１の出力端となる基準側端子０１に接続され且つその
両ベースが共通にＱ、２側のコレクタならびに第１の出
力端となる出力側端子Ｑ２に接続される。そして、前記
ＰＮＰ トランジスタＱ１１゜Ｑ１２の両コレクタに各
コレクタが対応して接続されるＮＰＮ トランジスタＱ
１３１Ｑ１４は１：Ｎに面積比が設定される各エミッタ
が前者側Ｆｉ直接的に後者側が抵抗Ｒ１３を介して抵抗
Ｒ１２の一端に接続され且つ両ベースが共通に第２の出
力端となる出力側端子０３に接続されると共にＱ１３側
のコレクタに接続される。また、前記抵抗Ｒ１□の他端
は接地ＧＮＤに接続されると共に第２の出力端となる基
準側端子ｏ４に接続される。
なお、以上においてＮＰＮ トランジスタＱｌ！ｉ ’
Ｑ１４もやはシカレントミラー回路を構成するもので
、前記ＰＮＰ ）ランジスタＱ１１１ Ｑ１２によるカ
レントミラー回路と結合されて、ループを形成している
。
Ｑ１４もやはシカレントミラー回路を構成するもので
、前記ＰＮＰ ）ランジスタＱ１１１ Ｑ１２によるカ
レントミラー回路と結合されて、ループを形成している
。
而して、以上の構成において電源Ｖｃｃと接地ＧＮＤ間
に所定の電圧が印加されたとすると、特性の僅かな相違
等の何んらかの原因でトランジスタＱ１１〜Ｑ１４には
僅かな電流が流れるようになる。この場合、トランジス
タＱ１１ ’ Ｑ１？ｉ ｌ Ｑ１４ ’ Ｑ１□とい
う電流増幅ループについてみると、該ルーｆ電流が非常
に小さい間は抵抗Ｒ１３における電圧降下Δ”ＢＫを無
視し得るので、該ループは利得Ｎの正帰還ループとなっ
て各トランジスタに流れる電流が急激に増加するように
なる。そして、各トランジスタの電流増幅率がＩＩ／ｃ
比べて十分に太きいと仮定すると、上記の各トランジス
タに流れる電流がある値になった状態でΔｖＥｚによる
負帰還が加わるので一定電流１１でループが安定するよ
うになる。
に所定の電圧が印加されたとすると、特性の僅かな相違
等の何んらかの原因でトランジスタＱ１１〜Ｑ１４には
僅かな電流が流れるようになる。この場合、トランジス
タＱ１１ ’ Ｑ１？ｉ ｌ Ｑ１４ ’ Ｑ１□とい
う電流増幅ループについてみると、該ルーｆ電流が非常
に小さい間は抵抗Ｒ１３における電圧降下Δ”ＢＫを無
視し得るので、該ループは利得Ｎの正帰還ループとなっ
て各トランジスタに流れる電流が急激に増加するように
なる。そして、各トランジスタの電流増幅率がＩＩ／ｃ
比べて十分に太きいと仮定すると、上記の各トランジス
タに流れる電流がある値になった状態でΔｖＥｚによる
負帰還が加わるので一定電流１１でループが安定するよ
うになる。
ここで、ΔＶＢＩＣは
ΔｖＢ、 ＝ ＶＴｔｎ Ｎ −−（１）
で表わされるもので（但しＶＴ ；ＫＴ／ｑ 、Ｋ ：
Ｍルッマン定数、ｑ：電子の電荷、Ｔ：絶対温度）、
第１図の場合にはΔ■ＢＥ ”” ｌＲ１５の条件で安
定するから となる。
で表わされるもので（但しＶＴ ；ＫＴ／ｑ 、Ｋ ：
Ｍルッマン定数、ｑ：電子の電荷、Ｔ：絶対温度）、
第１図の場合にはΔ■ＢＥ ”” ｌＲ１５の条件で安
定するから となる。
一方、第１の出力端となる端子０１．０２に導出される
出力電圧Ｖ、は ■＝２ＲＩ＋ｖＢＥ（Ｑｌｌ） で表わされる。ここで、■ＢＥはトランジスタのベース
・エミッタ間電圧であって、約−２ｍＶ／Ｃの温度特性
を有している。またｖＴはトランジスタの熱電圧成分で
あって、常温では約２６ ｍＶの値をもち、それの温度
特性は約＋０．１ｍＶ／’Ｃである。
出力電圧Ｖ、は ■＝２ＲＩ＋ｖＢＥ（Ｑｌｌ） で表わされる。ここで、■ＢＥはトランジスタのベース
・エミッタ間電圧であって、約−２ｍＶ／Ｃの温度特性
を有している。またｖＴはトランジスタの熱電圧成分で
あって、常温では約２６ ｍＶの値をもち、それの温度
特性は約＋０．１ｍＶ／’Ｃである。
今、（３）式に関する温度係数を求めると件は
ｖＴ
で与えられる。
従って、（３）式に右辺の第１項中ｖＴを除いた値を２
０程度につまシ に選定してやれば、第１の出力端に導出される出力電圧
Ｖ、について、その温度特性を殆んど零に（勿論、任意
の温度特性をもたせることも容易である）することが可
能となる。つまり、そのときの抵抗Ｒ１１ノ電圧降下は
２６ ｍＶＸ２０＝５２０ｍＶ ＋！：々ルカら、Ｖ中
０．５２ Ｖ＋ ０．７ Ｖ＝ １．２２ Ｖ付近にな
るＬ ウＫ Ｒ１１＊ ＲＩ Ｓ ＃ Ｎの値を選定し
てやればよいものである。
０程度につまシ に選定してやれば、第１の出力端に導出される出力電圧
Ｖ、について、その温度特性を殆んど零に（勿論、任意
の温度特性をもたせることも容易である）することが可
能となる。つまり、そのときの抵抗Ｒ１１ノ電圧降下は
２６ ｍＶＸ２０＝５２０ｍＶ ＋！：々ルカら、Ｖ中
０．５２ Ｖ＋ ０．７ Ｖ＝ １．２２ Ｖ付近にな
るＬ ウＫ Ｒ１１＊ ＲＩ Ｓ ＃ Ｎの値を選定し
てやればよいものである。
例えば、Ｎ＝４ 、 Ｒ１，＝３６ ＱΩとすれば０Ｘ
３６０ Ｒ，１” ２ｔｎ４＝ ２５９７Ω となる。また、そのときの■１は ６ｍＶ 工１＝３６０Ω″ｎ４＝Ｏ−１Ｏ″′人となる。
３６０ Ｒ，１” ２ｔｎ４＝ ２５９７Ω となる。また、そのときの■１は ６ｍＶ 工１＝３６０Ω″ｎ４＝Ｏ−１Ｏ″′人となる。
韮た、第２の出力端となる端子０５ ＊ ０４から導出
される出力電圧ｖ２についても、前述のＶ、の場合に準
じて抵抗Ｒ１２での電圧降下’ｔｏ、５２Ｖ付近に設定
してやれば、その温度特性を殆んど零にすることができ
る。
される出力電圧ｖ２についても、前述のＶ、の場合に準
じて抵抗Ｒ１２での電圧降下’ｔｏ、５２Ｖ付近に設定
してやれば、その温度特性を殆んど零にすることができ
る。
そして、このような温度補償をなし得る定電圧回路は４
個のトランジスタと２〜３個の抵抗とでよいので回路構
成が簡易であると共にエミツタ面積比Ｎや抵抗Ｒ１，／
Ｒ１３比を精度よく管理できるのでＩＣ化に適し、しか
もループの正帰還および負帰還とのバランスによって電
流値が決するので、電源ｖｃｃ、接地ＧＮＤ間の電源電
圧の影響金堂けに〈騒と共に低電源電圧（１，５ｖ位ま
で）で使用でき、加えて電源側および接地側を基準とし
た出方電圧の一万または両方を同時に取り出すことがで
きるとｂ５特徴番有している。
個のトランジスタと２〜３個の抵抗とでよいので回路構
成が簡易であると共にエミツタ面積比Ｎや抵抗Ｒ１，／
Ｒ１３比を精度よく管理できるのでＩＣ化に適し、しか
もループの正帰還および負帰還とのバランスによって電
流値が決するので、電源ｖｃｃ、接地ＧＮＤ間の電源電
圧の影響金堂けに〈騒と共に低電源電圧（１，５ｖ位ま
で）で使用でき、加えて電源側および接地側を基準とし
た出方電圧の一万または両方を同時に取り出すことがで
きるとｂ５特徴番有している。
ところで、以上において起動時の微小電流のレベルが小
さいと、電源オン時に起動しない場合も考えられるので
、このような場合には第３図に示すように第２図の回路
に対して抵抗Ｒ１４とダイオードＱ１６によって起動時
に僅かな電流を流すトランジスタＱｔｓの如き起動回路
を付加してやればよい。すなわち、この起動回路は起動
時のみに必要な起動電流全部し、起動後は抵抗Ｒ１□に
生じる電圧降下によってトランジスタＱ５がカットオフ
されることにより、定常状態において何んらの不都合を
生じるものではない。
さいと、電源オン時に起動しない場合も考えられるので
、このような場合には第３図に示すように第２図の回路
に対して抵抗Ｒ１４とダイオードＱ１６によって起動時
に僅かな電流を流すトランジスタＱｔｓの如き起動回路
を付加してやればよい。すなわち、この起動回路は起動
時のみに必要な起動電流全部し、起動後は抵抗Ｒ１□に
生じる電圧降下によってトランジスタＱ５がカットオフ
されることにより、定常状態において何んらの不都合を
生じるものではない。
次に、以上のような原理的構成に基く、この発明の要部
について説明すると、第４図は例えば第２図の回路の抵
抗Ｒ１□と接地間にダイオード。２１を直列に接続して
抵抗Ｒとダイオード。２．の接続両端から出力電圧ｙ２
／−２取り出すようにすることにより、出力インピーダ
ンスを低くとることができるようにしたものである。な
お、この第４図にかかては第２図の回路における抵抗Ｒ
１１を省略する場合を示している。
について説明すると、第４図は例えば第２図の回路の抵
抗Ｒ１□と接地間にダイオード。２１を直列に接続して
抵抗Ｒとダイオード。２．の接続両端から出力電圧ｙ２
／−２取り出すようにすることにより、出力インピーダ
ンスを低くとることができるようにしたものである。な
お、この第４図にかかては第２図の回路における抵抗Ｒ
１１を省略する場合を示している。
そして、以上のような定電圧回路は例えばポータプルラ
ジオ付きカセットテープレコーダ等のオーディオ用とし
て特にチューナ用ＩＣあるいはＰＬＬＭＰＸ用ＩＣのｖ
ＣＯ用等の定電圧回路に好適するものであるが、これ以
外にもカメラ用ＩＣ等のツェナーダイオードに代わる定
電圧発生手段または基準電圧源として幅広く利用するこ
とができる。
ジオ付きカセットテープレコーダ等のオーディオ用とし
て特にチューナ用ＩＣあるいはＰＬＬＭＰＸ用ＩＣのｖ
ＣＯ用等の定電圧回路に好適するものであるが、これ以
外にもカメラ用ＩＣ等のツェナーダイオードに代わる定
電圧発生手段または基準電圧源として幅広く利用するこ
とができる。
従って、以上詳述したようにこの発明によれば、構成簡
易にして温度補償をなし得、しかも出力インピーダンス
を低くとることができるよ５に改良した極めて良好な定
電圧回路を提供することが可能となる。
易にして温度補償をなし得、しかも出力インピーダンス
を低くとることができるよ５に改良した極めて良好な定
電圧回路を提供することが可能となる。
第１図は従来の定電圧回路を示す結線図、第２図はこの
発明に係る定電圧回路の原理的構成例全示す結線図、第
３図は同側に起動回路を付加した場合を示す結線図、第
４図は同じくこの発明て係る定電圧回路の一実施例を示
す結線図である。 Ｑｌｌ ”１２・・・ＰＮＰトランジスタ、Ｑ１３１
Ｑ１４・・・ＮＰＮ ）ランジスタ、Ｒ１１〜Ｒ１３・
・・抵抗、ｖｃｃ・・・電源、ＧＮＤ・・・接地、０１
〜０４・・・出力端、Ｑ２１・・・ダイオード。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 第４図
発明に係る定電圧回路の原理的構成例全示す結線図、第
３図は同側に起動回路を付加した場合を示す結線図、第
４図は同じくこの発明て係る定電圧回路の一実施例を示
す結線図である。 Ｑｌｌ ”１２・・・ＰＮＰトランジスタ、Ｑ１３１
Ｑ１４・・・ＮＰＮ ）ランジスタ、Ｒ１１〜Ｒ１３・
・・抵抗、ｖｃｃ・・・電源、ＧＮＤ・・・接地、０１
〜０４・・・出力端、Ｑ２１・・・ダイオード。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 第４図
Claims (1)
- 第１および第２のカレントミラー回路を互いに逆極性の
トランジスタ対で構成し、前記第１および第２のカレン
トミラー回路のいずれか一方のトランジスタ対のエミッ
タ電流密度を１：Ｎに異ならせて前記第１および第２の
カレントミラー回路の各トランジスタ対を互いの入出力
関係を逆にしてループ状に結合し、前記第１および第２
のカレントミラー回路のいずれか一方のトランジスタ対
のエミッタ結合路にＲ＿１＿３なる値の第１の抵抗を直
列に挿入し、前記第１および第２のカレントミラー回路
のいずれか一方のトランジスタ対のエミッタ結合部と接
地間にＲ＿１＿２なる値の第２の抵抗とダイオードとを
直列に挿入し、少なくともこの第２の抵抗とダイオード
が挿入される両端間に定電圧出力導出用の出力端子を設
け、前記Ｒ＿１＿３、Ｒ＿１＿２およびＮの関係を（２
Ｒ＿１＿２）／（Ｒ＿１＿３）ｌｎＮ≒２０の関係に設
定したことを特徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61203302A JPS6254313A (ja) | 1986-08-29 | 1986-08-29 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61203302A JPS6254313A (ja) | 1986-08-29 | 1986-08-29 | 定電圧回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6514678A Division JPS54156153A (en) | 1978-05-31 | 1978-05-31 | Temperature compensating constant voltage circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6254313A true JPS6254313A (ja) | 1987-03-10 |
| JPH0346848B2 JPH0346848B2 (ja) | 1991-07-17 |
Family
ID=16471781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61203302A Granted JPS6254313A (ja) | 1986-08-29 | 1986-08-29 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6254313A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10098751B2 (en) | 2004-06-09 | 2018-10-16 | Vexim | Methods and apparatuses for bone restoration |
| US10603080B2 (en) | 2013-12-23 | 2020-03-31 | Vexim | Expansible intravertebral implant system with posterior pedicle fixation |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50343A (ja) * | 1973-05-07 | 1975-01-06 | ||
| JPS54494A (en) * | 1973-03-09 | 1979-01-05 | Population Res Inc | Medicine administering instrument |
| JPS5443172A (en) * | 1977-09-12 | 1979-04-05 | Sakai Chem Ind Co Ltd | Treating method for chromium-containing material |
| JPS54156153A (en) * | 1978-05-31 | 1979-12-08 | Toshiba Corp | Temperature compensating constant voltage circuit |
-
1986
- 1986-08-29 JP JP61203302A patent/JPS6254313A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54494A (en) * | 1973-03-09 | 1979-01-05 | Population Res Inc | Medicine administering instrument |
| JPS50343A (ja) * | 1973-05-07 | 1975-01-06 | ||
| JPS5443172A (en) * | 1977-09-12 | 1979-04-05 | Sakai Chem Ind Co Ltd | Treating method for chromium-containing material |
| JPS54156153A (en) * | 1978-05-31 | 1979-12-08 | Toshiba Corp | Temperature compensating constant voltage circuit |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10098751B2 (en) | 2004-06-09 | 2018-10-16 | Vexim | Methods and apparatuses for bone restoration |
| US10813771B2 (en) | 2004-06-09 | 2020-10-27 | Vexim | Methods and apparatuses for bone restoration |
| US11752004B2 (en) | 2004-06-09 | 2023-09-12 | Stryker European Operations Limited | Systems and implants for bone restoration |
| US10603080B2 (en) | 2013-12-23 | 2020-03-31 | Vexim | Expansible intravertebral implant system with posterior pedicle fixation |
| US11344335B2 (en) | 2013-12-23 | 2022-05-31 | Stryker European Operations Limited | Methods of deploying an intravertebral implant having a pedicle fixation element |
| US11998245B2 (en) | 2013-12-23 | 2024-06-04 | Stryker European Operations Limited | System including an intravertebral implant and a pedicle fixation for treating a vertebral body |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0346848B2 (ja) | 1991-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5982201A (en) | Low voltage current mirror and CTAT current source and method | |
| US4352056A (en) | Solid-state voltage reference providing a regulated voltage having a high magnitude | |
| US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
| US5229711A (en) | Reference voltage generating circuit | |
| JPS6222283B2 (ja) | ||
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JP2704245B2 (ja) | 基準電圧発生回路 | |
| JPS6155288B2 (ja) | ||
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JPS6254313A (ja) | 定電圧回路 | |
| JP2809927B2 (ja) | 定電流源回路 | |
| JPS6258009B2 (ja) | ||
| JPH0844449A (ja) | 定電圧回路 | |
| JP3272749B2 (ja) | 入力電流に対して出力電流が所定の比率を有する電流源 | |
| JPS647684B2 (ja) | ||
| JPH0444407A (ja) | 利得制御回路 | |
| JPH0588767A (ja) | バンドギヤツプリフアレンス回路 | |
| JPH0151207B2 (ja) | ||
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPS59135519A (ja) | 電流源回路 | |
| JPS61105917A (ja) | 低電圧用バツフア回路 | |
| JP2875364B2 (ja) | 利得制御回路 | |
| KR900008361B1 (ko) | 이득제어 수단을 구비한 전류 미러형 증폭회로 | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPH0153930B2 (ja) |