JPH0444407A - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JPH0444407A JPH0444407A JP15355290A JP15355290A JPH0444407A JP H0444407 A JPH0444407 A JP H0444407A JP 15355290 A JP15355290 A JP 15355290A JP 15355290 A JP15355290 A JP 15355290A JP H0444407 A JPH0444407 A JP H0444407A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- current
- transistor
- transistors
- trs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000001419 dependent effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 101100473036 Mus musculus Hnrnpa1 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
の
本発明は利得制御回路に関するものであり、特に半導体
集積回路における利得制御回路に関する。
集積回路における利得制御回路に関する。
炙米り１葉
第２図に示す従来例では、ダブルバランス型の差動増幅
器１を構成するトランジスタＱ３〜Ｑ８のうち、上段差
動対トランジスタＱ３． Ｑ４とＱ５．Ｑ６のトランジ
スタＱ４とＱ５のベースに可変電流源３を接続するとと
もに、トランジスタＱ２のエミッタを接続している。一
方、トランジスタＱ３とＱ６のベースは定電流源２を接
続するとともに、トランジスタＱ１のエミッタを接続し
ている。トランジスタＱｌ、Ｑ２のベースは端子１６を
介して基準電圧源に接続されていて、−基準電圧Ｖｒｅ
ｆを印加されている。このダブルバランス型差動、増幅
器１の入力信号は端子５．６に入り、差動増幅器１で増
幅された後、カレントミラー回路７．８からカレントミ
ラー回路１０、ＱＩＯに電流工６として出力されるとと
もにカレントミラ−回路９、Ｑ９から電流工４として出
力され、それらの電流差（Ｉａ Ｉｓ）が抵抗１１を
流れることによって出力電圧Ｖｏが取り出される。その
間に入力信号は前記上段差動対トランジスタＱ３． Ｑ
４とＱ５．Ｑ６において利得制御が行なわれるようにな
っている。
器１を構成するトランジスタＱ３〜Ｑ８のうち、上段差
動対トランジスタＱ３． Ｑ４とＱ５．Ｑ６のトランジ
スタＱ４とＱ５のベースに可変電流源３を接続するとと
もに、トランジスタＱ２のエミッタを接続している。一
方、トランジスタＱ３とＱ６のベースは定電流源２を接
続するとともに、トランジスタＱ１のエミッタを接続し
ている。トランジスタＱｌ、Ｑ２のベースは端子１６を
介して基準電圧源に接続されていて、−基準電圧Ｖｒｅ
ｆを印加されている。このダブルバランス型差動、増幅
器１の入力信号は端子５．６に入り、差動増幅器１で増
幅された後、カレントミラー回路７．８からカレントミ
ラー回路１０、ＱＩＯに電流工６として出力されるとと
もにカレントミラ−回路９、Ｑ９から電流工４として出
力され、それらの電流差（Ｉａ Ｉｓ）が抵抗１１を
流れることによって出力電圧Ｖｏが取り出される。その
間に入力信号は前記上段差動対トランジスタＱ３． Ｑ
４とＱ５．Ｑ６において利得制御が行なわれるようにな
っている。
ここで、トランジスタＱ３．Ｑ４に関して利得制御動作
を説明すると、まず、可変電流源３の電流値Ｉ２をＩ、
＝Ｉ２から工、に対して小さくすると、工１／工２の比
が大きくなり、トランジスタＱ３を通ってカレントミラ
ー回路７，８へ出力される入力信号レベルが小さくなり
、結果として利得が下がる。これに対し、可変電流源３
の電流値Ｉ２をＩ ＋ ＝ Ｉ ２から工、に対して大
きくすると、ＩＩ／１２の比が小さくなり、トランジス
タＱ３を通してカレントミラー回路７．８側へ出力され
る入力信号レベルが太きくなり、利得は高くなる。
を説明すると、まず、可変電流源３の電流値Ｉ２をＩ、
＝Ｉ２から工、に対して小さくすると、工１／工２の比
が大きくなり、トランジスタＱ３を通ってカレントミラ
ー回路７，８へ出力される入力信号レベルが小さくなり
、結果として利得が下がる。これに対し、可変電流源３
の電流値Ｉ２をＩ ＋ ＝ Ｉ ２から工、に対して大
きくすると、ＩＩ／１２の比が小さくなり、トランジス
タＱ３を通してカレントミラー回路７．８側へ出力され
る入力信号レベルが太きくなり、利得は高くなる。
と
上記実施例では電ＰＩ １２をＯにしたときもトランジ
スタＱ２はトランジスタＱ４とＱ５のベース電流を供給
しなければならないから電流が流れる。そのだめトラン
ジスタＱｌと０２のＶＩＥの電圧差が大きくなく減衰比
が充分にとれないという欠点がある。この点を更に詳述
すると、まず、一般にトランジスタのＶｆは、ｋをボル
ツマン定数、Ｔを絶対温度、ｑを電子の電荷、工を第３
図に示すトランジスタのダイオード特性の順方向電流、
Ｉｓを逆方向飽和電流とすると、 Ｖｆ＝ （ｋＴ／ｑ）Ｉｎ（Ｉ／Ｉｓ）で表わされるが
、第２図の利得を最大に絞ったときでもトランジスタＱ
２の電流は前述したようにトランジスタＱ４． Ｑ５の
ベース電流を供給する分だけ電流が流れる（例えば第３
図で０．２μＡ）、このとき、トランジスタＱｌの電流
は第３ｒＸＪで１００μＡとすると、両者の電圧Ｖｆｌ
、Ｖｆ２の差Ｖｃは（イ）に示すように僅かである。も
し、トランジスタＱ２の電流が流れなければ、その差は
（ロ）に示す如く大きくなる。
スタＱ２はトランジスタＱ４とＱ５のベース電流を供給
しなければならないから電流が流れる。そのだめトラン
ジスタＱｌと０２のＶＩＥの電圧差が大きくなく減衰比
が充分にとれないという欠点がある。この点を更に詳述
すると、まず、一般にトランジスタのＶｆは、ｋをボル
ツマン定数、Ｔを絶対温度、ｑを電子の電荷、工を第３
図に示すトランジスタのダイオード特性の順方向電流、
Ｉｓを逆方向飽和電流とすると、 Ｖｆ＝ （ｋＴ／ｑ）Ｉｎ（Ｉ／Ｉｓ）で表わされるが
、第２図の利得を最大に絞ったときでもトランジスタＱ
２の電流は前述したようにトランジスタＱ４． Ｑ５の
ベース電流を供給する分だけ電流が流れる（例えば第３
図で０．２μＡ）、このとき、トランジスタＱｌの電流
は第３ｒＸＪで１００μＡとすると、両者の電圧Ｖｆｌ
、Ｖｆ２の差Ｖｃは（イ）に示すように僅かである。も
し、トランジスタＱ２の電流が流れなければ、その差は
（ロ）に示す如く大きくなる。
従って、この回路図の減衰量ＡＴＴは、次の式で表わさ
れるが、 ＡＴＴ＝ ２０１ｏｇ （Ｖｏ／ Ｖｉ）＝２０１ｏｇ
Ｃ２／ （１＋ｅｘｐ（ｑＶｃ／ｋＴ）） Ｅ ・
”■この式中のＶｃが小さいことにより減衰量ＡＴＴを
充分大きくとることができないのである。この例で考え
ると、トランジスタＱｌ、Ｑ２のＶｆ差はｋＴ／ ｑ”
２Ｂ＋＊Ｖとシテ計算すると、約１６２１ｖトなルノテ
、ＡＴＴ＃−４８ｄＢとなり、またベース電流などの素
子バラツキ、温度バラツキなどの要因も含むことになる
。
れるが、 ＡＴＴ＝ ２０１ｏｇ （Ｖｏ／ Ｖｉ）＝２０１ｏｇ
Ｃ２／ （１＋ｅｘｐ（ｑＶｃ／ｋＴ）） Ｅ ・
”■この式中のＶｃが小さいことにより減衰量ＡＴＴを
充分大きくとることができないのである。この例で考え
ると、トランジスタＱｌ、Ｑ２のＶｆ差はｋＴ／ ｑ”
２Ｂ＋＊Ｖとシテ計算すると、約１６２１ｖトなルノテ
、ＡＴＴ＃−４８ｄＢとなり、またベース電流などの素
子バラツキ、温度バラツキなどの要因も含むことになる
。
本発明はこのような点に鑑みなされたものであって、簡
単な構成で充分な減衰が得られるようにした利得制御回
路を提供することを目的とする。
単な構成で充分な減衰が得られるようにした利得制御回
路を提供することを目的とする。
めの
上記目的を達成するため本発明では、差動増幅器を構成
する差動対トランジスタのペースｌ’ｌｆｌ電位差を可
変することによって前記差動増幅器の利得を制御するよ
うにした利得制御回路において、ベースが共通の電圧源
に接続された第１、第２トランジスタと、 前記ｔＪ２トランジスタのベース・エミッタ間に該ベー
ス・エミッタのダイオード部分とは逆導電型に接続され
た一方向性導電素子と、 前記第１、ｆｌｉ２トランジスタのエミッタをそれぞれ
前記差動対トランジスタのベースに接続する手段と、 前記第２トランジスタのエミッタ側に電流を供給する可
変電流手段と、 を設けた構成としている。
する差動対トランジスタのペースｌ’ｌｆｌ電位差を可
変することによって前記差動増幅器の利得を制御するよ
うにした利得制御回路において、ベースが共通の電圧源
に接続された第１、第２トランジスタと、 前記ｔＪ２トランジスタのベース・エミッタ間に該ベー
ス・エミッタのダイオード部分とは逆導電型に接続され
た一方向性導電素子と、 前記第１、ｆｌｉ２トランジスタのエミッタをそれぞれ
前記差動対トランジスタのベースに接続する手段と、 前記第２トランジスタのエミッタ側に電流を供給する可
変電流手段と、 を設けた構成としている。
作−一月一
このような構成によると、可変電流＃ｌｌＳの電流値が
Ｉ！＝Ｏのときは、ＩＩとＩ２の電流値は同一となり、
第１、第２のトランジスタのＶｆであるので、差動増幅
器は平衡状態となる０次に可変電流源１５の電流値を大
きくしていくと、利得が下がっていき、ついには第２ト
ランジスタのベース・エミッタ間に接続されている一方
向性導電素子が導通状態となる。このように一方向性導
電素子が導通すると、第１、第２トランジスタのエミッ
タ間には第１トランジスタＱ１のＶｆと一方向性導電素
子の電圧降下の電圧差が生じ、その電圧差が差動増幅器
のトランジスタのベースにかかるので、この差動増幅器
を通る入力信号の減衰が大きくなる。
Ｉ！＝Ｏのときは、ＩＩとＩ２の電流値は同一となり、
第１、第２のトランジスタのＶｆであるので、差動増幅
器は平衡状態となる０次に可変電流源１５の電流値を大
きくしていくと、利得が下がっていき、ついには第２ト
ランジスタのベース・エミッタ間に接続されている一方
向性導電素子が導通状態となる。このように一方向性導
電素子が導通すると、第１、第２トランジスタのエミッ
タ間には第１トランジスタＱ１のＶｆと一方向性導電素
子の電圧降下の電圧差が生じ、その電圧差が差動増幅器
のトランジスタのベースにかかるので、この差動増幅器
を通る入力信号の減衰が大きくなる。
今、一方向性導電素子をダイオードとすれば、第１、第
２のトランジスタのエミッタ間には２Ｖｆの電圧差が生
じることになる。
２のトランジスタのエミッタ間には２Ｖｆの電圧差が生
じることになる。
炎り九
以下、本発明の実施例を図面を参照しつつ説明する。本
発明を実施した第１図において、第２図の従来例と同一
部分については同一の符号を付して重複説明を省略する
０本実施例では差動対トランジスタＱ３．Ｑ４及びＱ５
． Ｑ６のベース電流を供給する回路が第１、第２トラ
ンジスタＱｌ、Ｑ２と、前記第２トランジスタＱ２のベ
ース・エミッタ間に該ベース・エミッタのダイオード部
分とは逆導電型に接続されたダイオードＤ１と、前記第
１、第２トランジスタＱｌ、Ｑ２のエミッタをそれぞれ
前記差動増幅器１の一対のトランジスタＱ３． Ｑ４及
びＱ５．Ｑ６のベースに接続する線路１３．１４と、前
記第２トランジスタＱ２のエミッタ側に電流を供給する
可変電流源１５と、前記第１、第２トランジスタＱｌ、
Ｑ２のエミッタに接続されたトランジスタＱｌｌ、Ｑ１
２、それらのエミッタと接地点間に接続された抵抗Ｒ１
，Ｒ２と、トランジスタＱ１１．Ｑ１２に一定バイアス
を与えるためのダイオードＤ２、抵抗Ｒ３と、定電流源
１２とから成っている。
発明を実施した第１図において、第２図の従来例と同一
部分については同一の符号を付して重複説明を省略する
０本実施例では差動対トランジスタＱ３．Ｑ４及びＱ５
． Ｑ６のベース電流を供給する回路が第１、第２トラ
ンジスタＱｌ、Ｑ２と、前記第２トランジスタＱ２のベ
ース・エミッタ間に該ベース・エミッタのダイオード部
分とは逆導電型に接続されたダイオードＤ１と、前記第
１、第２トランジスタＱｌ、Ｑ２のエミッタをそれぞれ
前記差動増幅器１の一対のトランジスタＱ３． Ｑ４及
びＱ５．Ｑ６のベースに接続する線路１３．１４と、前
記第２トランジスタＱ２のエミッタ側に電流を供給する
可変電流源１５と、前記第１、第２トランジスタＱｌ、
Ｑ２のエミッタに接続されたトランジスタＱｌｌ、Ｑ１
２、それらのエミッタと接地点間に接続された抵抗Ｒ１
，Ｒ２と、トランジスタＱ１１．Ｑ１２に一定バイアス
を与えるためのダイオードＤ２、抵抗Ｒ３と、定電流源
１２とから成っている。
この差動増幅器の利得は（ａ）点と（ｂ）点との間の電
位差、即ちエミッタフォロアを成す第１、第２トランジ
スタＱｌ、Ｑ２のそれぞれのエミッタ電圧の差により決
定される。これらのトランジスタＱｌ、Ｑ２のベースは
同一の電位に保持されているので、それらのエミッタ電
圧の差はエミッタ電流の比によってのみ決まる。ここで
、エミッタ電流はエミッタに接続された定電流源用のト
ランジスタＱｌｌ、Ｑ１２及び可変電流源１５によって
決まる。トランジスタＱ１１とＱｌ２が同一形状でＲ１
＝ Ｒ２とすればＩ ＋ ＝ Ｉ ｔであるから、今、
ｌ５＝Ｏであると、第１、第２トランジスタＱｌ、Ｑ２
から出力される電流工６、エマは同一となり、（ａ）点
と（ｂ）点には電位差が生じないので、トランジスタＱ
３とＱ４は平衡状態となり、且つトランジスタＱ５とＱ
６も平衡状態となる。Ｉｓが流れると、トランジスタＱ
４、Ｑ５の導通度が高くなり、逆にトランジスタＱ３．
Ｑ６の導通度は絞られ、差動増幅器の利得は低下してい
くが、 工３≦ 工２＋２Ｉｂ であると、ダイオードＤ１は導通しないが、Ｉ ３＞
Ｉ ２＋ ２ Ｉ ｂ のときは、ダイオードＤ１が導通し、（ａ）点と（ｂ）
点間の電位差は２Ｖｆになり、Ｖ ｆ ＝０．７Ｖとす
れば、理論上、■式より常温で一４６１ｄＢという大き
な減衰が得られることになる。ただし、ｋＴ／ ｑ ＝
２６謙■とする。尚、ダイオードＤ１によってトラン
ジスタＱ２の逆バイアスを防ぐこともできるという利点
もある。
位差、即ちエミッタフォロアを成す第１、第２トランジ
スタＱｌ、Ｑ２のそれぞれのエミッタ電圧の差により決
定される。これらのトランジスタＱｌ、Ｑ２のベースは
同一の電位に保持されているので、それらのエミッタ電
圧の差はエミッタ電流の比によってのみ決まる。ここで
、エミッタ電流はエミッタに接続された定電流源用のト
ランジスタＱｌｌ、Ｑ１２及び可変電流源１５によって
決まる。トランジスタＱ１１とＱｌ２が同一形状でＲ１
＝ Ｒ２とすればＩ ＋ ＝ Ｉ ｔであるから、今、
ｌ５＝Ｏであると、第１、第２トランジスタＱｌ、Ｑ２
から出力される電流工６、エマは同一となり、（ａ）点
と（ｂ）点には電位差が生じないので、トランジスタＱ
３とＱ４は平衡状態となり、且つトランジスタＱ５とＱ
６も平衡状態となる。Ｉｓが流れると、トランジスタＱ
４、Ｑ５の導通度が高くなり、逆にトランジスタＱ３．
Ｑ６の導通度は絞られ、差動増幅器の利得は低下してい
くが、 工３≦ 工２＋２Ｉｂ であると、ダイオードＤ１は導通しないが、Ｉ ３＞
Ｉ ２＋ ２ Ｉ ｂ のときは、ダイオードＤ１が導通し、（ａ）点と（ｂ）
点間の電位差は２Ｖｆになり、Ｖ ｆ ＝０．７Ｖとす
れば、理論上、■式より常温で一４６１ｄＢという大き
な減衰が得られることになる。ただし、ｋＴ／ ｑ ＝
２６謙■とする。尚、ダイオードＤ１によってトラン
ジスタＱ２の逆バイアスを防ぐこともできるという利点
もある。
本実施例ではダイオードＤ１を用いたが、ダイオードに
限る必要はなく、他の一方向性導通素子であってもよい
ことはいうまでもない。
限る必要はなく、他の一方向性導通素子であってもよい
ことはいうまでもない。
見匪立菱釆
以上説明した通り、本発明によれば、簡単な構成により
差動増幅器の利得に関しバラツキ要因が極めて少なく大
きな減衰が得られるという効果がある。
差動増幅器の利得に関しバラツキ要因が極めて少なく大
きな減衰が得られるという効果がある。
第１図は本発明を実施した利得制御回路の回路図である
。第２図は従来例の回路図であり、第３図はその説明図
である。 １・・・差動増幅器、 Ｑｌ・・・第１トランジスタ
、Ｑ２・・・第２トランジスタ、 Ｄｌ・・・ダイオード（一方向性導電素子）、１３．１
４・・・線路、 １５・・・可変電流源。
。第２図は従来例の回路図であり、第３図はその説明図
である。 １・・・差動増幅器、 Ｑｌ・・・第１トランジスタ
、Ｑ２・・・第２トランジスタ、 Ｄｌ・・・ダイオード（一方向性導電素子）、１３．１
４・・・線路、 １５・・・可変電流源。
Claims (1)
- （１）差動増幅器を構成する差動対トランジスタのベー
ス間電位差を可変することによつて前記差動増幅器の利
得を制御するようにした利得制御回路において、 ベースが共通の電圧源に接続された第１、第２トランジ
スタと、 前記第２トランジスタのベース・エミッタ間に該ベース
・エミッタのダイオード部分とは逆導電型に接続された
一方向性導電素子と、 前記第１、第２トランジスタのエミッタをそれぞれ前記
差動対トランジスタのベースに接続する手段と、 前記第２トランジスタのエミッタ側に電流を供給する可
変電流手段と、 を設けたことを特徴とする利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15355290A JPH0744411B2 (ja) | 1990-06-11 | 1990-06-11 | 利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15355290A JPH0744411B2 (ja) | 1990-06-11 | 1990-06-11 | 利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0444407A true JPH0444407A (ja) | 1992-02-14 |
| JPH0744411B2 JPH0744411B2 (ja) | 1995-05-15 |
Family
ID=15565000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15355290A Expired - Fee Related JPH0744411B2 (ja) | 1990-06-11 | 1990-06-11 | 利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744411B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6013208A (en) * | 1997-05-13 | 2000-01-11 | Nippon Sanso Corporation | Manufacturing method for carbon material for electrical double layer capacitor |
| US7091156B2 (en) | 2000-05-09 | 2006-08-15 | Mitsubishi Chemical Corporation | Activated carbon for use in electric double layer capacitors |
| US7209341B2 (en) | 2001-09-26 | 2007-04-24 | Japan Science And Technology Agency | Polarizing electrode, manufacturing method thereof, and electric double-layer capacitor |
| JP4851541B2 (ja) * | 2006-12-28 | 2012-01-11 | 日鍛バルブ株式会社 | 機械式アジャスタ |
| US10083800B2 (en) | 2013-09-20 | 2018-09-25 | Aion Co., Ltd. | Activated carbon for use in electrode of power-storage device, and method for producing same |
-
1990
- 1990-06-11 JP JP15355290A patent/JPH0744411B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6013208A (en) * | 1997-05-13 | 2000-01-11 | Nippon Sanso Corporation | Manufacturing method for carbon material for electrical double layer capacitor |
| US7091156B2 (en) | 2000-05-09 | 2006-08-15 | Mitsubishi Chemical Corporation | Activated carbon for use in electric double layer capacitors |
| US7625839B2 (en) | 2000-05-09 | 2009-12-01 | Mitsubishi Chemical Corporation | Activated carbon for use in electric double layer capacitors |
| US7209341B2 (en) | 2001-09-26 | 2007-04-24 | Japan Science And Technology Agency | Polarizing electrode, manufacturing method thereof, and electric double-layer capacitor |
| JP4851541B2 (ja) * | 2006-12-28 | 2012-01-11 | 日鍛バルブ株式会社 | 機械式アジャスタ |
| US10083800B2 (en) | 2013-09-20 | 2018-09-25 | Aion Co., Ltd. | Activated carbon for use in electrode of power-storage device, and method for producing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0744411B2 (ja) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3697679B2 (ja) | 安定化電源回路 | |
| JPS6222283B2 (ja) | ||
| US4219781A (en) | Transistor amplifier circuit | |
| JPH0444407A (ja) | 利得制御回路 | |
| JPS5836014A (ja) | 電子インピ−ダンス装置 | |
| US4251778A (en) | Circuit with electrically controlled gain | |
| JP2748414B2 (ja) | 電圧源回路 | |
| US4152664A (en) | Constant power balance control and method | |
| JPS5816206B2 (ja) | 定電流回路 | |
| JPS6362404A (ja) | 電流増幅回路 | |
| JPS59108411A (ja) | 電流源回路 | |
| JP2900688B2 (ja) | リミッタ回路 | |
| JP2875364B2 (ja) | 利得制御回路 | |
| KR900008361B1 (ko) | 이득제어 수단을 구비한 전류 미러형 증폭회로 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JP3272063B2 (ja) | 定電流回路 | |
| JPS6254313A (ja) | 定電圧回路 | |
| JPH07288439A (ja) | 信号変換回路 | |
| JPH0399508A (ja) | 対数変換回路 | |
| JPS6161726B2 (ja) | ||
| JPH0754893B2 (ja) | レベルシフト回路 | |
| JPS5979616A (ja) | 緩衝増幅器 | |
| JPH07297657A (ja) | 差動増幅回路の増幅率調整装置および光電スイッチ | |
| JPS62257205A (ja) | 定電流出力回路 | |
| JPS59148412A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |