JP3024026B2 - バンドギャップ型定電圧発生回路 - Google Patents
バンドギャップ型定電圧発生回路Info
- Publication number
- JP3024026B2 JP3024026B2 JP4180016A JP18001692A JP3024026B2 JP 3024026 B2 JP3024026 B2 JP 3024026B2 JP 4180016 A JP4180016 A JP 4180016A JP 18001692 A JP18001692 A JP 18001692A JP 3024026 B2 JP3024026 B2 JP 3024026B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- resistor
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、バンドギャップ型定電
圧発生回路に関する。
圧発生回路に関する。
【０００２】
【従来の技術】従来技術に基づくバンドギャップ型定電
圧発生回路の回路例を図３に示す。この回路が発振しな
いようにするため、集積回路上において、トランジスタ
Ｑ１→Ｑ２→Ｑ５→Ｑ３→Ｑ４からなる帰還ループの高
周波でのループ利得が低下するように位相補償を行う必
要がある。トランジスタＱ２のベース−コレクタ間には
上記の目的を達するためコンデンサＣ１が設けられてい
る。
圧発生回路の回路例を図３に示す。この回路が発振しな
いようにするため、集積回路上において、トランジスタ
Ｑ１→Ｑ２→Ｑ５→Ｑ３→Ｑ４からなる帰還ループの高
周波でのループ利得が低下するように位相補償を行う必
要がある。トランジスタＱ２のベース−コレクタ間には
上記の目的を達するためコンデンサＣ１が設けられてい
る。
【０００３】
【発明が解決しようとする課題】位相補償を十分に行う
には、位相補償回路のＣＲ時定数を大きくする必要があ
る。図３に示した従来技術に基づくバンドギャップ型定
電圧発生回路において、トランジスタＱ２のベースから
見たトランジスタＱ１側のインピーダンスは低く構成さ
れている。ゆえに、ＣＲ時定数を大きくするためには位
相補償用のコンデンサＣ１の容量を大きくする必要があ
った。
には、位相補償回路のＣＲ時定数を大きくする必要があ
る。図３に示した従来技術に基づくバンドギャップ型定
電圧発生回路において、トランジスタＱ２のベースから
見たトランジスタＱ１側のインピーダンスは低く構成さ
れている。ゆえに、ＣＲ時定数を大きくするためには位
相補償用のコンデンサＣ１の容量を大きくする必要があ
った。
【０００４】しかしながら集積回路上において、コンデ
ンサＣ１の容量を大きくすることはコンデンサＣ１を構
成する面積を大きくすることであり、チップ面積の増大
となりコスト的に不利になる欠点を生じる。本発明の目
的はこのような問題点を解決し、位相補償がかけ易いバ
ンドギャップ型定電圧発生回路を提供することにある。
ンサＣ１の容量を大きくすることはコンデンサＣ１を構
成する面積を大きくすることであり、チップ面積の増大
となりコスト的に不利になる欠点を生じる。本発明の目
的はこのような問題点を解決し、位相補償がかけ易いバ
ンドギャップ型定電圧発生回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明のバンドギャップ
型定電圧発生回路は、カレントミラー回路と接地ライン
との間にそれぞれ接続されている第１及び第２のトラン
ジスタのベース−エミッタ電圧の差に応じた電流を発生
する電流発生回路と、カレントミラー回路と接地ライン
との間に接続されており電流発生回路により発生された
電流の値に応じた出力基準電圧を発生する電圧発生回路
とを有しており、第１のトランジスタのコレクタと第２
のトランジスタのベースとが接続されており、第１のト
ランジスタのコレクタが第１の抵抗を介してカレントミ
ラー回路の第１の電流出力端子に接続されており、第１
のトランジスタのベースがカレントミラー回路の第１の
電流出力端子に接続されており、第２のトランジスタの
コレクタがカレントミラー回路の第２の電流出力端子に
接続されており、第２のトランジスタのコレクタと第２
のトランジスタのベースとの間に容量が接続され、電圧
発生回路が、カレントミラー回路と接地ラインとの間に
接続された第２の抵抗とダイオードとから構成されたバ
ンドギャップ型定電圧発生回路であって、第１のトラン
ジスタと第２のトランジスタのエミッタ面積比と、第１
の抵抗と第２の抵抗の抵抗比とが、出力基準電圧の温度
係数をゼロにする値に設定されていることを特徴とす
る。
型定電圧発生回路は、カレントミラー回路と接地ライン
との間にそれぞれ接続されている第１及び第２のトラン
ジスタのベース−エミッタ電圧の差に応じた電流を発生
する電流発生回路と、カレントミラー回路と接地ライン
との間に接続されており電流発生回路により発生された
電流の値に応じた出力基準電圧を発生する電圧発生回路
とを有しており、第１のトランジスタのコレクタと第２
のトランジスタのベースとが接続されており、第１のト
ランジスタのコレクタが第１の抵抗を介してカレントミ
ラー回路の第１の電流出力端子に接続されており、第１
のトランジスタのベースがカレントミラー回路の第１の
電流出力端子に接続されており、第２のトランジスタの
コレクタがカレントミラー回路の第２の電流出力端子に
接続されており、第２のトランジスタのコレクタと第２
のトランジスタのベースとの間に容量が接続され、電圧
発生回路が、カレントミラー回路と接地ラインとの間に
接続された第２の抵抗とダイオードとから構成されたバ
ンドギャップ型定電圧発生回路であって、第１のトラン
ジスタと第２のトランジスタのエミッタ面積比と、第１
の抵抗と第２の抵抗の抵抗比とが、出力基準電圧の温度
係数をゼロにする値に設定されていることを特徴とす
る。
【０００６】
【作用】位相補償用のコンデンサＣ１を印加する第２の
トランジスタＱ２の１段手前の第１のトランジスタＱ１
に第１の抵抗器Ｒ１を接続することにより第１のトラン
ジスタＱ１の出力インピーダンスが大きくなる。インピ
ーダンスの増加によって積分回路のＣＲ時定数が増し高
周波における利得の減衰率が大きくなる。
トランジスタＱ２の１段手前の第１のトランジスタＱ１
に第１の抵抗器Ｒ１を接続することにより第１のトラン
ジスタＱ１の出力インピーダンスが大きくなる。インピ
ーダンスの増加によって積分回路のＣＲ時定数が増し高
周波における利得の減衰率が大きくなる。
【０００７】
【実施例】以下に本発明の実施例を図面を参照して詳細
に説明する。図１は本発明のバンドギャップ型定電圧発
生回路を示している。
に説明する。図１は本発明のバンドギャップ型定電圧発
生回路を示している。
【０００８】トランジスタＱ１とＱ２のベース−エミッ
タ間電圧ＶBEの差△ＶBEが抵抗器Ｒ１に表れる。抵抗器
Ｒ１に流れる電流値は、トランジスタＱ１の電流値と等
しく、その値をＩQ1とすると、 ＩQ1＝△ＶBE／Ｒ１ で、トランジスタＱ２（ＩQ2）および抵抗器Ｒ２（ＩR
2）に流れる電流値と等しい。
タ間電圧ＶBEの差△ＶBEが抵抗器Ｒ１に表れる。抵抗器
Ｒ１に流れる電流値は、トランジスタＱ１の電流値と等
しく、その値をＩQ1とすると、 ＩQ1＝△ＶBE／Ｒ１ で、トランジスタＱ２（ＩQ2）および抵抗器Ｒ２（ＩR
2）に流れる電流値と等しい。
【０００９】また、出力基準電圧Ｖreg の端子電圧（定
電圧）は、次式となる。
電圧）は、次式となる。
【００１０】 Ｖreg ＝ＩR2×Ｒ２＋ＶBED1 ＝（Ｒ２／Ｒ１）×△ＶBE＋ＶBED1 ………(1) 次に、出力基準電圧Ｖreg の温度係数を考える。
【００１１】△ＶBE＝ＶBEQ1−ＶBEQ2 ＝(kT/q )ln(ＩQ1 /Ｉs)−(kT/q )ln(ＩQ2 /Ｉs) トランジスタＱ１およびＱ２の素子は同一特性である
が、Ｑ２は１０個の素子を並列にして構成されている。
よって両トランジスタのエミッタ面積比はＱ１：Ｑ２＝
１：１０であり上式は次式となる。
が、Ｑ２は１０個の素子を並列にして構成されている。
よって両トランジスタのエミッタ面積比はＱ１：Ｑ２＝
１：１０であり上式は次式となる。
【００１２】 △ＶBE＝(kT/q )ln(１０) ………(2) (2) 式より、△ＶBEの温度係数は＋０．２mV /℃とな
る。ここにおいてk はボルツマン定数、T は絶対温度、
q は電子の電荷を表す。
る。ここにおいてk はボルツマン定数、T は絶対温度、
q は電子の電荷を表す。
【００１３】ＶBED1の温度係数は、−２mV /℃、Ｒ２／
Ｒ１＝１０とすれば、(1) 式より、出力基準電圧Ｖreg
の温度係数はゼロになり、温度変化に対して安定する。
Ｒ１＝１０とすれば、(1) 式より、出力基準電圧Ｖreg
の温度係数はゼロになり、温度変化に対して安定する。
【００１４】位相補償をかける場合、トランジスタＱ
１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、抵抗器Ｒ１、コンデンサ
Ｃ１で、トランジスタＱ２のベースを入力、トランジス
タＱ１のコレクタを出力する回路のオープンループゲイ
ンを考えた場合、周波数−利得・位相特性は図２に示さ
れている。同グラフにおいて、実線が図１の実施例の特
性であり、点線が図３の従来技術に基づく回路の特性で
ある。
１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、抵抗器Ｒ１、コンデンサ
Ｃ１で、トランジスタＱ２のベースを入力、トランジス
タＱ１のコレクタを出力する回路のオープンループゲイ
ンを考えた場合、周波数−利得・位相特性は図２に示さ
れている。同グラフにおいて、実線が図１の実施例の特
性であり、点線が図３の従来技術に基づく回路の特性で
ある。
【００１５】高周波時、位相が３６０°回って０dBを越
える利得があると、発振する。発振させないために、イ
ンピーダンスを大きくして、高周波でのループ利得を減
衰させる。つまり、つまり位相が３６０°時、利得が０
dBより下回るようにする。
える利得があると、発振する。発振させないために、イ
ンピーダンスを大きくして、高周波でのループ利得を減
衰させる。つまり、つまり位相が３６０°時、利得が０
dBより下回るようにする。
【００１６】位相補償をかける場合、トランジスタＱ１
→Ｑ２→Ｑ５→Ｑ３→Ｑ４からなる帰還ループの高周波
でのループ利得を低下させて発振しないようにする。本
発明の回路では抵抗器Ｒ１の存在によりトランジスタＱ
１の出力インピーダンスが大きくなるので高周波での減
衰が大きくなり、位相補償がかけ易い。また、図中のト
ランジスタＱ２の“×１０”は一例であって“×ｎ”個
で設計することができる。
→Ｑ２→Ｑ５→Ｑ３→Ｑ４からなる帰還ループの高周波
でのループ利得を低下させて発振しないようにする。本
発明の回路では抵抗器Ｒ１の存在によりトランジスタＱ
１の出力インピーダンスが大きくなるので高周波での減
衰が大きくなり、位相補償がかけ易い。また、図中のト
ランジスタＱ２の“×１０”は一例であって“×ｎ”個
で設計することができる。
【００１７】
【発明の効果】本発明のバンドギャップ型定電圧発生回
路は、以上説明したように位相補償がかけ易くなる。ま
た、位相補償用の容量Ｃ１が小さくてすみ、チップサイ
ズが減少し集積回路のコストの低減が可能となる。
路は、以上説明したように位相補償がかけ易くなる。ま
た、位相補償用の容量Ｃ１が小さくてすみ、チップサイ
ズが減少し集積回路のコストの低減が可能となる。
【図１】本発明の実施例であるバンドギャップ型定電圧
発生回路を示す図である。
発生回路を示す図である。
【図２】図１及び図３に示した回路の周波数特性グラフ
である。
である。
【図３】従来技術に基づくバンドギャップ型定電圧発生
回路を示す図である。
回路を示す図である。
Ｑ１、Ｑ２ ＮＰＮ型トランジスタ Ｑ３〜Ｑ６ ＰＮＰ型トランジスタ Ｒ１、Ｒ２ 抵抗器 Ｃ１ コンデンサ Ｖreg 出力基準電圧 Ｄ１ ダイオード
Claims (1)
- 【請求項１】 カレントミラー回路と接地ラインとの間
にそれぞれ接続されている第１及び第２のトランジスタ
のベース−エミッタ電圧の差に応じた電流を発生する電
流発生回路と、前記カレントミラー回路と接地ラインと
の間に接続されており前記電流発生回路により発生され
た電流の値に応じた出力基準電圧を発生する電圧発生回
路とを有しており、前記第１のトランジスタのコレクタ
と前記第２のトランジスタのベースとが接続されてお
り、前記第１のトランジスタの前記コレクタが第１の抵
抗を介して前記カレントミラー回路の第１の電流出力端
子に接続されており、前記第１のトランジスタのベース
が前記カレントミラー回路の第１の電流出力端子に接続
されており、前記第２のトランジスタのコレクタが前記
カレントミラー回路の第２の電流出力端子に接続されて
おり、前記第２のトランジスタのコレクタと該第２のト
ランジスタのベースとの間に容量が接続され、前記電圧
発生回路が、前記カレントミラー回路と接地ラインとの
間に接続された第２の抵抗とダイオードとから構成され
たバンドギャップ型定電圧発生回路であって、 前記第１のトランジスタと前記第２のトランジスタのエ
ミッタ面積比と、前記第１の抵抗と前記第２の抵抗の抵
抗比とが、前記出力基準電圧の温度係数をゼロにする値
に設定され ていることを特徴とするバンドギャップ型定
電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4180016A JP3024026B2 (ja) | 1992-07-07 | 1992-07-07 | バンドギャップ型定電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4180016A JP3024026B2 (ja) | 1992-07-07 | 1992-07-07 | バンドギャップ型定電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0628047A JPH0628047A (ja) | 1994-02-04 |
| JP3024026B2 true JP3024026B2 (ja) | 2000-03-21 |
Family
ID=16075991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4180016A Expired - Fee Related JP3024026B2 (ja) | 1992-07-07 | 1992-07-07 | バンドギャップ型定電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3024026B2 (ja) |
-
1992
- 1992-07-07 JP JP4180016A patent/JP3024026B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0628047A (ja) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4350904A (en) | Current source with modified temperature coefficient | |
| US4287439A (en) | MOS Bandgap reference | |
| US4446419A (en) | Current stabilizing arrangement | |
| US4506208A (en) | Reference voltage producing circuit | |
| JPH03186910A (ja) | Ｃｍｏｓバンドギャップ電圧基準回路 | |
| JPH0561558A (ja) | 基準電圧発生回路 | |
| US4769619A (en) | Compensated current mirror | |
| JPH05173659A (ja) | バンドギャップ参照回路装置 | |
| JPS6232522A (ja) | Ｎｐｎバンドギヤツプ電圧発生器 | |
| JPH0322723B2 (ja) | ||
| JPH0123802B2 (ja) | ||
| US4219781A (en) | Transistor amplifier circuit | |
| US20050264365A1 (en) | Linearity enhanced amplifier | |
| JP3024026B2 (ja) | バンドギャップ型定電圧発生回路 | |
| US6683444B2 (en) | Performance reference voltage generator | |
| JP2644191B2 (ja) | バッファアンプ | |
| US4439745A (en) | Amplifier circuit | |
| JPS6258009B2 (ja) | ||
| JPS5931081B2 (ja) | 基準電圧源回路 | |
| JP3204387B2 (ja) | 発振回路 | |
| US4230980A (en) | Bias circuit | |
| JP3655989B2 (ja) | 基準電圧発生回路 | |
| JPH056696B2 (ja) | ||
| JPS6037484B2 (ja) | 電流安定化回路 | |
| JPS6222284B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |