JP3204387B2 - 発振回路 - Google Patents
発振回路Info
- Publication number
- JP3204387B2 JP3204387B2 JP07939598A JP7939598A JP3204387B2 JP 3204387 B2 JP3204387 B2 JP 3204387B2 JP 07939598 A JP07939598 A JP 07939598A JP 7939598 A JP7939598 A JP 7939598A JP 3204387 B2 JP3204387 B2 JP 3204387B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- base
- circuit
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は発振回路に関し、特
に温度変化に対し安定化を図った自励発振方式の発振回
路に関する。
に温度変化に対し安定化を図った自励発振方式の発振回
路に関する。
【０００２】
【従来の技術】この種の温度安定化を図った特開平４−
２３５０５号（文献１）記載の従来の発振回路を回路図
で示す図５を参照すると、この従来の発振回路は、正帰
還信号の供給に応答して所定の発振周波数の発振信号を
発生する差動増幅回路１と、ＬＣＧ回路からなり上記発
振周波数の正帰還信号経路を構成する帰還回路２と、温
度補償用の基準電圧信号を発生増幅し差動増幅回路１の
動作電流を制御するする温度補償回路３とを備える。
２３５０５号（文献１）記載の従来の発振回路を回路図
で示す図５を参照すると、この従来の発振回路は、正帰
還信号の供給に応答して所定の発振周波数の発振信号を
発生する差動増幅回路１と、ＬＣＧ回路からなり上記発
振周波数の正帰還信号経路を構成する帰還回路２と、温
度補償用の基準電圧信号を発生増幅し差動増幅回路１の
動作電流を制御するする温度補償回路３とを備える。
【０００３】差動増幅回路１は、それぞれ一端を電源Ｖ
ＣＣに接続した負荷抵抗Ｒ１，Ｒ２の他端を各々のコレ
クタに接続し差動対を構成するＮＰＮ型のトランジスタ
Ｑ１，Ｑ２と、コレクタをトランジスタＱ１，Ｑ２の共
通接続されたエミッタにエミッタを一端が接地された抵
抗Ｒ５の他端にそれぞれ接続し前記差動対の電流源を構
成するＮＰＮ型のトランジスタＱ３と、各々の１端をト
ランジスタＱ１，Ｑ２の各々のベースに各々の他端をバ
イアス電源ＶＢ１に接続した抵抗Ｒ３，Ｒ４と、一端を
トランジスタＱ２のベースに他端を接地にそれぞれ接続
したコンデンサＣ３とを備える。
ＣＣに接続した負荷抵抗Ｒ１，Ｒ２の他端を各々のコレ
クタに接続し差動対を構成するＮＰＮ型のトランジスタ
Ｑ１，Ｑ２と、コレクタをトランジスタＱ１，Ｑ２の共
通接続されたエミッタにエミッタを一端が接地された抵
抗Ｒ５の他端にそれぞれ接続し前記差動対の電流源を構
成するＮＰＮ型のトランジスタＱ３と、各々の１端をト
ランジスタＱ１，Ｑ２の各々のベースに各々の他端をバ
イアス電源ＶＢ１に接続した抵抗Ｒ３，Ｒ４と、一端を
トランジスタＱ２のベースに他端を接地にそれぞれ接続
したコンデンサＣ３とを備える。
【０００４】帰還回路２は、一端をトランジスタＱ２の
コレクタに接続したコンデンサＣ１と、他端をコンデン
サＣ１の他端に一端をトランジスタＱ１のベースにそれ
ぞれ接続したコンデンサＣ２と、一端を結合用のコンデ
ンサＣ１，Ｃ２の共通接続点である各々の他端に他端を
接地したコンデンサＣｏ１と、コンデンサＣｏ１と並列
接続したインダクタンスＬｏ１とインダクタンスＬｏ１
の抵抗分の逆数であるコンダクタンスＧｏ１とを含む。
コレクタに接続したコンデンサＣ１と、他端をコンデン
サＣ１の他端に一端をトランジスタＱ１のベースにそれ
ぞれ接続したコンデンサＣ２と、一端を結合用のコンデ
ンサＣ１，Ｃ２の共通接続点である各々の他端に他端を
接地したコンデンサＣｏ１と、コンデンサＣｏ１と並列
接続したインダクタンスＬｏ１とインダクタンスＬｏ１
の抵抗分の逆数であるコンダクタンスＧｏ１とを含む。
【０００５】温度補償回路３は、基準電圧信号を増幅し
差動増幅回路１の動作電流を制御する演算増幅器３１
と、ベースとコレクタとを共通接続しエミッタを電源Ｖ
ＣＣに接続したＰＮＰ型のトランジスタＱ３１と、エミ
ッタを電源ＶＣＣにベースをトランジスタＱ３１のベー
スに共通接続しこのトランジスタＱ３１とカレントミラ
ー回路を構成するＰＮＰ型のトランジスタＱ３２と、コ
レクタを電源ＶＣＣにベースをトランジスタＱ３２のコ
レクタにエミッタを演算増幅器３１の非反転入力端にそ
れぞれ接続したＮＰＮ型のトランジスタＱ３３と、コレ
クタをトランジスタＱ３１のコレクタにベースをトラン
ジスタＱ３３のエミッタにそれぞれ接続したＮＰＮ型の
トランジスタＱ３４と、コレクタをトランジスタＱ３２
のコレクタにベースをトランジスタＱ３３のエミッタに
それぞれ接続したＮＰＮ型のトランジスタＱ３５と、ト
ランジスタＱ３４，Ｑ３５の各々のコレクタ間に接続し
たコンデンサＣ１２と、演算増幅器３１の反転入力端と
接地間に接続した抵抗Ｒ３３と、出力端と反転入力端間
に接続した抵抗Ｒ３２と、一端をトランジスタＱ３４の
エミッタに接続した抵抗Ｒ３４と、一端を抵抗Ｒ３４の
他端とトランジスタＱ３５のエミッタに他端を接地にそ
れぞれ接続した抵抗Ｒ３５と、一端をトランジスタＱ３
３のエミッタに他端を接地にそれぞれ接続した抵抗Ｒ３
６とを備える。
差動増幅回路１の動作電流を制御する演算増幅器３１
と、ベースとコレクタとを共通接続しエミッタを電源Ｖ
ＣＣに接続したＰＮＰ型のトランジスタＱ３１と、エミ
ッタを電源ＶＣＣにベースをトランジスタＱ３１のベー
スに共通接続しこのトランジスタＱ３１とカレントミラ
ー回路を構成するＰＮＰ型のトランジスタＱ３２と、コ
レクタを電源ＶＣＣにベースをトランジスタＱ３２のコ
レクタにエミッタを演算増幅器３１の非反転入力端にそ
れぞれ接続したＮＰＮ型のトランジスタＱ３３と、コレ
クタをトランジスタＱ３１のコレクタにベースをトラン
ジスタＱ３３のエミッタにそれぞれ接続したＮＰＮ型の
トランジスタＱ３４と、コレクタをトランジスタＱ３２
のコレクタにベースをトランジスタＱ３３のエミッタに
それぞれ接続したＮＰＮ型のトランジスタＱ３５と、ト
ランジスタＱ３４，Ｑ３５の各々のコレクタ間に接続し
たコンデンサＣ１２と、演算増幅器３１の反転入力端と
接地間に接続した抵抗Ｒ３３と、出力端と反転入力端間
に接続した抵抗Ｒ３２と、一端をトランジスタＱ３４の
エミッタに接続した抵抗Ｒ３４と、一端を抵抗Ｒ３４の
他端とトランジスタＱ３５のエミッタに他端を接地にそ
れぞれ接続した抵抗Ｒ３５と、一端をトランジスタＱ３
３のエミッタに他端を接地にそれぞれ接続した抵抗Ｒ３
６とを備える。
【０００６】次に、図５を参照して、従来の発振回路の
動作について説明すると、この従来の発振回路は、差動
増幅回路１のトランジスタＱ２のコレクタに発生する発
振信号Ｖｏを帰還回路２のコンデンサＣ１、Ｃ２を介し
てトランジスタＱ１のベースに入力信号Ｖｉｎとして正
帰還し、この信号ＶｉｎをこれらトランジスタＱ１，Ｑ
２から成る差動対で増幅する。
動作について説明すると、この従来の発振回路は、差動
増幅回路１のトランジスタＱ２のコレクタに発生する発
振信号Ｖｏを帰還回路２のコンデンサＣ１、Ｃ２を介し
てトランジスタＱ１のベースに入力信号Ｖｉｎとして正
帰還し、この信号ＶｉｎをこれらトランジスタＱ１，Ｑ
２から成る差動対で増幅する。
【０００７】帰還回路２の等価回路を示す図６を参照す
ると、この帰還回路２のコンデンサＣｏ１，インダクタ
ンスＬｏ１は、共振回路を形成し、インダクタンスＬｏ
１のコンダクタンスＧｏ１，コンデンサＣ１，Ｃ２を含
めて発振周波数を決定する。信号Ｖｏは、トランジスタ
Ｑ２のコレクタ電圧であり、信号Ｖｉｎはトランジスタ
Ｑ１のベース電圧である。Ｚｉｎは、トランジスタＱ１
のベースから見た差動増幅回路１の入力インピーダンス
である。
ると、この帰還回路２のコンデンサＣｏ１，インダクタ
ンスＬｏ１は、共振回路を形成し、インダクタンスＬｏ
１のコンダクタンスＧｏ１，コンデンサＣ１，Ｃ２を含
めて発振周波数を決定する。信号Ｖｏは、トランジスタ
Ｑ２のコレクタ電圧であり、信号Ｖｉｎはトランジスタ
Ｑ１のベース電圧である。Ｚｉｎは、トランジスタＱ１
のベースから見た差動増幅回路１の入力インピーダンス
である。
【０００８】トランジスタＱ１，Ｑ２の各々のベースに
接続した抵抗Ｒ３，Ｒ４は、ベースバイアス抵抗でＶＢ
１はバイアス電源、コンデンサＣ３はバイパスコンデン
サである。
接続した抵抗Ｒ３，Ｒ４は、ベースバイアス抵抗でＶＢ
１はバイアス電源、コンデンサＣ３はバイパスコンデン
サである。
【０００９】温度補償回路３は、トランジスタＱ３３の
エミッタからバンドギャップ電圧を基準電圧信号として
出力し、演算増幅器３１に供給する。ここで、トランジ
スタＱ３４，Ｑ３５のエミッタ面積比をＮ：１（Ｎ＞
２）と設定する。演算増幅器３１は、バンドギャップ電
圧対応の基準電圧信号を直流増幅し、差動増幅回路１の
トランジスタＱ３のベースに供給する。
エミッタからバンドギャップ電圧を基準電圧信号として
出力し、演算増幅器３１に供給する。ここで、トランジ
スタＱ３４，Ｑ３５のエミッタ面積比をＮ：１（Ｎ＞
２）と設定する。演算増幅器３１は、バンドギャップ電
圧対応の基準電圧信号を直流増幅し、差動増幅回路１の
トランジスタＱ３のベースに供給する。
【００１０】差動増幅回路１のトランジスタＱ３と抵抗
Ｒ５は差動増幅器の定電流源を構成し、トランジスタＱ
３のベース電位により、差動増幅回路１の定電流Ｉを決
定する。
Ｒ５は差動増幅器の定電流源を構成し、トランジスタＱ
３のベース電位により、差動増幅回路１の定電流Ｉを決
定する。
【００１１】従来の発振回路の発振周波数ｆｐは、トラ
ンジスタの電流増幅率をｈFEとすると、次式（１）で表
される。 ｆｐ＝１／２π｛Ｌｏ１（Ｃｏ１＋Ｃ１＋Ｃ２＋Ｇｏ１
ｈFE Ｃ１・４／Ｋ１）｝1/2 ここで、Ｋ１は次式で表される。 Ｋ１＝２（１＋Ｒ３２／Ｒ３３）ＶＴｌｎ（Ｎ・Ｒ３５／Ｒ３４）／Ｒ３１ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（１） 式（１）より、温度の項を含まないため、温度変化に対
して発振周波数ｆｐは一定となる。ただし、式（１）の
成立のための前提条件として次式（２）を満足する必要
がある。
ンジスタの電流増幅率をｈFEとすると、次式（１）で表
される。 ｆｐ＝１／２π｛Ｌｏ１（Ｃｏ１＋Ｃ１＋Ｃ２＋Ｇｏ１
ｈFE Ｃ１・４／Ｋ１）｝1/2 ここで、Ｋ１は次式で表される。 Ｋ１＝２（１＋Ｒ３２／Ｒ３３）ＶＴｌｎ（Ｎ・Ｒ３５／Ｒ３４）／Ｒ３１ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（１） 式（１）より、温度の項を含まないため、温度変化に対
して発振周波数ｆｐは一定となる。ただし、式（１）の
成立のための前提条件として次式（２）を満足する必要
がある。
【００１２】 （１＋Ｒ３２／Ｒ３３）ＶBE(Q35) ＝ＶBE(Q33)・・・・・・・・・（２） ここで、ＶBE(Q33) ，ＶBE(Q35) はそれぞれトランジス
タＱ３５，Ｑ３３のベース、エミッタ間電圧を示す。し
かし、この従来の発振回路では、式（１）で示すよう
に、基準電圧回路の抵抗Ｒ３２、Ｒ３３と抵抗Ｒ３５，
Ｒ３４の相対抵抗値のばらつきと差動増幅回路１の抵抗
Ｒ５の絶対抵抗値のばらつきにより発振周波数ｆｐが変
化する。
タＱ３５，Ｑ３３のベース、エミッタ間電圧を示す。し
かし、この従来の発振回路では、式（１）で示すよう
に、基準電圧回路の抵抗Ｒ３２、Ｒ３３と抵抗Ｒ３５，
Ｒ３４の相対抵抗値のばらつきと差動増幅回路１の抵抗
Ｒ５の絶対抵抗値のばらつきにより発振周波数ｆｐが変
化する。
【００１３】一般に、集積回路（ＩＣ）の基板上に形成
される抵抗すなわちＩＣ化抵抗の相対抵抗値のばらつき
は数％程度であるため、温度補償回路３の基準電圧生成
用の抵抗Ｒ３２，Ｒ３３と抵抗Ｒ３５，Ｒ３４の相対抵
抗値ばらつきによる発振周波数の変化は無視出来る。し
かし、絶対抵抗値ばらつきは数＋％程度であるため、差
動増幅回路１の電流源抵抗Ｒ５の絶対抵抗値ばらつきに
より発振周波数ｆｐの変動が大きくなる。
される抵抗すなわちＩＣ化抵抗の相対抵抗値のばらつき
は数％程度であるため、温度補償回路３の基準電圧生成
用の抵抗Ｒ３２，Ｒ３３と抵抗Ｒ３５，Ｒ３４の相対抵
抗値ばらつきによる発振周波数の変化は無視出来る。し
かし、絶対抵抗値ばらつきは数＋％程度であるため、差
動増幅回路１の電流源抵抗Ｒ５の絶対抵抗値ばらつきに
より発振周波数ｆｐの変動が大きくなる。
【００１４】また、差動増幅回路１の動作電流Ｉは、次
式（３）で表される。 Ｉ＝２（１＋Ｒ３２／Ｒ３３）Ｖｔ・ｌｎ（ＮＲ３５／Ｒ３４）／Ｒ３１・・・ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（３） ここで、Ｖｔはトランジスタのサーマル電圧を示す。
式（３）で表される。 Ｉ＝２（１＋Ｒ３２／Ｒ３３）Ｖｔ・ｌｎ（ＮＲ３５／Ｒ３４）／Ｒ３１・・・ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（３） ここで、Ｖｔはトランジスタのサーマル電圧を示す。
【００１５】すなわち、差動増幅回路１の動作電流Ｉは
電流源抵抗Ｒ５の絶対抵抗値ばらつきにより大きく変動
する。
電流源抵抗Ｒ５の絶対抵抗値ばらつきにより大きく変動
する。
【００１６】
【発明が解決しようとする課題】上述した従来の発振回
路は、集積回路上で形成されるＩＣ化抵抗の絶対抵抗値
のばらつきが大きいため、ＩＣ化抵抗である差動増幅回
路の電流源抵抗の絶対抵抗値ばらつきにより発振周波数
の変動が大きくなるという欠点があった。
路は、集積回路上で形成されるＩＣ化抵抗の絶対抵抗値
のばらつきが大きいため、ＩＣ化抵抗である差動増幅回
路の電流源抵抗の絶対抵抗値ばらつきにより発振周波数
の変動が大きくなるという欠点があった。
【００１７】また、上記電流源抵抗の絶対抵抗値ばらつ
きにより差動増幅回路の動作電流も大きく変動し動作の
不安定化要因となるという欠点があった。
きにより差動増幅回路の動作電流も大きく変動し動作の
不安定化要因となるという欠点があった。
【００１８】本発明の目的は、絶対抵抗値のばらつきが
あっても安定な発振周波数で発振し、電流の変動が少な
い発振回路を提供することにある。
あっても安定な発振周波数で発振し、電流の変動が少な
い発振回路を提供することにある。
【００１９】
【課題を解決するための手段】本発明の発振回路は、集
積回路基板上に形成されトランジスタと第１の抵抗素子
とを有する増幅回路とこの増幅回路の出力信号の所定の
周波数成分を正帰還し前記増幅回路の入力に供給する帰
還回路と温度変動に対して発振周波数を安定化する安定
化手段とを有する発振回路において、前記安定化手段
が、前記集積回路基板上に形成された前記増幅器の電流
源抵抗素子を含む複数の第２の抵抗素子の絶対抵抗値の
ばらつきに対応する補償電圧を発生し前記温度変動に加
えて製造工程に起因する前記電流源抵抗素子の絶対抵抗
値のばらつきに対して前記増幅回路の動作電流の変動を
抑圧する温度抵抗補償手段を備え、前記増幅回路が、コ
レクタを一端が第１の電源に接続された第１の抵抗にベ
ースを前記帰還回路の出力端と一端がバイアス用電源に
接続された第３の抵抗の他端にそれぞれ接続した第１の
トランジスタと、コレクタを一端が第１の電源に接続さ
れた第２の抵抗と前記帰還回路の入力端にベースを前記
帰還回路の入力端と一端が前記バイアス用電源に接続さ
れた第４の抵抗の他端にエミッタを前記第１のトランジ
スタのエミッタにそれぞれ接続した第２のトランジスタ
と、コレクタを前記第１，第２のトランジスタの共通接
続したエミッタに接続しエミッタを一端が第２の電源に
接続され前記第１の抵抗素子対応の第５の抵抗の他端に
それぞれ接続しベースに前記補償電圧の供給を受ける第
３のトランジスタとを有する差動増幅回路を備え、前記
温度抵抗補償手段が、エミッタを前記第３のトランジス
タのベースに接続した第４のトランジスタと、ベースと
コレクタとを第１の電源にエミッタを前記第４のトラン
ジスタのコレクタにそれぞれ接続した第５のトランジス
タと、コレクタとベースとを短絡して前記第４のトラン
ジスタのベースに接続した第６のトランジスタと、ベー
スとコレクタとを短絡しエミッタを第２の電源に接続し
た第７のトランジ スタと、ベースを前記第７のトランジ
スタのべースに接続した第８のトランジスタと、コレク
タを前記第６のトランジスタのエミッタにベースを前記
第８のトランジスタのコレクタにエミッタを前記第２の
電源にそれぞれ接続した第９のトランジスタと、一端を
前記第４のトランジスタのエミッタに他端を前記第２の
電源にそれぞれ接続した第６の抵抗と、一端を前記第５
のトランジスタのエミッタに他端を前記第４のトランジ
スタのベースにそれぞれ接続し前記第２の抵抗素子に対
応する第７の抵抗と、一端を前記第６のトランジスタの
エミッタに他端を前記第７のトランジスタのコレクタに
それぞれ接続し前記第２の抵抗素子に対応する第８の抵
抗と、一端を前記第６のトランジスタのエミッタに他端
を前記第８のトランジスタのコレクタにそれぞれ接続し
前記第２の抵抗素子に対応する第９の抵抗と、一端を前
記第８のトランジスタのエミッタに他端を前記第２の電
源にそれぞれ接続し前記第２の抵抗素子に対応する第１
０の抵抗とを備えて構成されている。
積回路基板上に形成されトランジスタと第１の抵抗素子
とを有する増幅回路とこの増幅回路の出力信号の所定の
周波数成分を正帰還し前記増幅回路の入力に供給する帰
還回路と温度変動に対して発振周波数を安定化する安定
化手段とを有する発振回路において、前記安定化手段
が、前記集積回路基板上に形成された前記増幅器の電流
源抵抗素子を含む複数の第２の抵抗素子の絶対抵抗値の
ばらつきに対応する補償電圧を発生し前記温度変動に加
えて製造工程に起因する前記電流源抵抗素子の絶対抵抗
値のばらつきに対して前記増幅回路の動作電流の変動を
抑圧する温度抵抗補償手段を備え、前記増幅回路が、コ
レクタを一端が第１の電源に接続された第１の抵抗にベ
ースを前記帰還回路の出力端と一端がバイアス用電源に
接続された第３の抵抗の他端にそれぞれ接続した第１の
トランジスタと、コレクタを一端が第１の電源に接続さ
れた第２の抵抗と前記帰還回路の入力端にベースを前記
帰還回路の入力端と一端が前記バイアス用電源に接続さ
れた第４の抵抗の他端にエミッタを前記第１のトランジ
スタのエミッタにそれぞれ接続した第２のトランジスタ
と、コレクタを前記第１，第２のトランジスタの共通接
続したエミッタに接続しエミッタを一端が第２の電源に
接続され前記第１の抵抗素子対応の第５の抵抗の他端に
それぞれ接続しベースに前記補償電圧の供給を受ける第
３のトランジスタとを有する差動増幅回路を備え、前記
温度抵抗補償手段が、エミッタを前記第３のトランジス
タのベースに接続した第４のトランジスタと、ベースと
コレクタとを第１の電源にエミッタを前記第４のトラン
ジスタのコレクタにそれぞれ接続した第５のトランジス
タと、コレクタとベースとを短絡して前記第４のトラン
ジスタのベースに接続した第６のトランジスタと、ベー
スとコレクタとを短絡しエミッタを第２の電源に接続し
た第７のトランジ スタと、ベースを前記第７のトランジ
スタのべースに接続した第８のトランジスタと、コレク
タを前記第６のトランジスタのエミッタにベースを前記
第８のトランジスタのコレクタにエミッタを前記第２の
電源にそれぞれ接続した第９のトランジスタと、一端を
前記第４のトランジスタのエミッタに他端を前記第２の
電源にそれぞれ接続した第６の抵抗と、一端を前記第５
のトランジスタのエミッタに他端を前記第４のトランジ
スタのベースにそれぞれ接続し前記第２の抵抗素子に対
応する第７の抵抗と、一端を前記第６のトランジスタの
エミッタに他端を前記第７のトランジスタのコレクタに
それぞれ接続し前記第２の抵抗素子に対応する第８の抵
抗と、一端を前記第６のトランジスタのエミッタに他端
を前記第８のトランジスタのコレクタにそれぞれ接続し
前記第２の抵抗素子に対応する第９の抵抗と、一端を前
記第８のトランジスタのエミッタに他端を前記第２の電
源にそれぞれ接続し前記第２の抵抗素子に対応する第１
０の抵抗とを備えて構成されている。
【００２０】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図５と共通の構成要素には共通の参照文字／数字を付
して同様に回路図で示す図１を参照すると、この図に示
す本実施の形態の発振回路は、従来と共通の差動増幅回
路１と、帰還回路２とに加えて、温度補償回路３の代わ
りに温度変動に加えて差動増幅回路１の電流源抵抗Ｒ５
の抵抗値の変動を補償する温度抵抗補償回路４を備え
る。
を図５と共通の構成要素には共通の参照文字／数字を付
して同様に回路図で示す図１を参照すると、この図に示
す本実施の形態の発振回路は、従来と共通の差動増幅回
路１と、帰還回路２とに加えて、温度補償回路３の代わ
りに温度変動に加えて差動増幅回路１の電流源抵抗Ｒ５
の抵抗値の変動を補償する温度抵抗補償回路４を備え
る。
【００２１】温度抵抗補償回路４は、エミッタを差動増
幅回路１のトランジスタＱ３のベースに接続したＮＰＮ
型のトランジスタＱ４と、ベースとコレクタとを電源Ｖ
ＣＣにエミッタをトランジスタＱ４のコレクタにそれぞ
れ接続したＮＰＮ型のトランジスタＱ５と、コレクタと
ベースとを短絡してトランジスタＱ４のベースに接続し
たＮＰＮ型のトランジスタＱ６と、ベースとコレクタと
を短絡しエミッタを接地に接続したＮＰＮ型のトランジ
スタＱ７と、ベースをトランジスタＱ７のべーに接続し
トランジスタＱ７とカレントミラー回路を構成するＮＰ
Ｎ型のトランジスタＱ８と、コレクタをトランジスタＱ
６のエミッタにベースをトランジスタＱ８のコレクタに
エミッタを接地にそれぞれ接続したＮＰＮ型のトランジ
スタＱ９と、一端をトランジスタＱ４のエミッタに他端
を接地にそれぞれ接続した抵抗Ｒ６と、一端をトランジ
スタＱ５のエミッタに他端をトランジスタＱ４のベース
にそれぞれ接続した抵抗Ｒ７と、一端をトランジスタＱ
６のエミッタに他端をトランジスタＱ７のコレクタにそ
れぞれ接続した抵抗Ｒ８と、一端をトランジスタＱ６の
エミッタに他端をトランジスタＱ８のコレクタにそれぞ
れ接続した抵抗Ｒ９と、一端をトランジスタＱ８のエミ
ッタに他端を接地にそれぞれ接続した抵抗Ｒ１０とを備
える。
幅回路１のトランジスタＱ３のベースに接続したＮＰＮ
型のトランジスタＱ４と、ベースとコレクタとを電源Ｖ
ＣＣにエミッタをトランジスタＱ４のコレクタにそれぞ
れ接続したＮＰＮ型のトランジスタＱ５と、コレクタと
ベースとを短絡してトランジスタＱ４のベースに接続し
たＮＰＮ型のトランジスタＱ６と、ベースとコレクタと
を短絡しエミッタを接地に接続したＮＰＮ型のトランジ
スタＱ７と、ベースをトランジスタＱ７のべーに接続し
トランジスタＱ７とカレントミラー回路を構成するＮＰ
Ｎ型のトランジスタＱ８と、コレクタをトランジスタＱ
６のエミッタにベースをトランジスタＱ８のコレクタに
エミッタを接地にそれぞれ接続したＮＰＮ型のトランジ
スタＱ９と、一端をトランジスタＱ４のエミッタに他端
を接地にそれぞれ接続した抵抗Ｒ６と、一端をトランジ
スタＱ５のエミッタに他端をトランジスタＱ４のベース
にそれぞれ接続した抵抗Ｒ７と、一端をトランジスタＱ
６のエミッタに他端をトランジスタＱ７のコレクタにそ
れぞれ接続した抵抗Ｒ８と、一端をトランジスタＱ６の
エミッタに他端をトランジスタＱ８のコレクタにそれぞ
れ接続した抵抗Ｒ９と、一端をトランジスタＱ８のエミ
ッタに他端を接地にそれぞれ接続した抵抗Ｒ１０とを備
える。
【００２２】次に、図１を参照して本実施の形態の動作
について説明すると、差動増幅回路１と帰還回路２との
動作は従来と共通であるが、ここでは、本発明に関連す
る部分についてさらに詳細に説明する。
について説明すると、差動増幅回路１と帰還回路２との
動作は従来と共通であるが、ここでは、本発明に関連す
る部分についてさらに詳細に説明する。
【００２３】まず、帰還回路２の入力信号Ｖｉｎと出力
信号Ｖｏの比Ｖｉｎ／Ｖｏつまり帰還率βは、Ｓ＝ｊω
とすると次式（４）で表される。ここで、ｊは虚数、ω
は角周波数である。 β＝〔Ｚｉｎ／｛Ｚｉｎ＋（１／（ＳＣ１））｝〕×［１／〔Ｃｏ１・Ｓ＋（１ ／（Ｌｏ１Ｓ））＋Ｇｏ１＋１／｛Ｚｉｎ＋（１／（ＳＣ１））｝〕］／（１／ （Ｃｏ１Ｓ））＋［１／〔Ｃｏ１Ｓ＋（１／（Ｌｏ１Ｓ））＋Ｇｏ１＋１／｛Ｚ ｉｎ＋（１／（ＳＣ１））｝〕］・・・・・・・・・・・・・・・・・（４） 式（４）を簡略化すると次式（５）となる。 β＝Ｓ2 ・Ｃ１・Ｃ2 ・Ｚｉｎ／｛（Ｃｏ１＋Ｇｏ１・Ｚｉｎ・Ｃ１＋Ｃ１＋Ｃ ２）Ｓ＋（１／（Ｌｏ１Ｓ））＋Ｇｏ１＋（ＺｉｎＣ１／Ｌｏ１）＋（Ｚｉｎ・ Ｃｏ１・Ｃ１＋Ｚｉｎ・Ｃ１・Ｃ２）Ｓ2 ｝・・・・・・・・・・・・・（５） 差動増幅回路１のオープンゲインをＡとすると発振条件
は、次式（６）で表される。 Ａ・β＝１・・・・・・・・・・・・・・・・・・・・・・・・・・・（６） 式（５），（６）より、次式（７）の関係を得る。 Ａ・Ｓ2 ・Ｃ１・Ｃ2 ・Ｚｉｎ／｛（Ｃｏ１＋Ｇｏ１・Ｚｉｎ・Ｃ１＋Ｃ１＋Ｃ ２）Ｓ＋（１／（Ｌｏ１・Ｓ））＋Ｇｏ１＋（Ｚｉｎ・Ｃ１／Ｌｏ１）＋（Ｚｉ ｎ・Ｃｏ１・Ｃ１＋Ｚｉｎ・Ｃ１・Ｃ２）Ｓ2 ｝＝１・・・・・・・・（７） 高周波になると差動増幅回路１の入力インピーダンスＺ
ｉｎは、純抵抗だけでなくベースエミッタ間容量が影響
するため、次式（８）の値となる。 Ｚｉｎ ｈＦＥ／ｇｍ＋１／（ＳＣπ）＝ｈＦＥ／ｇｍ＋１／Ｓ（τＦ・ｇｍ・ Ｃｊｅ）・・・・・・・・・・・・・・・・・・・・・・・・・・・・（８） ｇｍ＝４ＫＴ／ｑＩ・・・・・・・・・・・・・・・・・・・・・（９） ここで、ｈＦＥはトランジスタの電流増幅率、ｇｍは差
動増幅回路１の相互コンダクタンス、Ｋはボルツマン定
数、Ｔは絶対温度、ｑは電子の電荷量、Ｉは差動増幅回
路１の動作電流、τＦは遷移時間、Ｃｊｅはベースエミ
ッタ間接合容量をそれぞれ示す。式（８），（９）より
差動増幅回路１の入力インピーダンスＺｉｎは、差動増
幅回路１の動作電流Ｉの影響を受けることが分かる。
信号Ｖｏの比Ｖｉｎ／Ｖｏつまり帰還率βは、Ｓ＝ｊω
とすると次式（４）で表される。ここで、ｊは虚数、ω
は角周波数である。 β＝〔Ｚｉｎ／｛Ｚｉｎ＋（１／（ＳＣ１））｝〕×［１／〔Ｃｏ１・Ｓ＋（１ ／（Ｌｏ１Ｓ））＋Ｇｏ１＋１／｛Ｚｉｎ＋（１／（ＳＣ１））｝〕］／（１／ （Ｃｏ１Ｓ））＋［１／〔Ｃｏ１Ｓ＋（１／（Ｌｏ１Ｓ））＋Ｇｏ１＋１／｛Ｚ ｉｎ＋（１／（ＳＣ１））｝〕］・・・・・・・・・・・・・・・・・（４） 式（４）を簡略化すると次式（５）となる。 β＝Ｓ2 ・Ｃ１・Ｃ2 ・Ｚｉｎ／｛（Ｃｏ１＋Ｇｏ１・Ｚｉｎ・Ｃ１＋Ｃ１＋Ｃ ２）Ｓ＋（１／（Ｌｏ１Ｓ））＋Ｇｏ１＋（ＺｉｎＣ１／Ｌｏ１）＋（Ｚｉｎ・ Ｃｏ１・Ｃ１＋Ｚｉｎ・Ｃ１・Ｃ２）Ｓ2 ｝・・・・・・・・・・・・・（５） 差動増幅回路１のオープンゲインをＡとすると発振条件
は、次式（６）で表される。 Ａ・β＝１・・・・・・・・・・・・・・・・・・・・・・・・・・・（６） 式（５），（６）より、次式（７）の関係を得る。 Ａ・Ｓ2 ・Ｃ１・Ｃ2 ・Ｚｉｎ／｛（Ｃｏ１＋Ｇｏ１・Ｚｉｎ・Ｃ１＋Ｃ１＋Ｃ ２）Ｓ＋（１／（Ｌｏ１・Ｓ））＋Ｇｏ１＋（Ｚｉｎ・Ｃ１／Ｌｏ１）＋（Ｚｉ ｎ・Ｃｏ１・Ｃ１＋Ｚｉｎ・Ｃ１・Ｃ２）Ｓ2 ｝＝１・・・・・・・・（７） 高周波になると差動増幅回路１の入力インピーダンスＺ
ｉｎは、純抵抗だけでなくベースエミッタ間容量が影響
するため、次式（８）の値となる。 Ｚｉｎ ｈＦＥ／ｇｍ＋１／（ＳＣπ）＝ｈＦＥ／ｇｍ＋１／Ｓ（τＦ・ｇｍ・ Ｃｊｅ）・・・・・・・・・・・・・・・・・・・・・・・・・・・・（８） ｇｍ＝４ＫＴ／ｑＩ・・・・・・・・・・・・・・・・・・・・・（９） ここで、ｈＦＥはトランジスタの電流増幅率、ｇｍは差
動増幅回路１の相互コンダクタンス、Ｋはボルツマン定
数、Ｔは絶対温度、ｑは電子の電荷量、Ｉは差動増幅回
路１の動作電流、τＦは遷移時間、Ｃｊｅはベースエミ
ッタ間接合容量をそれぞれ示す。式（８），（９）より
差動増幅回路１の入力インピーダンスＺｉｎは、差動増
幅回路１の動作電流Ｉの影響を受けることが分かる。
【００２４】式の単純化のためＺｉｎを純抵抗と仮定
し、式（７）の虚数部が零になれば発振条件が成立する
ため、この式（７）より発振条件を求める。
し、式（７）の虚数部が零になれば発振条件が成立する
ため、この式（７）より発振条件を求める。
【００２５】 （Ｃｏ１＋Ｇｏ１・Ｚｉｎ・Ｃ１＋Ｃ１＋Ｃ２）Ｓ＋（１／（Ｌｏ１Ｓ））＝ ０・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（１０） 式（１０）にＳ＝ｊωを代入すると、ωは次式（１１）
で表される。 ω＝１／｛Ｌｏ１（Ｃｏ１＋Ｇｏ１・Ｚｉｎ・Ｃ１＋Ｃ１＋Ｃ２）｝1/2 ・・・ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（１１） ω＝２πｆであるから、式（１１）より、周波数ｆは、
次式（１２）で表される。 ｆ＝１／２π｛Ｌｏ１（Ｃｏ１＋Ｇｏ１・Ｚｉｎ・Ｃ１＋Ｃ１＋Ｃ２）｝1/2 ・ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（１２） 差動増幅回路１の入力インピーダンスＺｉｎを純抵抗と
仮定すると次式（１３）が得られる。 Ｚｉｎ ｈＦＥ／ｇｍ＝４Ｋ・Ｔ・ｈＦＥ／（ｑ・Ｉ）・・・・・・・（１３） 式（１２），（１３）から、電流Ｉの変化により発振周
波数ｆが変化することが分かる。そこで、本実施の形態
では、差動増幅回路１のトランジスタＱ３に流れる動作
電流ＩＱ３の変動を減少させる。
で表される。 ω＝１／｛Ｌｏ１（Ｃｏ１＋Ｇｏ１・Ｚｉｎ・Ｃ１＋Ｃ１＋Ｃ２）｝1/2 ・・・ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（１１） ω＝２πｆであるから、式（１１）より、周波数ｆは、
次式（１２）で表される。 ｆ＝１／２π｛Ｌｏ１（Ｃｏ１＋Ｇｏ１・Ｚｉｎ・Ｃ１＋Ｃ１＋Ｃ２）｝1/2 ・ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（１２） 差動増幅回路１の入力インピーダンスＺｉｎを純抵抗と
仮定すると次式（１３）が得られる。 Ｚｉｎ ｈＦＥ／ｇｍ＝４Ｋ・Ｔ・ｈＦＥ／（ｑ・Ｉ）・・・・・・・（１３） 式（１２），（１３）から、電流Ｉの変化により発振周
波数ｆが変化することが分かる。そこで、本実施の形態
では、差動増幅回路１のトランジスタＱ３に流れる動作
電流ＩＱ３の変動を減少させる。
【００２６】まず、トランジスタＱ５のエミッタ抵抗Ｒ
５の抵抗値変動による電流ＩＱ３の変動とトランジスタ
Ｑ３，Ｑ４のベース電圧との関係を求める。
５の抵抗値変動による電流ＩＱ３の変動とトランジスタ
Ｑ３，Ｑ４のベース電圧との関係を求める。
【００２７】電流ＩＱ３は、トランジスタＱ３のベース
電圧Ｖｂ３とトランジスタＱ３のベース・ミッタ間電圧
ＶＢＥ３と抵抗Ｒ５とより、次式で表される。 Ｖｂ３＝ＶＢＥ３＋Ｒ５・ＩＱ３・・・・・・・・・・・・・・・・（１４） ここで、抵抗Ｒ５の抵抗値がａ倍の変動をすると仮定
し、この抵抗値変動によるベース電圧Ｖｂ３の変化結果
のベース電圧ＶＢ３ｄは次式で表される。 Ｖｂ３ｄ＝ＶＢＥ３＋ａ・Ｒ５・ＩＱ３ｄ・・・・・・・・・・・・（１５） ＩＱ３＝ＩＱ３ｄにするためには式（１４），（１５）
より次式（１６）が成立すればよい。 （ＩＱ３＝ＩＱ３ｄよりＶＢＥ３は一定） Ｖｂ３ｄ＝ａ・Ｖｂ３＋（１−ａ）ＶＢＥ３・・・・・・・・・・・（１６） ベース電圧Ｖｂ３，Ｖｂ３ｄは、次式（１７），（１
８）で表される。 Ｖｂ３＝ＩＱ４・Ｒ６・・・・・・・・・・・・・・・・・・・・・（１７） Ｖｂ３ｄ＝ＩＱ４ｄ・ａＲ６・・・・・・・・・・・・・・・・・（１８） ここで、ＩＱ４，ＩＱ４ｄは、温度抵抗補償回路４のト
ランジスタＱ４に流れる電流とする。
電圧Ｖｂ３とトランジスタＱ３のベース・ミッタ間電圧
ＶＢＥ３と抵抗Ｒ５とより、次式で表される。 Ｖｂ３＝ＶＢＥ３＋Ｒ５・ＩＱ３・・・・・・・・・・・・・・・・（１４） ここで、抵抗Ｒ５の抵抗値がａ倍の変動をすると仮定
し、この抵抗値変動によるベース電圧Ｖｂ３の変化結果
のベース電圧ＶＢ３ｄは次式で表される。 Ｖｂ３ｄ＝ＶＢＥ３＋ａ・Ｒ５・ＩＱ３ｄ・・・・・・・・・・・・（１５） ＩＱ３＝ＩＱ３ｄにするためには式（１４），（１５）
より次式（１６）が成立すればよい。 （ＩＱ３＝ＩＱ３ｄよりＶＢＥ３は一定） Ｖｂ３ｄ＝ａ・Ｖｂ３＋（１−ａ）ＶＢＥ３・・・・・・・・・・・（１６） ベース電圧Ｖｂ３，Ｖｂ３ｄは、次式（１７），（１
８）で表される。 Ｖｂ３＝ＩＱ４・Ｒ６・・・・・・・・・・・・・・・・・・・・・（１７） Ｖｂ３ｄ＝ＩＱ４ｄ・ａＲ６・・・・・・・・・・・・・・・・・（１８） ここで、ＩＱ４，ＩＱ４ｄは、温度抵抗補償回路４のト
ランジスタＱ４に流れる電流とする。
【００２８】ここで、式（１７），（１８）を式（１
６）に代入すると、次式が得られる。 ＩＱ４ｄ−ＩＱ４＝（１−ａ）ＶＢＥ３／（ａＲ６）・・・・・・・（１９） ここで、電流ＩＱ４，ＩＱ４ｄはトランジスタＱ４のベ
ース電圧Ｖｂ４で設定されるため、それぞれ次式（２
０），（２１）で表される。 Ｖｂ４＝ＶＢＥ４＋ＩＱ４・Ｒ６・・・・・・・・・・・・・・・・（２０） Ｖｂ４ｄ＝ＶＢＥ４ｄ＋ＩＱ４ｄ・ａＲ６・・・・・・・・・・・（２１） ここで、Ｖｂ４，Ｖｂ４ｄはトランジスタＱ４のベース
電圧、ＶＢＥ４，ＶＢＥ４ｄはトランジスタＱ４のベー
スエミッタ間電圧である。式（２０），（２１）より式
（１９）のＩＱ４ｄを削除すると、次式（２２）の関係
を得る。 Ｖｂ４ｄ−Ｖｂ４＝ＶＴ・ｌｎ（ＩＱ４ｄ／ＩＱ４）＋（ａＩＱ４ｄ−ＩＱ４） Ｒ６ Ｖｂ４ｄ−Ｖｂ４＝ＶＴ・ｌｎ〔｛（１−ａ）ＶＢＥ３／（ａＩＱ４Ｒ６）｝＋ １〕＋（１−ａ）ＶＢＥ３＋（ａ−１）ＩＱ４・Ｒ６・・・・・・（２２） 式（２２）は、抵抗Ｒ５の抵抗値変動ａに対する差動増
幅回路１の動作電流ＩＱ３を一定に保つためのトランジ
スタＱ４のベース電圧変化を表したものである。
６）に代入すると、次式が得られる。 ＩＱ４ｄ−ＩＱ４＝（１−ａ）ＶＢＥ３／（ａＲ６）・・・・・・・（１９） ここで、電流ＩＱ４，ＩＱ４ｄはトランジスタＱ４のベ
ース電圧Ｖｂ４で設定されるため、それぞれ次式（２
０），（２１）で表される。 Ｖｂ４＝ＶＢＥ４＋ＩＱ４・Ｒ６・・・・・・・・・・・・・・・・（２０） Ｖｂ４ｄ＝ＶＢＥ４ｄ＋ＩＱ４ｄ・ａＲ６・・・・・・・・・・・（２１） ここで、Ｖｂ４，Ｖｂ４ｄはトランジスタＱ４のベース
電圧、ＶＢＥ４，ＶＢＥ４ｄはトランジスタＱ４のベー
スエミッタ間電圧である。式（２０），（２１）より式
（１９）のＩＱ４ｄを削除すると、次式（２２）の関係
を得る。 Ｖｂ４ｄ−Ｖｂ４＝ＶＴ・ｌｎ（ＩＱ４ｄ／ＩＱ４）＋（ａＩＱ４ｄ−ＩＱ４） Ｒ６ Ｖｂ４ｄ−Ｖｂ４＝ＶＴ・ｌｎ〔｛（１−ａ）ＶＢＥ３／（ａＩＱ４Ｒ６）｝＋ １〕＋（１−ａ）ＶＢＥ３＋（ａ−１）ＩＱ４・Ｒ６・・・・・・（２２） 式（２２）は、抵抗Ｒ５の抵抗値変動ａに対する差動増
幅回路１の動作電流ＩＱ３を一定に保つためのトランジ
スタＱ４のベース電圧変化を表したものである。
【００２９】ここで、式（２２）の第１項のＶＴは常温
で２６ｍＶと小さい値であるため、この第１項を省略す
ると、トランジスタＱ４のベース電圧変化は次式で表さ
れる。 Ｖｂ４ｄ−Ｖｂ４ （ａ−１）（ＩＱ４・Ｒ６−ＶＢＥ３）・・・・（２３） すなわち、抵抗Ｒ５の抵抗値が高い方向に変動するとト
ランジスタＱ４のベース電圧は高い方向に変動する必要
がある。
で２６ｍＶと小さい値であるため、この第１項を省略す
ると、トランジスタＱ４のベース電圧変化は次式で表さ
れる。 Ｖｂ４ｄ−Ｖｂ４ （ａ−１）（ＩＱ４・Ｒ６−ＶＢＥ３）・・・・（２３） すなわち、抵抗Ｒ５の抵抗値が高い方向に変動するとト
ランジスタＱ４のベース電圧は高い方向に変動する必要
がある。
【００３０】式（２３）より、トランジスタＱ４のベー
ス電圧変化Ｖｂ４ｄ−Ｖｂ４の値が決まれば、他の変数
は中心値で式（２３）の条件を満たすように各変数値を
設定する。
ス電圧変化Ｖｂ４ｄ−Ｖｂ４の値が決まれば、他の変数
は中心値で式（２３）の条件を満たすように各変数値を
設定する。
【００３１】次に、温度抵抗補償回路４のトランジスタ
Ｑ４のベース電圧変化Ｖｂ４ｄ−Ｖｂ４を求める。
Ｑ４のベース電圧変化Ｖｂ４ｄ−Ｖｂ４を求める。
【００３２】ＶＢＥ６，ＶＢＥ９を温度抵抗補償回路４
のトランジスタＱ６，Ｑ９の各々のベースエミッタ間電
圧、ＩＱ６，ＩＱ７，ＩＱ８をトランジスタＱ６，Ｑ
７，Ｑ８の各々の電流とすると、トランジスタＱ４の変
化前後の各々のベース電圧Ｖｂ４，Ｖｂ４ｄは、次式
（２４），（２５）で表される。 Ｖｂ４＝ＶＢＥ６＋ＶＢＥ９＋（Ｒ９／Ｒ１０）ＶＴｌｎ（Ｒ９／Ｒ８）・・・ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（２４） Ｖｂ４ｄ＝ＶＢＥ６ｄ＋ＶＢＥ９ｄ＋｛ａＲ９／（ａＲ１０）｝ＶＴｌｎ（ａＲ ９／ａＲ８） ＝ＶＢＥ６ｄ＋ＶＢＥ９ｄ＋（Ｒ９／Ｒ１０）ＶＴｌｎ（Ｒ９／Ｒ８）・・・・ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（２５） ここで、（Ｒ９／Ｒ１０）ＶＴｌｎ（Ｒ９／Ｒ８）＝Ｘ
とおくと、トランジスタＱ８，Ｑ７の各々の電流ＩＱ
８，ＩＱ７は次式（２６），（２７）で表される。 ＩＱ８＝（１／Ｒ１０）ＶＴｌｎ（Ｒ９／Ｒ８）・・・・・・・・・（２６） ＩＱ７＝｛Ｒ８／（Ｒ９Ｒ１０）｝ＶＴｌｎ（Ｒ９／Ｒ８）・・・・（２７） ＩＱ６＝ＩＱ７＋ＩＱ８＋ＩＱ９・・・・・・・・・・・・・・・・（２８） 式（２８）を式（２６），（２７）に代入すると、電流
Ｉ３は次式で表される。 ＩＱ９＝ＩＱ６−ＩＱ７＋ＩＱ８ ＝ＩＱ６−｛（Ｒ９＋Ｒ８）／（Ｒ９Ｒ１０）｝ＶＴｌｎ（Ｒ９／Ｒ８）・・・ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・（２９） 次に、トランジスタＱ５のベースエミッタ間電圧ＶＢＥ
５を用い、式（２９）を代入して、トランジスタＱ６に
流れる電流ＩＱ６ｄ，ＩＱ６を求める。
のトランジスタＱ６，Ｑ９の各々のベースエミッタ間電
圧、ＩＱ６，ＩＱ７，ＩＱ８をトランジスタＱ６，Ｑ
７，Ｑ８の各々の電流とすると、トランジスタＱ４の変
化前後の各々のベース電圧Ｖｂ４，Ｖｂ４ｄは、次式
（２４），（２５）で表される。 Ｖｂ４＝ＶＢＥ６＋ＶＢＥ９＋（Ｒ９／Ｒ１０）ＶＴｌｎ（Ｒ９／Ｒ８）・・・ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（２４） Ｖｂ４ｄ＝ＶＢＥ６ｄ＋ＶＢＥ９ｄ＋｛ａＲ９／（ａＲ１０）｝ＶＴｌｎ（ａＲ ９／ａＲ８） ＝ＶＢＥ６ｄ＋ＶＢＥ９ｄ＋（Ｒ９／Ｒ１０）ＶＴｌｎ（Ｒ９／Ｒ８）・・・・ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（２５） ここで、（Ｒ９／Ｒ１０）ＶＴｌｎ（Ｒ９／Ｒ８）＝Ｘ
とおくと、トランジスタＱ８，Ｑ７の各々の電流ＩＱ
８，ＩＱ７は次式（２６），（２７）で表される。 ＩＱ８＝（１／Ｒ１０）ＶＴｌｎ（Ｒ９／Ｒ８）・・・・・・・・・（２６） ＩＱ７＝｛Ｒ８／（Ｒ９Ｒ１０）｝ＶＴｌｎ（Ｒ９／Ｒ８）・・・・（２７） ＩＱ６＝ＩＱ７＋ＩＱ８＋ＩＱ９・・・・・・・・・・・・・・・・（２８） 式（２８）を式（２６），（２７）に代入すると、電流
Ｉ３は次式で表される。 ＩＱ９＝ＩＱ６−ＩＱ７＋ＩＱ８ ＝ＩＱ６−｛（Ｒ９＋Ｒ８）／（Ｒ９Ｒ１０）｝ＶＴｌｎ（Ｒ９／Ｒ８）・・・ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・（２９） 次に、トランジスタＱ５のベースエミッタ間電圧ＶＢＥ
５を用い、式（２９）を代入して、トランジスタＱ６に
流れる電流ＩＱ６ｄ，ＩＱ６を求める。
【００３３】 ＶＣＣ１＝ＶＢＥ５＋Ｒ７・ＩＱ６＋Ｖｂ４ ＝ＶＢＥ５＋Ｒ７・ＩＱ６＋ＶＴｌｎ（ＩＱ６・ＩＱ９／ＩＳ2 ）＋Ｘ ＝ＶＢＥ５＋Ｒ７・ＩＱ６＋ＶＴｌｎ［（ＩＱ６／ＩＳ2 ）〔ＩＱ６−｛（Ｒ８ ＋Ｒ９）／（Ｒ９Ｒ１０）｝｛ＶＴｌｎ（Ｒ９／Ｒ８）｝〕］・・・（３０） 式（３０）の両項に指数をかけると、次式が得られる。
【００３４】 ＥＸＰ（ＶＣＣ１−ＶＢＥ５−Ｒ７・ＩＱ６−Ｘ） ＝（ＩＱ６2 ／ＩＳ2 ）−（ＩＱ６／ＩＳ2 ）｛（Ｒ８＋Ｒ９）／（Ｒ９Ｒ１０ ）｝｛ＶＴｌｎ（Ｒ９／Ｒ８）｝・・・・・・・・・・・・・・（３１） 指数を級数展開をして近似値を求めると、次式が得られ
る。 ＩＱ６2 −〔｛（Ｒ８＋Ｒ９）／（Ｒ９Ｒ１０）｝｛ＶＴｌｎ（Ｒ９／Ｒ８）｝ −（ＩＳ2 Ｒ７／ＶＴ）〕ＩＱ６−ＩＳ2 ｛１＋（ＶＣＣ１−ＶＢＥ５−Ｘ）／ ＶＴ｝・・・・・・・・・・・・・・・・・・・・・・・・・・（３２） 式（３２）から、ＩＱ６は次式で表される。 ＩＱ６＝［〔｛（Ｒ８＋Ｒ９）／（Ｒ９Ｒ１０）｝｛ＶＴｌｎ（Ｒ９／Ｒ８）｝ −（ＩＳ2 Ｒ７／ＶＴ）〕／２］ ±［〔｛（Ｒ８＋Ｒ９）／（Ｒ９Ｒ１０）｝｛ＶＴｌｎ（Ｒ９／Ｒ８）｝−（Ｉ Ｓ2 Ｒ７／ＶＴ）〕2 ＋４ＩＳ2｛１＋（ＶＣＣ１−ＶＢＥ５−Ｘ）／ＶＴ｝］1 /2 ／２・・・・・・・・・・・・・（３３） 同様にＩＱ６ｄを求めると、次式で表される。 ＩＱ６ｄ＝［〔｛ａ（Ｒ８＋Ｒ９）／ａ2 （Ｒ９Ｒ１０）｝｛ＶＴｌｎ（ａＲ９ ／ａＲ８）｝−（ＩＳ2 ａＲ７／ＶＴ）〕／２］ ±［〔｛ａ（Ｒ８＋Ｒ９）／ａ2 （Ｒ９Ｒ１０）｝｛ＶＴｌｎ（ａＲ９／ａＲ８ ）｝−（ＩＳ2 ａＲ７／ＶＴ）〕2 ＋４ＩＳ2｛１＋（ＶＣＣ１−ＶＢＥ５−Ｘ ）／ＶＴ｝］1/2 ／２ ＝［〔｛（Ｒ８＋Ｒ９）／ａ（Ｒ９Ｒ１０）｝｛ＶＴｌｎ（Ｒ９／Ｒ８）｝−（ ＩＳ2 ａＲ７／ＶＴ）〕／２］ ±［〔｛（Ｒ８＋Ｒ９）／ａ（Ｒ９Ｒ１０）｝｛ＶＴｌｎ（ａＲ９／ａＲ８）｝ −（ＩＳ2 ａＲ７／ＶＴ）〕2 ＋４ＩＳ2｛１＋（ＶＣＣ１−ＶＢＥ５−Ｘ）／ ＶＴ｝］1/2 ／２・・・・・・・・・・・・・・・・・・・・・・（３４） ＩＳが十分小さい値とすると式（３３）と式（３４）は
ＩＱ６ ａ・ＩＱ６ｄとなり、電流ＩＱ６は抵抗Ｒ７，
Ｒ８，Ｒ９，Ｒ１０の抵抗値が増加すると減少する。
る。 ＩＱ６2 −〔｛（Ｒ８＋Ｒ９）／（Ｒ９Ｒ１０）｝｛ＶＴｌｎ（Ｒ９／Ｒ８）｝ −（ＩＳ2 Ｒ７／ＶＴ）〕ＩＱ６−ＩＳ2 ｛１＋（ＶＣＣ１−ＶＢＥ５−Ｘ）／ ＶＴ｝・・・・・・・・・・・・・・・・・・・・・・・・・・（３２） 式（３２）から、ＩＱ６は次式で表される。 ＩＱ６＝［〔｛（Ｒ８＋Ｒ９）／（Ｒ９Ｒ１０）｝｛ＶＴｌｎ（Ｒ９／Ｒ８）｝ −（ＩＳ2 Ｒ７／ＶＴ）〕／２］ ±［〔｛（Ｒ８＋Ｒ９）／（Ｒ９Ｒ１０）｝｛ＶＴｌｎ（Ｒ９／Ｒ８）｝−（Ｉ Ｓ2 Ｒ７／ＶＴ）〕2 ＋４ＩＳ2｛１＋（ＶＣＣ１−ＶＢＥ５−Ｘ）／ＶＴ｝］1 /2 ／２・・・・・・・・・・・・・（３３） 同様にＩＱ６ｄを求めると、次式で表される。 ＩＱ６ｄ＝［〔｛ａ（Ｒ８＋Ｒ９）／ａ2 （Ｒ９Ｒ１０）｝｛ＶＴｌｎ（ａＲ９ ／ａＲ８）｝−（ＩＳ2 ａＲ７／ＶＴ）〕／２］ ±［〔｛ａ（Ｒ８＋Ｒ９）／ａ2 （Ｒ９Ｒ１０）｝｛ＶＴｌｎ（ａＲ９／ａＲ８ ）｝−（ＩＳ2 ａＲ７／ＶＴ）〕2 ＋４ＩＳ2｛１＋（ＶＣＣ１−ＶＢＥ５−Ｘ ）／ＶＴ｝］1/2 ／２ ＝［〔｛（Ｒ８＋Ｒ９）／ａ（Ｒ９Ｒ１０）｝｛ＶＴｌｎ（Ｒ９／Ｒ８）｝−（ ＩＳ2 ａＲ７／ＶＴ）〕／２］ ±［〔｛（Ｒ８＋Ｒ９）／ａ（Ｒ９Ｒ１０）｝｛ＶＴｌｎ（ａＲ９／ａＲ８）｝ −（ＩＳ2 ａＲ７／ＶＴ）〕2 ＋４ＩＳ2｛１＋（ＶＣＣ１−ＶＢＥ５−Ｘ）／ ＶＴ｝］1/2 ／２・・・・・・・・・・・・・・・・・・・・・・（３４） ＩＳが十分小さい値とすると式（３３）と式（３４）は
ＩＱ６ ａ・ＩＱ６ｄとなり、電流ＩＱ６は抵抗Ｒ７，
Ｒ８，Ｒ９，Ｒ１０の抵抗値が増加すると減少する。
【００３５】 ＶＣＣ１＝ＶＢＥ５＋Ｒ７・ＩＱ６＋Ｖｂ４・・・・・・・・・（３５） ＶＣＣ１＝ＶＢＥ５ｄ＋ａＲ７・ＩＱ６ｄ＋Ｖｂ４ｄ・・・・・（３６） Ｖｂ４ｄ−Ｖｂ４＝ＶＢＥ５−ＶＢＥ５ｄ＋Ｒ７・ＩＱ６−ａＲ７・ＩＱ６ｄ ＝ＶＢＥ５−ＶＢＥ５ｄ ＝ＶＴｌｎ｛（ＩＱ４＋ＩＱ６）／（ＩＱ４ｄ＋ＩＱ６ｄ）｝・・・・（３７） 電流ＩＱ４及びＩＱ６は、抵抗値が増加すると電流は減
少する。したがって、抵抗値が高い方向に変動するとト
ランジスタＱ４のベース電圧は高い方向に変動する。
少する。したがって、抵抗値が高い方向に変動するとト
ランジスタＱ４のベース電圧は高い方向に変動する。
【００３６】以上により、式（２２）で論じたとおり抵
抗Ｒ６〜Ｒ１０の抵抗値変動に対して、差動増幅回路１
の動作電流ＩＱ３の変動を低減することができる。
抗Ｒ６〜Ｒ１０の抵抗値変動に対して、差動増幅回路１
の動作電流ＩＱ３の変動を低減することができる。
【００３７】また、Δは温度変動の値とすると、温度特
性は次式で表される。 ΔＩＱ３＝〔ΔＶＢＥ６＋ΔＶＢＥ９＋（Ｒ９／Ｒ１０）｛ＶＴｌｎ（Ｒ９／Ｒ ８）｝−ΔＶＢＥ４−ΔＶＢＥ３〕／ΔＲ５・・・・・・・・（３８） 各トランジスタのＶＢＥの温度変動を同一と考えると、
式（３９）が得られ、式（３９）が最小となるように抵
抗Ｒ８，Ｒ９，Ｒ１０の値を設定する。 ΔＩＱ３＝〔（Ｒ９／Ｒ１０）｛ＶＴｌｎ（Ｒ９／Ｒ８）｝〕／ΔＲ５・・・・ ・・・・・・・・・・・・・・・・・・・・・・・・・（３９） 次に、本実施の形態の発振回路の特性を従来と対比して
それぞれグラフで示す図２を参照して、特性改善効果に
ついて説明すると、まず、図２（Ａ）は、各抵抗の抵抗
値の％で表した変動率に対する差動増幅回路１の動作電
流の変動率を％で示す。この図において、実線Ａで示す
本実施の形態の発振回路の抵抗値変動に対する動作電流
の変動は、点線Ｂで示す従来の発振回路の動作電流の変
動よりも小さい。
性は次式で表される。 ΔＩＱ３＝〔ΔＶＢＥ６＋ΔＶＢＥ９＋（Ｒ９／Ｒ１０）｛ＶＴｌｎ（Ｒ９／Ｒ ８）｝−ΔＶＢＥ４−ΔＶＢＥ３〕／ΔＲ５・・・・・・・・（３８） 各トランジスタのＶＢＥの温度変動を同一と考えると、
式（３９）が得られ、式（３９）が最小となるように抵
抗Ｒ８，Ｒ９，Ｒ１０の値を設定する。 ΔＩＱ３＝〔（Ｒ９／Ｒ１０）｛ＶＴｌｎ（Ｒ９／Ｒ８）｝〕／ΔＲ５・・・・ ・・・・・・・・・・・・・・・・・・・・・・・・・（３９） 次に、本実施の形態の発振回路の特性を従来と対比して
それぞれグラフで示す図２を参照して、特性改善効果に
ついて説明すると、まず、図２（Ａ）は、各抵抗の抵抗
値の％で表した変動率に対する差動増幅回路１の動作電
流の変動率を％で示す。この図において、実線Ａで示す
本実施の形態の発振回路の抵抗値変動に対する動作電流
の変動は、点線Ｂで示す従来の発振回路の動作電流の変
動よりも小さい。
【００３８】次に、図２（Ｂ）は、各抵抗の抵抗値の変
動に対する発振周波数の各々の変化を示す。この図にお
いて、実線Ｃで示す本実施の形態の発振回路の抵抗値変
動に対する発振周波数の変動は、点線Ｄで示す従来の発
振回路の発振周波数の変動よりも小さい。
動に対する発振周波数の各々の変化を示す。この図にお
いて、実線Ｃで示す本実施の形態の発振回路の抵抗値変
動に対する発振周波数の変動は、点線Ｄで示す従来の発
振回路の発振周波数の変動よりも小さい。
【００３９】したがって、本実施の形態の発振回路は従
来より抵抗値変動に対する動作電流変化が小さく、発振
周波数変動も小さい安定な発振回路ということができ
る。
来より抵抗値変動に対する動作電流変化が小さく、発振
周波数変動も小さい安定な発振回路ということができ
る。
【００４０】次に、本発明の第２の実施の形態を図１と
共通の構成要素には共通の参照文字／数字を付して同様
に回路図で示す図３を参照すると、この図に示す本実施
の形態の発振回路の第１の実施の形態との相違点は、差
動増幅回路１の代わりにコレクタ接地型の増幅器を有す
る増幅回路５と、温度抵抗補償回路４の代わりにコレク
タとベースを短絡してトランジスタＱ５のエミッタにエ
ミッタをトランジスタＱ４のコレクタにそれぞれ接続し
たトランジスタＱ１５をさらに備えた温度抵抗補償回路
４Ａとを備えることである。
共通の構成要素には共通の参照文字／数字を付して同様
に回路図で示す図３を参照すると、この図に示す本実施
の形態の発振回路の第１の実施の形態との相違点は、差
動増幅回路１の代わりにコレクタ接地型の増幅器を有す
る増幅回路５と、温度抵抗補償回路４の代わりにコレク
タとベースを短絡してトランジスタＱ５のエミッタにエ
ミッタをトランジスタＱ４のコレクタにそれぞれ接続し
たトランジスタＱ１５をさらに備えた温度抵抗補償回路
４Ａとを備えることである。
【００４１】増幅回路５は、コレクタを電源ＶＣＣにベ
ースを帰還回路２のコンデンサＣ１の一端にエミッタを
コンデンサＣ２の一端にそれぞれ接続したＮＰＮ型のト
ランジスタＱ１０と、コレクタをトランジスタＱ１０の
エミッタにベースを温度抵抗補償回路４Ａのトランジス
タＱ４のエミッタにそれぞれ接続したＮＰＮ型のトラン
ジスタＱ１１と、一端をトランジスタＱ１０のベースに
他端をバイアス電源ＶＢ１にそれぞれ接続した抵抗Ｒ１
１と、一端をトランジスタＱ１１のエミッタに他端を接
地にそれぞれ接続した抵抗Ｒ１２とを備える。
ースを帰還回路２のコンデンサＣ１の一端にエミッタを
コンデンサＣ２の一端にそれぞれ接続したＮＰＮ型のト
ランジスタＱ１０と、コレクタをトランジスタＱ１０の
エミッタにベースを温度抵抗補償回路４Ａのトランジス
タＱ４のエミッタにそれぞれ接続したＮＰＮ型のトラン
ジスタＱ１１と、一端をトランジスタＱ１０のベースに
他端をバイアス電源ＶＢ１にそれぞれ接続した抵抗Ｒ１
１と、一端をトランジスタＱ１１のエミッタに他端を接
地にそれぞれ接続した抵抗Ｒ１２とを備える。
【００４２】次に、図３を参照して本実施の形態の動作
について説明すると、増幅回路５はトランジスタＱ１０
単体で発振し、トランジスタＱ１０のベースには、コン
デンサＣ１，Ｃ２を介してトランジスタＱ１０のエミッ
タから正帰還をかけている。トランジスタＱ１０に流れ
る電流ＩＱ１０は、トランジスタＱ１１のベース電圧と
抵抗Ｒ１２により設定される。
について説明すると、増幅回路５はトランジスタＱ１０
単体で発振し、トランジスタＱ１０のベースには、コン
デンサＣ１，Ｃ２を介してトランジスタＱ１０のエミッ
タから正帰還をかけている。トランジスタＱ１０に流れ
る電流ＩＱ１０は、トランジスタＱ１１のベース電圧と
抵抗Ｒ１２により設定される。
【００４３】第１の実施の形態と同様に式を解くと電流
ＩＱ１０の抵抗変動による電流安定性は次式（４０）で
表される。ここで、ＶＢＥ１１はトランジスタＱ１１の
ベースエミッタ間電圧を示す。 Ｖｂ４ｄ−Ｖｂ４＝ＶＴｌｎ〔｛（１−ａ）ＶＢＥ１１／（ａＩＱ４Ｒ６）｝＋ １〕＋（１−ａ）ＶＢＥ１１＋（１−ａ）ＩＱ４Ｒ６・・・・・・・（４０） 温度抵抗補償回路４Ａは、温度抵抗補償回路４のトラン
ジスタＱ５の代わりにトランジスタＱ５，Ｑ１５を２段
直列に接続した回路となっており、ＶＢＥ５，ＶＢＥ１
５を、トランジスタＱ５，Ｑ１４のベースエミッタ間電
圧、ＩＱ６，ＩＱ４をトランジスタＱ５，Ｑ４の各々の
電流とすると、式（４０）は次式のようになる。 Ｖｂ４ｄ−Ｖｂ４＝ＶＢＥ５＋ＶＢＥ１５−（ＶＢＥ５ｄ＋ＶＢＥ１５）＋Ｒ７ ・ＩＱ５−ａＲ７・ＩＱ６ｄ・・・・・・・・・・・・・・・・・（４１） トランジスタＱ５，Ｑ１５が同一特性のトランジスタで
あるとすると第１の実施の形態の倍の変動幅を得る事が
できる。 Ｖｂ４ｄ−Ｖｂ４＝２ＶＢＥ−２ＶＢＥ５ｄ ＝２ＶＴｌｎ｛（ＩＱ４＋ＩＱ６）／（ＩＱ４ｄ＋ＩＱ６ｄ）｝・・（４２） 次に、本発明の第３の実施の形態を図１と共通の構成要
素には共通の参照文字／数字を付して同様に回路図で示
す図４を参照すると、この図に示す本実施の形態の発振
回路の第１の実施の形態との相違点は、差動増幅回路１
の代わりに電流源用トランジスタＱ３、抵抗Ｒ１及びベ
ースバイアス電源ＶＢ１を省略しトランジスタＱ１，Ｑ
２の各々のベース抵抗Ｒ３，Ｒ４の他端を温度抵抗補償
回路４ＢのトランジスタＱ４のエミッタに接続した差動
増幅回路１Ａと、温度抵抗補償回路４の代わりにコレク
タとベースを短絡してトランジスタＱ６のエミッタにエ
ミッタを抵抗Ｒ８，Ｒ９の一端にそれぞれ接続したトラ
ンジスタＱ１６をさらに備えた温度抵抗補償回路４Ｂと
を備えることである。
ＩＱ１０の抵抗変動による電流安定性は次式（４０）で
表される。ここで、ＶＢＥ１１はトランジスタＱ１１の
ベースエミッタ間電圧を示す。 Ｖｂ４ｄ−Ｖｂ４＝ＶＴｌｎ〔｛（１−ａ）ＶＢＥ１１／（ａＩＱ４Ｒ６）｝＋ １〕＋（１−ａ）ＶＢＥ１１＋（１−ａ）ＩＱ４Ｒ６・・・・・・・（４０） 温度抵抗補償回路４Ａは、温度抵抗補償回路４のトラン
ジスタＱ５の代わりにトランジスタＱ５，Ｑ１５を２段
直列に接続した回路となっており、ＶＢＥ５，ＶＢＥ１
５を、トランジスタＱ５，Ｑ１４のベースエミッタ間電
圧、ＩＱ６，ＩＱ４をトランジスタＱ５，Ｑ４の各々の
電流とすると、式（４０）は次式のようになる。 Ｖｂ４ｄ−Ｖｂ４＝ＶＢＥ５＋ＶＢＥ１５−（ＶＢＥ５ｄ＋ＶＢＥ１５）＋Ｒ７ ・ＩＱ５−ａＲ７・ＩＱ６ｄ・・・・・・・・・・・・・・・・・（４１） トランジスタＱ５，Ｑ１５が同一特性のトランジスタで
あるとすると第１の実施の形態の倍の変動幅を得る事が
できる。 Ｖｂ４ｄ−Ｖｂ４＝２ＶＢＥ−２ＶＢＥ５ｄ ＝２ＶＴｌｎ｛（ＩＱ４＋ＩＱ６）／（ＩＱ４ｄ＋ＩＱ６ｄ）｝・・（４２） 次に、本発明の第３の実施の形態を図１と共通の構成要
素には共通の参照文字／数字を付して同様に回路図で示
す図４を参照すると、この図に示す本実施の形態の発振
回路の第１の実施の形態との相違点は、差動増幅回路１
の代わりに電流源用トランジスタＱ３、抵抗Ｒ１及びベ
ースバイアス電源ＶＢ１を省略しトランジスタＱ１，Ｑ
２の各々のベース抵抗Ｒ３，Ｒ４の他端を温度抵抗補償
回路４ＢのトランジスタＱ４のエミッタに接続した差動
増幅回路１Ａと、温度抵抗補償回路４の代わりにコレク
タとベースを短絡してトランジスタＱ６のエミッタにエ
ミッタを抵抗Ｒ８，Ｒ９の一端にそれぞれ接続したトラ
ンジスタＱ１６をさらに備えた温度抵抗補償回路４Ｂと
を備えることである。
【００４４】次に、図４を参照して本実施の形態の動作
について説明すると、差動増幅器１Ａは、トランジスタ
Ｑ２のコレクタに発生する信号をコンデンサＣ１，Ｃ２
を介してトランジスタＱ１のベースに正帰還をかけてい
る。差動増幅器１Ａの動作電流はトランジスタＱ１，Ｑ
２のベース電位とこれらトランジスタＱ１，Ｑ２のエミ
ッタに接続された抵抗Ｒ５とで設定される。
について説明すると、差動増幅器１Ａは、トランジスタ
Ｑ２のコレクタに発生する信号をコンデンサＣ１，Ｃ２
を介してトランジスタＱ１のベースに正帰還をかけてい
る。差動増幅器１Ａの動作電流はトランジスタＱ１，Ｑ
２のベース電位とこれらトランジスタＱ１，Ｑ２のエミ
ッタに接続された抵抗Ｒ５とで設定される。
【００４５】本実施の形態の差動回路１Ａの動作電流Ｉ
Ｒ５の抵抗値変動による電流安定性は、第１の実施の形
態と同様に式を解くと式（４３）で表される。
Ｒ５の抵抗値変動による電流安定性は、第１の実施の形
態と同様に式を解くと式（４３）で表される。
【００４６】ここで、Ｖｂ４はトランジスタＱ４のベー
ス電圧、ＶＢＥ２，ＶＢＥ５はトランジスタＱ２、Ｑ５
のベースエミッタ電圧、ＩＱ４，ＩＱ６はトランジスタ
Ｑ４，Ｑ６の電流である。 Ｖｂ４ｄ−Ｖｂ４＝ＶＴｌｎ〔｛（１−ａ）ＶＢＥ２／（ａＩＱ４Ｒ６）｝＋１ 〕＋（１−ａ）ＶＢＥ４＋（１−ａ）ＩＱ４Ｒ６・・・・・・・（４３） Ｖｂ４ｄ−Ｖｂ４＝ＶＴｌｎ｛（ＩＱ４＋ＩＱ６）／（ＩＱ４ｄ＋ＩＱ６ｄ）・ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（４４） また、Δは温度変動の値とすると、差動増幅回路１Ａの
動作電流ＩＲ５の温度特性は、次式で表される。 ΔＩＲ５＝〔ΔＶＢＥ６＋ΔＶＢＥ１６＋ΔＶＢＥ９＋（Ｒ９／Ｒ１０）｛ＶＴ ｌｎ（Ｒ９／Ｒ８）｝−ΔＶＢＥ４〕／ΔＲ５・・・・・・・・（４５） 各トランジスタのベースエミッタ電圧ＶＢＥの温度変動
を同一と考えると、式（４６）が得られ、式（４６）の
分子が最小となるように抵抗Ｒ８，Ｒ９，Ｒ１０の値を
設定する。 ΔＩＲ５＝〔ΔＶＢＥ＋（Ｒ９／Ｒ１０）｛ＶＴｌｎ（Ｒ９／Ｒ８）｝〕／ΔＲ ５・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（４６）
ス電圧、ＶＢＥ２，ＶＢＥ５はトランジスタＱ２、Ｑ５
のベースエミッタ電圧、ＩＱ４，ＩＱ６はトランジスタ
Ｑ４，Ｑ６の電流である。 Ｖｂ４ｄ−Ｖｂ４＝ＶＴｌｎ〔｛（１−ａ）ＶＢＥ２／（ａＩＱ４Ｒ６）｝＋１ 〕＋（１−ａ）ＶＢＥ４＋（１−ａ）ＩＱ４Ｒ６・・・・・・・（４３） Ｖｂ４ｄ−Ｖｂ４＝ＶＴｌｎ｛（ＩＱ４＋ＩＱ６）／（ＩＱ４ｄ＋ＩＱ６ｄ）・ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（４４） また、Δは温度変動の値とすると、差動増幅回路１Ａの
動作電流ＩＲ５の温度特性は、次式で表される。 ΔＩＲ５＝〔ΔＶＢＥ６＋ΔＶＢＥ１６＋ΔＶＢＥ９＋（Ｒ９／Ｒ１０）｛ＶＴ ｌｎ（Ｒ９／Ｒ８）｝−ΔＶＢＥ４〕／ΔＲ５・・・・・・・・（４５） 各トランジスタのベースエミッタ電圧ＶＢＥの温度変動
を同一と考えると、式（４６）が得られ、式（４６）の
分子が最小となるように抵抗Ｒ８，Ｒ９，Ｒ１０の値を
設定する。 ΔＩＲ５＝〔ΔＶＢＥ＋（Ｒ９／Ｒ１０）｛ＶＴｌｎ（Ｒ９／Ｒ８）｝〕／ΔＲ ５・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（４６）
【００４７】
【発明の効果】以上説明したように、本発明の発振回路
は、温度変動及び製造工程に起因するＩＣ化抵抗素子の
絶対抵抗値のばらつきに対して補償電圧を発生し増幅回
路の動作電流の変動を抑圧する温度抵抗補償手段を備え
ることにより、増幅回路の電流源抵抗素子の絶対抵抗値
のばらつきがあっても、従来より動作電流変化及び発振
周波数変動を大幅に抑圧でき安定な動作を行うことがで
きるという効果がある。
は、温度変動及び製造工程に起因するＩＣ化抵抗素子の
絶対抵抗値のばらつきに対して補償電圧を発生し増幅回
路の動作電流の変動を抑圧する温度抵抗補償手段を備え
ることにより、増幅回路の電流源抵抗素子の絶対抵抗値
のばらつきがあっても、従来より動作電流変化及び発振
周波数変動を大幅に抑圧でき安定な動作を行うことがで
きるという効果がある。
【図１】本発明の発振回路の第１の実施の形態を示す回
路図である。
路図である。
【図２】本実施の形態の発振回路における動作の一例を
従来と比較して示す特性図である。
従来と比較して示す特性図である。
【図３】本発明の発振回路の第２の実施の形態を示す回
路図である。
路図である。
【図４】本発明の発振回路の第３の実施の形態を示す回
路図である。
路図である。
【図５】従来の発振回路の一例を示すブロック図であ
る。
る。
【図６】図５の帰還回路の等価回路を示す回路図であ
る。
る。
１，１Ａ 差動増幅回路 ２ 帰還回路 ３ 温度補償回路 ４，４Ａ，４Ｂ 温度抵抗補償回路 ５ 増幅回路 ３１ 演算増幅器 Ｃ１〜Ｃ３，Ｃ１２，Ｃｏ１ コンデンサ Ｌｏ１ インダクタンス Ｑ１〜Ｑ１０，Ｑ１５，Ｑ１６，Ｑ３１〜Ｑ３５ ト
ランジスタ Ｒ１〜Ｒ１０，Ｒ３１〜Ｒ３６ 抵抗
ランジスタ Ｒ１〜Ｒ１０，Ｒ３１〜Ｒ３６ 抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03B 5/04 H03B 5/12
Claims (3)
- 【請求項１】 集積回路基板上に形成されトランジスタ
と第１の抵抗素子とを有する増幅回路とこの増幅回路の
出力信号の所定の周波数成分を正帰還し前記増幅回路の
入力に供給する帰還回路と温度変動に対して発振周波数
を安定化する安定化手段とを有する発振回路において、 前記安定化手段が、前記集積回路基板上に形成された前
記増幅器の電流源抵抗素子を含む複数の第２の抵抗素子
の絶対抵抗値のばらつきに対応する補償電圧を発生し前
記温度変動に加えて製造工程に起因する前記電流源抵抗
素子の絶対抵抗値のばらつきに対して前記増幅回路の動
作電流の変動を抑圧する温度抵抗補償手段を備え、前記増幅回路が、コレクタを一端が第１の電源に接続さ
れた第１の抵抗にベースを前記帰還回路の出力端と一端
がバイアス用電源に接続された第３の抵抗の他端にそれ
ぞれ接続した第１のトランジスタと、 コレクタを一端が第１の電源に接続された第２の抵抗と
前記帰還回路の入力端にベースを前記帰還回路の入力端
と一端が前記バイアス用電源に接続された第４の抵抗の
他端にエミッタを前記第１のトランジスタのエミッタに
それぞれ接続した第２のトランジスタと、 コレクタを前記第１，第２のトランジスタの共通接続し
たエミッタに接続しエミッタを一端が第２の電源に接続
され前記第１の抵抗素子対応の第５の抵抗の他端にそれ
ぞれ接続しベースに前記補償電圧の供給を受ける第３の
トランジスタとを有する差動増幅回路を備え、 前記温度抵抗補償手段が、エミッタを前記第３のトラン
ジスタのベースに接続した第４のトランジスタと、 ベースとコレクタとを第１の電源にエミッタを前記第４
のトランジスタのコレクタにそれぞれ接続した第５のト
ランジスタと、 コレクタとベースとを短絡して前記第４のトランジスタ
のベースに接続した第６のトランジスタと、 ベースとコレクタとを短絡しエミッタを第２の電源に接
続した第７のトランジスタと、 ベースを前記第７のトランジスタのべースに接続した第
８のトランジスタと、 コレクタを前記第６のトランジスタのエミッタにベース
を前記第８のトランジスタのコレクタにエミッタを前記
第２の電源にそれぞれ接続した第９のトランジスタと、 一端を前記第４のトランジスタのエミッタに他端を前記
第２の電源にそれぞれ接続した第６の抵抗と、 一端を前記第５のトランジスタのエミッタに他端を前記
第４のトランジスタのベースにそれぞれ接続し前記第２
の抵抗素子に対応する第７の抵抗と、 一端を前記第６のトランジスタのエミッタに他端を前記
第７のトランジスタのコレクタにそれぞれ接続し前記第
２の抵抗素子に対応する第８の抵抗と、 一端を前記第６のトランジスタのエミッタに他端を前記
第８のトランジスタのコレクタにそれぞれ接続し前記第
２の抵抗素子に対応する第９の抵抗と、 一端を前記第８のトランジスタのエミッタに他端を前記
第２の電源にそれぞれ接続し前記第２の抵抗素子に対応
する第１０の抵抗とを備えることを特徴とする発振回
路。 - 【請求項２】 前記第５のトランジスタが、直列接続し
た同一特性の２個のトランジスタから構成されることを
特徴とする請求項１記載の発振回路。 - 【請求項３】 前記第６のトランジスタが、直列接続し
た同一特性の２個のトランジスタから構成されることを
特徴とする請求項１記載の発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07939598A JP3204387B2 (ja) | 1998-03-26 | 1998-03-26 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07939598A JP3204387B2 (ja) | 1998-03-26 | 1998-03-26 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274852A JPH11274852A (ja) | 1999-10-08 |
| JP3204387B2 true JP3204387B2 (ja) | 2001-09-04 |
Family
ID=13688679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07939598A Expired - Fee Related JP3204387B2 (ja) | 1998-03-26 | 1998-03-26 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3204387B2 (ja) |
-
1998
- 1998-03-26 JP JP07939598A patent/JP3204387B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11274852A (ja) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119015A (en) | Stabilized constant-voltage circuit having impedance reduction circuit | |
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| US4600893A (en) | Differential amplifier with improved dynamic range | |
| JPH0846454A (ja) | 差動入力および出力を有する増幅器 | |
| KR940007974B1 (ko) | 전자회로 | |
| JPH0681013U (ja) | 電流源回路 | |
| US4857864A (en) | Current mirror circuit | |
| JPS6155288B2 (ja) | ||
| JPH1124769A (ja) | 定電流回路 | |
| JP3204387B2 (ja) | 発振回路 | |
| JP3643389B2 (ja) | 定電圧回路 | |
| JP2644191B2 (ja) | バッファアンプ | |
| JPH05218755A (ja) | 広帯域出力回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JPS646583Y2 (ja) | ||
| US20240168507A1 (en) | Bandgap voltage reference circuit with current mirror loop | |
| JPH0379123A (ja) | 定電流源回路 | |
| JPH0471364B2 (ja) | ||
| JP3400354B2 (ja) | 電流源回路 | |
| JP3024026B2 (ja) | バンドギャップ型定電圧発生回路 | |
| JP2001509992A (ja) | 低電力高線形性対数線形制御の方法および装置 | |
| JP2001195141A (ja) | バンドギャップリファレンス回路 | |
| JPH05127766A (ja) | バンドギヤツプ定電圧回路 | |
| JPH03284004A (ja) | エミッタフォロア回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010123 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010522 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140629 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |