JPH0846454A - 差動入力および出力を有する増幅器 - Google Patents

差動入力および出力を有する増幅器

Info

Publication number
JPH0846454A
JPH0846454A JP7105678A JP10567895A JPH0846454A JP H0846454 A JPH0846454 A JP H0846454A JP 7105678 A JP7105678 A JP 7105678A JP 10567895 A JP10567895 A JP 10567895A JP H0846454 A JPH0846454 A JP H0846454A
Authority
JP
Japan
Prior art keywords
amplifier
output
differential
connected
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7105678A
Other languages
English (en)
Other versions
JP2724978B2 (ja
Inventor
Juliette Weiss
ワイス・ジュリエッテ
Original Assignee
Sgs Thomson Microelectron Sa
エスジェーエス−トムソン ミクロエレクトロニクス ソシエテ アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR9405501A priority Critical patent/FR2719425B1/fr
Priority to FR9405501 priority
Application filed by Sgs Thomson Microelectron Sa, エスジェーエス−トムソン ミクロエレクトロニクス ソシエテ アノニム filed Critical Sgs Thomson Microelectron Sa
Publication of JPH0846454A publication Critical patent/JPH0846454A/ja
Application granted granted Critical
Publication of JP2724978B2 publication Critical patent/JP2724978B2/ja
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085Long tailed pairs
    • H03F3/45094Folded cascode stages
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26Push-pull amplifiers; Phase-splitters therefor
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3066Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
    • H03F3/3067Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output with asymmetrical driving of the end stage
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3069Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
    • H03F3/3076Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H03F3/45937Measuring at the loading circuit of the differential amplifier
    • H03F3/45941Controlling the input circuit of the differential amplifier
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45674Indexing scheme relating to differential amplifiers the LC comprising one current mirror
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45686Indexing scheme relating to differential amplifiers the LC comprising one or more potentiometers, which are not shunting potentiometers
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45696Indexing scheme relating to differential amplifiers the LC comprising more than two resistors
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45711Indexing scheme relating to differential amplifiers the LC comprising two anti-phase controlled SEPP circuits as output stages, e.g. fully differential

Abstract

(57)【要約】 【目的】 コモンモード電圧がフィードバックループな
しで調整され得る完全差動増幅器を提供する。 【構成】 入力差動対10と、各々が差動対の出力を受
ける第1および第2のシングルエンデッド出力差動増幅
器11、12と、シングルエンデッド出力差動増幅器の
各々に接続され、その出力が増幅器の出力を構成するバ
ッファ段13、14と、シングルエンデッド差動増幅器
によりバッファ段に与えられる静止電流を調整し、コモ
ンモード電圧を所要の値に調整することをもたらす独特
な手段とを含む、差動入力および出力を有する増幅器。

Description

【発明の詳細な説明】

【0001】

【発明の背景】この発明は、差動入力および出力を有す
る増幅器、より特定的には、高周波で機能するのに必要
な増幅器の実現に関する。

【0002】図1は、差動入力および出力を有する既知
の増幅器の概略図を表わす。この増幅器Aには、入力e
−およびe+ならびに出力O−およびO+が与えられ
る。増幅器Aが予め定められた利得で機能するために、
増幅器の入力の各々と直列に接続された抵抗R1と、増
幅器の各入力とその対応する出力との間に接続された抵
抗R2とを含む、関連する抵抗網がある。入力電圧をV
i1およびVi2、出力電圧をVo1およびVo2とす
ると、この増幅器の利得は、抵抗器の値によって決定さ
れる。Vo1−Vo2=(−R2/R1).(Vi1−
Vi2)なので、差動利得は−R2/R1と等しい。

【0003】入力信号が平均値のあたりを変化すると、
出力信号は同じ平均値のあたりを変化し、これは通常、
コモンモード電圧VCMと呼ばれる。差動増幅器の特性
のために、出力O+およびO−の各々は、中に差動増幅
器が実現される集積回路の高電圧源および低電圧源に近
い、それらのそれぞれ最小および最大の決定された値に
達する。出力信号のいかなる歪も避けるために、信号偏
位の最大範囲を利用する一方で、値VCMができるだけ
上述の最小および最大値に厳密に中心決めされることが
望ましい。

【0004】高周波で十分に動作し得る十分に平衡のと
れた完全差動増幅器を得るために、様々な著者、たとえ
ばIEEEジャーナル・オブ・ソリッドステート・サー
キット(IEEE Journal of Solid-State Circuits)、V
olume27、No.4、1992年4月、563−
567ページにK・ナカムラほかが、図2に図示される
ような構成を用いることを提案している。完全差動折返
しカスコード増幅器または完全差動レベルトランスレー
タ増幅器と呼ばれるこれらの構成は、差動入力および出
力を有する差動入力対10と、これに続く2つの交差結
合されたシングルエンデッド出力差動増幅器11および
12とを含む。差動入力電圧(Vi1−Vi2)の関数
としての出力電圧Vo1およびVo2の特徴は、理想的
には図3(A)に示されるようになるべきである。すな
わち、コモンモード電圧VCMが、電圧Vo1およびV
o2の極値の中間値VCM0で完全に中心決めされる。
実際には、実際に得られる特性が図3(B)の型のもの
であることに注目されたい。すなわち、入力電圧間の差
が0であると、コモンモード電圧、すなわちVo1およ
びVo2の電圧曲線の交差する点は、電圧Vo1および
Vo2の極値の中間値に中心決めされた値VCM0と等
しいのではなく、値VCM1と等しい。VCM1の値
が、電圧Vo1およびVo2の極値間の差の最大20%
にもなることがしばしば見い出される。

【0005】図2に図示されるように、この不都合を克
服するために、先行技術では、抵抗ブリッジまたは均等
物によってコモンモード電圧VCMの値を検出し、かつ
フィードバックループにVCMのオフセット値を入れて
差動入力対10の機能を補正することが提案されてい
る。

【0006】そのような説明の例が、IEEEジャーナ
ル・オブ・ソリッドステート・サーキット、Volum
e23、No.6、1988年12月、1410−14
14ページのエム・バヌ(M. Banu )他による論文に記
載されている。しかしながら、この方法は、回路に付加
的なループを作るという不都合を与えてしまう。これ
は、増幅器の利得帯域幅積より一層臨界的である。なぜ
なら、利得帯域幅積の広域値を保持するために、コモン
モードループが差動モードループと同じほど広い帯域幅
を有さなければならないので、増幅器の動作の周波数が
高くなるからである。

【0007】

【発明の概要】この発明の目的は、コモンモード電圧が
フィードバックループなしで調整され得る完全差動増幅
器を提供することである。

【0008】この発明の他の目的は、その製造の間にコ
モンモード電圧が調整され得る完全差動増幅器のような
増幅器を提供することである。

【0009】これらの目的を達成するために、この発明
は、入力差動対と、各々が差動対の出力を受ける第1お
よび第2のシングルエンデッド出力差動増幅器と、シン
グルエンデッド出力差動増幅器の各々に接続され、その
出力が増幅器の出力を構成するバッファ段と、シングル
エンデッド差動増幅器によりバッファ段に供給される静
止電流を調整し、コモンモード電圧を所要の値に調整す
ることをもたらす独特な手段とを含む、差動入力および
出力を有する増幅器を提供する。

【0010】この発明を実現するモードに従うと、各シ
ングルエンデッド出力差動増幅器は、1対の共通ベース
トランジスタの第1および第2の経路を含み、前記経路
はカレントミラーにより結合され、第1の経路の出力は
バッファへの入力を構成し、カレントミラーの、第2の
経路と関連する部分は、シングルエンデッド出力差動増
幅器のカレントミラーの第2の経路の各々に共通である
調整可能な抵抗器を含む。

【0011】この発明を実現するモードに従うと、入力
差動対は、そのそれぞれのコレクタがそれぞれの負荷抵
抗器を介して高い正電圧源に接続され、そのベース端子
が差動入力を受け、かつそのエミッタが各々、電流源
(I1)を介して低い負電圧源に接続される第1および
第2のNPNトランジスタを含み、各シングルエンデッ
ド出力差動電圧増幅器は、そのそれぞれのエミッタが第
1および第2のトランジスタのそれぞれのコレクタに結
合され、そのベース端子が各々、基準電圧に接続され、
かつそのコレクタがカレントミラーの入力および出力に
それぞれ接続される第3および第4のPNPトランジス
タにより構成される1対の共通ベーストランジスタを含
み、差動対の第1の経路のトランジスタのコレクタは、
バッファに接続される出力を構成し、各カレントミラー
は、そのそれぞれのコレクタが第3および第4のトラン
ジスタのそれぞれのコレクタに接続され、そのそれぞれ
のエミッタがそれぞれ第1および第2の抵抗器を介して
低電圧源に接続され、かつそのベース端子が互いにかつ
前記第2の経路のトランジスタのコレクタに接続される
第5および第6のNPNトランジスタを含み、カレント
ミラーの第2の経路の抵抗器は、第1および第2のシン
グルエンデッド出力差動増幅器に共通であり、かつ前記
調整可能な抵抗器を構成する。

【0012】この発明を実現する他のモードに従うと、
増幅器は、増幅器の利得を決定する抵抗器と、少なくと
も1つの調整可能なまたは調整抵抗器とを含み、これら
の抵抗器は、前記増幅器を含む集積回路の1部として形
成される。

【0013】この発明を実現するモードに従うと、調整
可能なまたは調整抵抗器は、溶断方法および/またはレ
ーザトリミング方法により調整可能な抵抗器である。

【0014】そのような構成の利点は、コモンモード電
圧が適切に中心決めされると、高い利得を有する増幅器
システムを得るために、減結合キャパシタなしで、適度
の利得を有する一連の増幅器を直列に直接結合するのが
可能になるという事実にある。これは、減結合キャパシ
タが、集積回路上に不当に広い表面領域を要求するの
で、集積化が可能でないという事実のために特に興味深
い。

【0015】この発明のこれらの目的、特徴および利点
ならびに他のものは、添付の図面と関連して非限定的で
あることが意図される次の特定の実施例の説明に詳細に
示される。

【0016】

【実施例の説明】図4に図示されるように、この発明
は、図2に図示されるような完全差動折返しカスコード
増幅器の機構を用いる。さらに、シングルエンデッド出
力差動増幅器11および12の各々のそれぞれの出力
は、それぞれ中間のバッファ13および14を介して、
増幅器のそれぞれ最後の出力O−およびO+に接続され
る。これらのバッファは、単位利得を有する既知のエミ
ッタフォロワ型であり、したがってバッファが十分な電
流を供給できるように、好ましくは低い値を有する、定
められた出力インピーダンスを可能にする。

【0017】さらに、シングルエンデッド出力差動増幅
器11および12は、それらの静止電流が制御可能であ
るように設計される。静止電流は、端子e−およびe+
の入力電圧が同じであるときに、シングルエンデッド出
力差動増幅器により供給される連続する電流を意味する
ことが意図される。より特定的には、この発明は、静止
電流が1つの調整可能な抵抗R10により一致して調整
され得るような、シングルエンデッド出力差動増幅器1
1および12の選択を可能にする。

【0018】もちろん実際には、差動増幅器は、利得を
決定するように、図1の抵抗器R1およびR2のような
抵抗網に結合される。実際の実現例では、発明者はま
た、増幅器10、11、12、13および14を組入れ
る集積回路へのこれらの抵抗器の集積化を予見してい
る。

【0019】同様に、抵抗R10は、集積回路に含ま
れ、たとえば溶断技術またはレーザトリミングにより調
整可能な既知の抵抗の形態で実現される。

【0020】図5は、バイポーラ技術で実現される、図
4の差動増幅器の特定の実施例を表わす。

【0021】差動入力対10は、そのコレクタがそれぞ
れ抵抗器R11およびR12を介して正電圧源レールV
CCに接続され、かつそのエミッタが電流源I1を介し
て負電圧源レールVEEに接続されるNPN型のトラン
ジスタT1およびT2を含む。トランジスタT1および
T2のそれぞれのベース端子は、それぞれ入力e−およ
びe+に対応する。

【0022】シングルエンデッド出力差動増幅器11お
よび12は、それらが対称的でありかつ同一であるよう
に実現される。したがって、シングルエンデッド出力差
動増幅器11だけを説明する。

【0023】シングルエンデッド出力差動増幅器11
は、共通ベース電流増幅器を形成するように接続された
2つのPNPトランジスタT3およびT4を含む。トラ
ンジスタT3およびT4のベース端子は、固定電圧Vr
efに接続され、かつそれによりバイアスされる。トラ
ンジスタT3およびT4のそれぞれのエミッタは、トラ
ンジスタT1およびT2のそれぞれのコレクタに、すな
わち差動入力対10のそれぞれの出力に接続される。ト
ランジスタT3およびT4のそれぞれのコレクタは、N
PN型でありかつカレントミラーを形成するように接続
されるトランジスタT5およびT6のそれぞれのコレク
タに接続される。トランジスタT5およびT6のベース
端子は、互いにかつトランジスタT6のコレクタに接続
される。トランジスタT5のエミッタは、抵抗R13を
介して負電圧源レールVEEに接続され、トランジスタ
T6のエミッタは、図4に関連して既に述べた抵抗R1
0を介して、負電圧源レールVEEに接続される。

【0024】トランジスタT6のエミッタに接続された
抵抗R10が、シングルエンデッド出力差動増幅器12
の対応するトランジスタT′6のエミッタにも接続され
ることが注目されるべきである。トランジスタ5および
Tbは先に述べたように組み合わされてカレントミラー
を形成し、トランジスタT5を流れる電流は、抵抗10
を通る電流と組み合わされ、(トランジスタT5とT6
とが同一であると仮定して)抵抗器R13およびR10
の値の比で与えられる。

【0025】参照符号20により示されるのは、バッフ
ァ13の入力に接続される、トランジスタT3およびT
5のコレクタの共通ノードである。入力e−およびe+
の電圧が等しいと、ノード20の電圧は静止電圧と呼ば
れる。したがって、バッファ13の出力O−の電圧は、
コモンモード電圧に対応する。バッファ13が、予め定
められた入力インピーダンスを有する単位利得バッファ
であるので、その出力O−の電圧は、ノード20の電圧
と同じであり、かつバッファ13に入れられる電流i2
とこのバッファの入力インピーダンスとの積と等しい。

【0026】i3により示されるのは、トランジスタT
3のコレクタを流れる電流であり、i4は、トランジス
タT5のエミッタを流れる電流を示し、かつi5は、ト
ランジスタT4のコレクタを流れる電流を示す。それぞ
れトランジスタT3およびT4を流れる電流i3および
i5は両方とも、それらのベース端子に与えられる電圧
Vrefが固定されるので、ほぼ一定の予め定められた
値である。その結果、抵抗R10の値が調整されると、
これは、トランジスタT6のベース−エミッタ間の電圧
を変える効果があり、一方電流i5は固定されたままで
ある。上述したように、トランジスタT5およびT6が
カレントミラーを形成するように接続されるので、トラ
ンジスタT5のベース−エミッタ間の電圧が変わり、こ
れは次に電流i4の値を調整する。固定される電流i3
が電流i2およびi4の和と等しいので、電流i4のい
かなる変化も、電流i2の対応する変化を生じる。特
に、i4が増加すると、i2が減少し、逆もまた同じで
ある。

【0027】その結果、抵抗R10の値を単に調整する
ことにより、シングルエンデッド出力差動増幅器11の
出力の電流i2が調整される。こうして、電流i2の調
整は、システムのコモンモード電圧の調整をもたらす。

【0028】図6は、典型的な単位利得バッファ段13
の詳細な回路図を図示する。バッファ14はバッファ1
3と同じである。各バッファは、4つのPNP型トラン
ジスタT10、T11、T12およびT13と、4つの
NPNトランジスタT14、T15、T16およびT1
7と、7つの抵抗器R20、R21、R22、R23、
R24、R25およびR26とを含む。

【0029】トランジスタT10およびT11のそれぞ
れのエミッタは、それぞれ抵抗器R20およびR21を
介して正電圧源レールVCCに接続され、それらのベー
ス端子は互いに接続される。トランジスタT10のベー
ス端子は、そのコレクタ端子にも接続される。

【0030】トランジスタT15およびT16のそれぞ
れのエミッタは、それぞれ抵抗器R23およびR24を
介して負電圧源レールVEEに接続され、それらのベー
ス端子は互いに接続される。トランジスタT15のベー
ス端子は、そのコレクタ端子にも接続される。トランジ
スタT10およびT15のコレクタ端子は、抵抗R22
を介して互いに接続される。

【0031】トランジスタT11およびT16のコレク
タは、トランジスタT12およびT14のエミッタに接
続され、そのそれぞれのコレクタは、それぞれ負電圧源
レールVEEおよび正電圧源レールVCCに接続され
る。トランジスタT12およびT14のベース端子は、
互いに接続され、バッファの入力端子20を形成する。

【0032】トランジスタT17およびT13のコレク
タは、正電圧源レールVCCおよび負電圧源レールVE
Eにそれぞれ接続され、かつそれらのそれぞれのエミッ
タは、抵抗器R25およびR26を介して互いに接続さ
れる。抵抗器R25と抵抗器R26との間の共通の接続
は、バッファの出力端子O−を形成する。トランジスタ
T17のベースは、トランジスタT11のコレクタに接
続され、一方トランジスタT13のベースは、トランジ
スタT16のコレクタに接続される。

【0033】トランジスタT17およびT13は、B級
出力段として作用し、抵抗器R25およびR26は、高
周波で動作するときに存在する誘導性の効果の補償に寄
与する。

【0034】図5に戻って参照すると、これは、出力電
圧Vo1およびVo2が現れる出力端子O−およびO+
を有する差動増幅器を表わす。差動出力電圧は、Vod
=Vo1−Vo2である。出力コモンモード電圧は、V
CM=1/2(Vo1+Vo2)により与えられる。出
力電圧Vo1およびVo2は、差動段ならびに2つの同
一のシングルエンデッド出力差動増幅器段11および1
2のために、反対に変わる。したがって、差動入力電圧
Vidおよび抵抗比A=R2/R1については、Vo1
=VCM−A.VidおよびVo2=VCM+A.Vi
dである。出力コモンモード電圧VCMのレベルは、出
力の飽和を防ぐように確立されかつ調整されなければな
らず、最良の結果は、VCMが0のときに得られる。そ
のような場合、Vo1=−Vo2=−A.Vidであ
り、出力電圧の変動は、可能な限り大きい。さらに、出
力信号の直線性は、可能な限り最良である。

【0035】この発明に従って、両方の出力に間接的に
接続され、ダイナミックな観点から感度の高くない、回
路のある点で調整可能な抵抗R10を与えるという事実
は、重要な利点を与える。

【0036】発明者は、以下に与えられる数値の例の場
合では、抵抗器R10に必要な精度がコモンモード出力
電圧の100mVにつき約10%であり、こうして、増
幅器の他の特性を劣化せずに出力コモンモード電圧VC
Mを調整する非常に簡単な方法を示すことを見出した。

【0037】図5に図示される回路については、発明者
は、以下の条件のもとでシミュレーションを実施した。

【0038】

【表1】

【0039】もちろん、この発明には、当業者に明らか
である多数の変更例および変形例が可能である。特に、
バイポーラ構成要素で実現されるように、図示される例
を示した。この発明の実現の他の同様の例は、MOSト
ランジスタを用いることによって、またはMOSおよび
バイポーラトランジスタを組合せることによって実現さ
れ得る。この発明に本質的な局面は、その経路が、共通
の調整可能な抵抗を含む共通経路を有するカレントミラ
ーの入力および出力と関連する、差動共通ベース入力対
を含むシングルエンデッド出力差動増幅器の実現にあ
る。

【図面の簡単な説明】

【図1】先行技術および提起される問題を示す図であ
る。

【図2】先行技術および提起される問題を示す図であ
る。

【図3】先行技術および提起される問題を示す図であ
る。

【図4】この発明に従う完全差動増幅器の概略ブロック
図である。

【図5】この発明に従う増幅器のためにバイポーラ構成
要素を用いる実施例の詳細な回路図である。

【図6】この発明に従う増幅器の出力バッファの実施例
の図である。

【符号の説明】

10 入力差動対 11 第1のシングルエンデッド出力差動増幅器 12 第2のシングルエンデッド出力差動増幅器 13 バッファ段 14 バッファ段 R10 調整可能な抵抗器

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 差動入力および出力を有する増幅器であ
    って、 入力差動対(10)と、 各々が差動対の出力を受ける第1のシングルエンデッド
    出力差動増幅器(11)および第2のシングルエンデッ
    ド出力差動増幅器(12)と、 各シングルエンデッド出力差動増幅器に接続され、その
    出力が前記増幅器の出力を構成するバッファ段(13、
    14)と、 シングルエンデッド差動増幅器によりバッファ段に与え
    られる静止電流を調整し、コモンモード電圧を所要の値
    に調整することをもたらす独特な手段(R10)とを含
    む、差動入力および出力を有する増幅器。
  2. 【請求項2】 各シングルエンデッド出力差動増幅器
    は、1対の共通ベーストランジスタ(T3、T4)の第
    1および第2の経路を含み、前記経路は、カレントミラ
    ー(T5、T6)により結合され、前記第1の経路の出
    力は、バッファへの入力を構成し、 前記カレントミラーの、前記第2の経路と関連する部分
    は、前記シングルエンデッド出力差動増幅器のカレント
    ミラーの第2の経路の各々に共通である調整可能な抵抗
    器(R10)を含むことを特徴とする、請求項1に記載
    の差動入力および出力を有する増幅器。
  3. 【請求項3】 前記入力差動対は、そのそれぞれのコレ
    クタがそれぞれの負荷抵抗器(R11、R12)を介し
    て高電圧源(VCC)に接続され、そのベース端子が差
    動入力(e−、e+)を受け、かつそのエミッタが各
    々、電流源(I1)を介して低電圧源(VEE)に接続
    される第1および第2のNPNトランジスタ(T1、T
    2)を含み、 各シングルエンデッド出力差動電圧増幅器は、そのそれ
    ぞれのエミッタが前記第1および第2のトランジスタ
    (T1、T2)のそれぞれのコレクタに接続され、その
    ベース端子が基準電圧(Vref)に各々接続され、か
    つそのコレクタがカレントミラーの入力および出力にそ
    れぞれ接続される第3および第4のPNPトランジスタ
    (T3、T4)により構成される1対の共通ベーストラ
    ンジスタを含み、前記差動対の第1の経路のトランジス
    タのコレクタは、前記バッファに接続される出力を構成
    し、 各カレントミラーは、そのそれぞれのコレクタが前記第
    3および第4のトランジスタ(T3、T4)のそれぞれ
    のコレクタに接続され、そのそれぞれのエミッタがそれ
    ぞれ第1および第2の抵抗器(R13、R10)を介し
    て前記低電圧源に接続され、かつそのベース端子が互い
    にかつ前記第2の経路のトランジスタのコレクタに接続
    される第5および第6のNPNトランジスタ(T5、T
    6)を含み、前記カレントミラーの第2の経路の抵抗器
    は、前記第1および第2のシングルエンデッド出力差動
    増幅器に共通でありかつ前記調整可能な抵抗器を構成す
    ることを特徴とする、請求項2に記載の差動入力および
    出力を有する増幅器。
  4. 【請求項4】 前記調整可能な抵抗器は、前記増幅器を
    含む集積回路の1部として形成される調整可能な抵抗器
    であることを特徴とする、請求項2または請求項3に記
    載の差動入力および出力を有する増幅器。
  5. 【請求項5】 前記増幅器の利得を決定する抵抗器(R
    1、R2)を含み、前記抵抗器は、前記増幅器を含む集
    積回路の1部として形成されることを特徴とする、請求
    項1から請求項4のいずれかに記載の差動入力および出
    力を有する増幅器。
  6. 【請求項6】 前記調整可能な抵抗器は、溶断方法によ
    り調整可能である抵抗器であることを特徴とする、請求
    項4に記載の差動入力および出力を有する増幅器。
  7. 【請求項7】 前記調整可能な抵抗器は、レーザトリミ
    ング方法により調整可能である抵抗器であることを特徴
    とする、請求項4に記載の差動入力および出力を有する
    増幅器。
JP7105678A 1994-04-29 1995-04-28 差動入力および出力を有する増幅器 Expired - Fee Related JP2724978B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR9405501A FR2719425B1 (fr) 1994-04-29 1994-04-29 Amplificateur différentiel à réglage de mode commun.
FR9405501 1994-04-29

Publications (2)

Publication Number Publication Date
JPH0846454A true JPH0846454A (ja) 1996-02-16
JP2724978B2 JP2724978B2 (ja) 1998-03-09

Family

ID=9462894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7105678A Expired - Fee Related JP2724978B2 (ja) 1994-04-29 1995-04-28 差動入力および出力を有する増幅器

Country Status (5)

Country Link
US (1) US5557238A (ja)
EP (1) EP0680140B1 (ja)
JP (1) JP2724978B2 (ja)
DE (2) DE69507659T2 (ja)
FR (1) FR2719425B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681239B1 (ko) * 2005-06-27 2007-02-09 삼성전자주식회사 연산 증폭기
KR101481780B1 (ko) * 2013-08-23 2015-01-13 충북대학교 산학협력단 차동입력 전압 증폭기

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69615638D1 (de) * 1995-11-29 2001-11-08 Koninkl Philips Electronics Nv Spannungsverstärker mit grossen dynamischen Bereich und A/D-Konverter damit
US5821809A (en) * 1996-05-23 1998-10-13 International Business Machines Corporation CMOS high-speed differential to single-ended converter circuit
US5939944A (en) * 1997-12-16 1999-08-17 Burr-Brown Corporation NPN push-pull output stage with folded cascode JFETs
DE19820248B4 (de) * 1998-05-06 2006-02-23 Telefonaktiebolaget Lm Ericsson (Publ) Ausgangspufferschaltkreis mit umschaltbarem Ausgangs-Gleichtaktpegel
US6160446A (en) * 1998-06-05 2000-12-12 Lucent Technologies Inc. Balanced differential amplifier without common-mode feedback circuit
WO2000013308A1 (en) * 1998-08-31 2000-03-09 Maxim Integrated Products, Inc. Linear and multi-sinh transconductance circuits
US6133787A (en) * 1999-05-04 2000-10-17 Physio-Control Manufacturing Corporation Method and apparatus for controlling the common mode impedance misbalance of an isolated single-ended circuit
JP3507738B2 (ja) 1999-11-30 2004-03-15 松下電器産業株式会社 レーザ駆動装置
US6344767B1 (en) * 2000-01-28 2002-02-05 The Hong Kong University Of Science And Technology Switched-opamp technique for low-voltage switched capacitor circuits
DE10132803A1 (de) * 2001-07-06 2002-12-12 Infineon Technologies Ag Schnittstellenschaltung zum Anschluss an einen Ausgang eines Frequenzumsetzers
US6891435B2 (en) * 2002-12-13 2005-05-10 Microtune (Texas), L.P. System and method for reducing second order distortion in electronic circuits
JP4131679B2 (ja) * 2003-05-20 2008-08-13 松下電器産業株式会社 レベルシフト回路
CN101291230B (zh) * 2007-04-17 2011-11-30 瑞昱半导体股份有限公司 具有省电功能的传收装置及其方法
RU2446553C1 (ru) * 2010-08-30 2012-03-27 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Буферный усилитель
RU2444115C1 (ru) * 2011-03-15 2012-02-27 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Комплементарный буферный усилитель
US9372351B1 (en) * 2012-05-31 2016-06-21 Maxim Integrated Products, Inc. Circuits for active eyewear
US10439571B1 (en) * 2018-03-29 2019-10-08 Texas Instruments Incorporated Circuit with wide range input common mode voltage operation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54129858A (en) * 1978-02-10 1979-10-08 Rca Corp Long tail pair connecting circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3502999A (en) * 1968-07-09 1970-03-24 Kollmorgen Corp Differential power amplifier
JPS62144412A (en) * 1985-12-19 1987-06-27 Nec Corp Cmos differential amplifier
JPS62286372A (en) * 1986-06-04 1987-12-12 Fuji Electric Co Ltd Contact type image sensor
IT1201839B (it) * 1986-08-08 1989-02-02 Sgs Microelettronica Spa Amplificatore operazionale di potenza cmos ad uscita interamente differenziale
FR2667744B1 (fr) * 1990-10-05 1996-08-02 Texas Instruments France Amplificateur operationnel a entrees et sorties differentielles.
CA2050878C (en) * 1991-09-06 1999-10-19 Gerald Molnar Power amplifier with quiescent current control

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54129858A (en) * 1978-02-10 1979-10-08 Rca Corp Long tail pair connecting circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681239B1 (ko) * 2005-06-27 2007-02-09 삼성전자주식회사 연산 증폭기
KR101481780B1 (ko) * 2013-08-23 2015-01-13 충북대학교 산학협력단 차동입력 전압 증폭기

Also Published As

Publication number Publication date
FR2719425B1 (fr) 1996-08-09
EP0680140B1 (fr) 1999-02-03
FR2719425A1 (fr) 1995-11-03
JP2724978B2 (ja) 1998-03-09
EP0680140A1 (fr) 1995-11-02
DE69507659D1 (de) 1999-03-18
US5557238A (en) 1996-09-17
DE69507659T2 (de) 1999-09-30

Similar Documents

Publication Publication Date Title
Banu et al. Fully differential operational amplifiers with accurate output balancing
US5300896A (en) Bootstrapped, AC-coupled differential amplifier
US5729178A (en) Fully differential folded cascode CMOS operational amplifier having adaptive biasing and common mode feedback circuits
KR100570135B1 (ko) 선형 가변 이득 증폭기{linear variable gain amplifiers}
US6163216A (en) Wideband operational amplifier
US6429700B1 (en) Driver circuit with output common mode voltage control
DE60303383T2 (de) Operationsverstärker mit unabhängiger eingangsoffsettrimmung für hohe und niedrige gleichtakt-eingangsspannungen
JP2016515791A (ja) 広範な入力電流レンジを伴うトランスインピーダンス増幅器のための装置及び方法
US5610547A (en) Logarithmic transformation circuitry for use in semiconductor integrated circuit devices
KR100946815B1 (ko) 프로그램 가능한 저잡음 증폭기 및 방법
US5392003A (en) Wide tuning range operational transconductance amplifiers
US5512859A (en) Amplifier stage having compensation for NPN, PNP beta mismatch and improved slew rate
US6580324B2 (en) Apparatus, method and system for common-mode stabilization in circuits having differential operation
EP0159757A2 (en) Amplifier with rail-to-rail input capability and controlled transconductance
EP0288303B1 (en) Improved differential single-ended converter
JP2549540B2 (ja) レベルシフト回路
US6774722B2 (en) Frequency compensation of common-mode feedback loops for differential amplifiers
EP0259879B1 (en) Operational amplifier circuit having wide operating range
EP0295221B1 (en) Cmos power operational amplifier
US4904952A (en) Differential amplifier incorporating negative resistance
EP1083655A2 (en) Amplifier circuit
JP3058935B2 (ja) 基準電流発生回路
US7592871B1 (en) Fully differential current-feedback CMOS/bipolar operational amplifier
US20020109547A1 (en) Slew rate boost circuitry and method
CN1169289C (zh) 电平移动电路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971028

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees