JPH0846454A - 差動入力および出力を有する増幅器 - Google Patents
差動入力および出力を有する増幅器Info
- Publication number
- JPH0846454A JPH0846454A JP7105678A JP10567895A JPH0846454A JP H0846454 A JPH0846454 A JP H0846454A JP 7105678 A JP7105678 A JP 7105678A JP 10567895 A JP10567895 A JP 10567895A JP H0846454 A JPH0846454 A JP H0846454A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- differential
- output
- resistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45094—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
- H03F3/3067—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output with asymmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
- H03F3/45937—Measuring at the loading circuit of the differential amplifier
- H03F3/45941—Controlling the input circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45686—Indexing scheme relating to differential amplifiers the LC comprising one or more potentiometers, which are not shunting potentiometers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45696—Indexing scheme relating to differential amplifiers the LC comprising more than two resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45711—Indexing scheme relating to differential amplifiers the LC comprising two anti-phase controlled SEPP circuits as output stages, e.g. fully differential
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 コモンモード電圧がフィードバックループな
しで調整され得る完全差動増幅器を提供する。 【構成】 入力差動対１０と、各々が差動対の出力を受
ける第１および第２のシングルエンデッド出力差動増幅
器１１、１２と、シングルエンデッド出力差動増幅器の
各々に接続され、その出力が増幅器の出力を構成するバ
ッファ段１３、１４と、シングルエンデッド差動増幅器
によりバッファ段に与えられる静止電流を調整し、コモ
ンモード電圧を所要の値に調整することをもたらす独特
な手段とを含む、差動入力および出力を有する増幅器。
しで調整され得る完全差動増幅器を提供する。 【構成】 入力差動対１０と、各々が差動対の出力を受
ける第１および第２のシングルエンデッド出力差動増幅
器１１、１２と、シングルエンデッド出力差動増幅器の
各々に接続され、その出力が増幅器の出力を構成するバ
ッファ段１３、１４と、シングルエンデッド差動増幅器
によりバッファ段に与えられる静止電流を調整し、コモ
ンモード電圧を所要の値に調整することをもたらす独特
な手段とを含む、差動入力および出力を有する増幅器。
Description
【０００１】
【発明の背景】この発明は、差動入力および出力を有す
る増幅器、より特定的には、高周波で機能するのに必要
な増幅器の実現に関する。
る増幅器、より特定的には、高周波で機能するのに必要
な増幅器の実現に関する。
【０００２】図１は、差動入力および出力を有する既知
の増幅器の概略図を表わす。この増幅器Ａには、入力ｅ
−およびｅ＋ならびに出力Ｏ−およびＯ＋が与えられ
る。増幅器Ａが予め定められた利得で機能するために、
増幅器の入力の各々と直列に接続された抵抗Ｒ１と、増
幅器の各入力とその対応する出力との間に接続された抵
抗Ｒ２とを含む、関連する抵抗網がある。入力電圧をＶ
ｉ１およびＶｉ２、出力電圧をＶｏ１およびＶｏ２とす
ると、この増幅器の利得は、抵抗器の値によって決定さ
れる。Ｖｏ１−Ｖｏ２＝（−Ｒ２／Ｒ１）．（Ｖｉ１−
Ｖｉ２）なので、差動利得は−Ｒ２／Ｒ１と等しい。
の増幅器の概略図を表わす。この増幅器Ａには、入力ｅ
−およびｅ＋ならびに出力Ｏ−およびＯ＋が与えられ
る。増幅器Ａが予め定められた利得で機能するために、
増幅器の入力の各々と直列に接続された抵抗Ｒ１と、増
幅器の各入力とその対応する出力との間に接続された抵
抗Ｒ２とを含む、関連する抵抗網がある。入力電圧をＶ
ｉ１およびＶｉ２、出力電圧をＶｏ１およびＶｏ２とす
ると、この増幅器の利得は、抵抗器の値によって決定さ
れる。Ｖｏ１−Ｖｏ２＝（−Ｒ２／Ｒ１）．（Ｖｉ１−
Ｖｉ２）なので、差動利得は−Ｒ２／Ｒ１と等しい。
【０００３】入力信号が平均値のあたりを変化すると、
出力信号は同じ平均値のあたりを変化し、これは通常、
コモンモード電圧ＶＣＭと呼ばれる。差動増幅器の特性
のために、出力Ｏ＋およびＯ−の各々は、中に差動増幅
器が実現される集積回路の高電圧源および低電圧源に近
い、それらのそれぞれ最小および最大の決定された値に
達する。出力信号のいかなる歪も避けるために、信号偏
位の最大範囲を利用する一方で、値ＶＣＭができるだけ
上述の最小および最大値に厳密に中心決めされることが
望ましい。
出力信号は同じ平均値のあたりを変化し、これは通常、
コモンモード電圧ＶＣＭと呼ばれる。差動増幅器の特性
のために、出力Ｏ＋およびＯ−の各々は、中に差動増幅
器が実現される集積回路の高電圧源および低電圧源に近
い、それらのそれぞれ最小および最大の決定された値に
達する。出力信号のいかなる歪も避けるために、信号偏
位の最大範囲を利用する一方で、値ＶＣＭができるだけ
上述の最小および最大値に厳密に中心決めされることが
望ましい。
【０００４】高周波で十分に動作し得る十分に平衡のと
れた完全差動増幅器を得るために、様々な著者、たとえ
ばＩＥＥＥジャーナル・オブ・ソリッドステート・サー
キット（IEEE Journal of Solid-State Circuits）、Ｖ
ｏｌｕｍｅ２７、Ｎｏ．４、１９９２年４月、５６３−
５６７ページにＫ・ナカムラほかが、図２に図示される
ような構成を用いることを提案している。完全差動折返
しカスコード増幅器または完全差動レベルトランスレー
タ増幅器と呼ばれるこれらの構成は、差動入力および出
力を有する差動入力対１０と、これに続く２つの交差結
合されたシングルエンデッド出力差動増幅器１１および
１２とを含む。差動入力電圧（Ｖｉ１−Ｖｉ２）の関数
としての出力電圧Ｖｏ１およびＶｏ２の特徴は、理想的
には図３（Ａ）に示されるようになるべきである。すな
わち、コモンモード電圧ＶＣＭが、電圧Ｖｏ１およびＶ
ｏ２の極値の中間値ＶＣＭ０で完全に中心決めされる。
実際には、実際に得られる特性が図３（Ｂ）の型のもの
であることに注目されたい。すなわち、入力電圧間の差
が０であると、コモンモード電圧、すなわちＶｏ１およ
びＶｏ２の電圧曲線の交差する点は、電圧Ｖｏ１および
Ｖｏ２の極値の中間値に中心決めされた値ＶＣＭ０と等
しいのではなく、値ＶＣＭ１と等しい。ＶＣＭ１の値
が、電圧Ｖｏ１およびＶｏ２の極値間の差の最大２０％
にもなることがしばしば見い出される。
れた完全差動増幅器を得るために、様々な著者、たとえ
ばＩＥＥＥジャーナル・オブ・ソリッドステート・サー
キット（IEEE Journal of Solid-State Circuits）、Ｖ
ｏｌｕｍｅ２７、Ｎｏ．４、１９９２年４月、５６３−
５６７ページにＫ・ナカムラほかが、図２に図示される
ような構成を用いることを提案している。完全差動折返
しカスコード増幅器または完全差動レベルトランスレー
タ増幅器と呼ばれるこれらの構成は、差動入力および出
力を有する差動入力対１０と、これに続く２つの交差結
合されたシングルエンデッド出力差動増幅器１１および
１２とを含む。差動入力電圧（Ｖｉ１−Ｖｉ２）の関数
としての出力電圧Ｖｏ１およびＶｏ２の特徴は、理想的
には図３（Ａ）に示されるようになるべきである。すな
わち、コモンモード電圧ＶＣＭが、電圧Ｖｏ１およびＶ
ｏ２の極値の中間値ＶＣＭ０で完全に中心決めされる。
実際には、実際に得られる特性が図３（Ｂ）の型のもの
であることに注目されたい。すなわち、入力電圧間の差
が０であると、コモンモード電圧、すなわちＶｏ１およ
びＶｏ２の電圧曲線の交差する点は、電圧Ｖｏ１および
Ｖｏ２の極値の中間値に中心決めされた値ＶＣＭ０と等
しいのではなく、値ＶＣＭ１と等しい。ＶＣＭ１の値
が、電圧Ｖｏ１およびＶｏ２の極値間の差の最大２０％
にもなることがしばしば見い出される。
【０００５】図２に図示されるように、この不都合を克
服するために、先行技術では、抵抗ブリッジまたは均等
物によってコモンモード電圧ＶＣＭの値を検出し、かつ
フィードバックループにＶＣＭのオフセット値を入れて
差動入力対１０の機能を補正することが提案されてい
る。
服するために、先行技術では、抵抗ブリッジまたは均等
物によってコモンモード電圧ＶＣＭの値を検出し、かつ
フィードバックループにＶＣＭのオフセット値を入れて
差動入力対１０の機能を補正することが提案されてい
る。
【０００６】そのような説明の例が、ＩＥＥＥジャーナ
ル・オブ・ソリッドステート・サーキット、Ｖｏｌｕｍ
ｅ２３、Ｎｏ．６、１９８８年１２月、１４１０−１４
１４ページのエム・バヌ（M. Banu ）他による論文に記
載されている。しかしながら、この方法は、回路に付加
的なループを作るという不都合を与えてしまう。これ
は、増幅器の利得帯域幅積より一層臨界的である。なぜ
なら、利得帯域幅積の広域値を保持するために、コモン
モードループが差動モードループと同じほど広い帯域幅
を有さなければならないので、増幅器の動作の周波数が
高くなるからである。
ル・オブ・ソリッドステート・サーキット、Ｖｏｌｕｍ
ｅ２３、Ｎｏ．６、１９８８年１２月、１４１０−１４
１４ページのエム・バヌ（M. Banu ）他による論文に記
載されている。しかしながら、この方法は、回路に付加
的なループを作るという不都合を与えてしまう。これ
は、増幅器の利得帯域幅積より一層臨界的である。なぜ
なら、利得帯域幅積の広域値を保持するために、コモン
モードループが差動モードループと同じほど広い帯域幅
を有さなければならないので、増幅器の動作の周波数が
高くなるからである。
【０００７】
【発明の概要】この発明の目的は、コモンモード電圧が
フィードバックループなしで調整され得る完全差動増幅
器を提供することである。
フィードバックループなしで調整され得る完全差動増幅
器を提供することである。
【０００８】この発明の他の目的は、その製造の間にコ
モンモード電圧が調整され得る完全差動増幅器のような
増幅器を提供することである。
モンモード電圧が調整され得る完全差動増幅器のような
増幅器を提供することである。
【０００９】これらの目的を達成するために、この発明
は、入力差動対と、各々が差動対の出力を受ける第１お
よび第２のシングルエンデッド出力差動増幅器と、シン
グルエンデッド出力差動増幅器の各々に接続され、その
出力が増幅器の出力を構成するバッファ段と、シングル
エンデッド差動増幅器によりバッファ段に供給される静
止電流を調整し、コモンモード電圧を所要の値に調整す
ることをもたらす独特な手段とを含む、差動入力および
出力を有する増幅器を提供する。
は、入力差動対と、各々が差動対の出力を受ける第１お
よび第２のシングルエンデッド出力差動増幅器と、シン
グルエンデッド出力差動増幅器の各々に接続され、その
出力が増幅器の出力を構成するバッファ段と、シングル
エンデッド差動増幅器によりバッファ段に供給される静
止電流を調整し、コモンモード電圧を所要の値に調整す
ることをもたらす独特な手段とを含む、差動入力および
出力を有する増幅器を提供する。
【００１０】この発明を実現するモードに従うと、各シ
ングルエンデッド出力差動増幅器は、１対の共通ベース
トランジスタの第１および第２の経路を含み、前記経路
はカレントミラーにより結合され、第１の経路の出力は
バッファへの入力を構成し、カレントミラーの、第２の
経路と関連する部分は、シングルエンデッド出力差動増
幅器のカレントミラーの第２の経路の各々に共通である
調整可能な抵抗器を含む。
ングルエンデッド出力差動増幅器は、１対の共通ベース
トランジスタの第１および第２の経路を含み、前記経路
はカレントミラーにより結合され、第１の経路の出力は
バッファへの入力を構成し、カレントミラーの、第２の
経路と関連する部分は、シングルエンデッド出力差動増
幅器のカレントミラーの第２の経路の各々に共通である
調整可能な抵抗器を含む。
【００１１】この発明を実現するモードに従うと、入力
差動対は、そのそれぞれのコレクタがそれぞれの負荷抵
抗器を介して高い正電圧源に接続され、そのベース端子
が差動入力を受け、かつそのエミッタが各々、電流源
（Ｉ１）を介して低い負電圧源に接続される第１および
第２のＮＰＮトランジスタを含み、各シングルエンデッ
ド出力差動電圧増幅器は、そのそれぞれのエミッタが第
１および第２のトランジスタのそれぞれのコレクタに結
合され、そのベース端子が各々、基準電圧に接続され、
かつそのコレクタがカレントミラーの入力および出力に
それぞれ接続される第３および第４のＰＮＰトランジス
タにより構成される１対の共通ベーストランジスタを含
み、差動対の第１の経路のトランジスタのコレクタは、
バッファに接続される出力を構成し、各カレントミラー
は、そのそれぞれのコレクタが第３および第４のトラン
ジスタのそれぞれのコレクタに接続され、そのそれぞれ
のエミッタがそれぞれ第１および第２の抵抗器を介して
低電圧源に接続され、かつそのベース端子が互いにかつ
前記第２の経路のトランジスタのコレクタに接続される
第５および第６のＮＰＮトランジスタを含み、カレント
ミラーの第２の経路の抵抗器は、第１および第２のシン
グルエンデッド出力差動増幅器に共通であり、かつ前記
調整可能な抵抗器を構成する。
差動対は、そのそれぞれのコレクタがそれぞれの負荷抵
抗器を介して高い正電圧源に接続され、そのベース端子
が差動入力を受け、かつそのエミッタが各々、電流源
（Ｉ１）を介して低い負電圧源に接続される第１および
第２のＮＰＮトランジスタを含み、各シングルエンデッ
ド出力差動電圧増幅器は、そのそれぞれのエミッタが第
１および第２のトランジスタのそれぞれのコレクタに結
合され、そのベース端子が各々、基準電圧に接続され、
かつそのコレクタがカレントミラーの入力および出力に
それぞれ接続される第３および第４のＰＮＰトランジス
タにより構成される１対の共通ベーストランジスタを含
み、差動対の第１の経路のトランジスタのコレクタは、
バッファに接続される出力を構成し、各カレントミラー
は、そのそれぞれのコレクタが第３および第４のトラン
ジスタのそれぞれのコレクタに接続され、そのそれぞれ
のエミッタがそれぞれ第１および第２の抵抗器を介して
低電圧源に接続され、かつそのベース端子が互いにかつ
前記第２の経路のトランジスタのコレクタに接続される
第５および第６のＮＰＮトランジスタを含み、カレント
ミラーの第２の経路の抵抗器は、第１および第２のシン
グルエンデッド出力差動増幅器に共通であり、かつ前記
調整可能な抵抗器を構成する。
【００１２】この発明を実現する他のモードに従うと、
増幅器は、増幅器の利得を決定する抵抗器と、少なくと
も１つの調整可能なまたは調整抵抗器とを含み、これら
の抵抗器は、前記増幅器を含む集積回路の１部として形
成される。
増幅器は、増幅器の利得を決定する抵抗器と、少なくと
も１つの調整可能なまたは調整抵抗器とを含み、これら
の抵抗器は、前記増幅器を含む集積回路の１部として形
成される。
【００１３】この発明を実現するモードに従うと、調整
可能なまたは調整抵抗器は、溶断方法および／またはレ
ーザトリミング方法により調整可能な抵抗器である。
可能なまたは調整抵抗器は、溶断方法および／またはレ
ーザトリミング方法により調整可能な抵抗器である。
【００１４】そのような構成の利点は、コモンモード電
圧が適切に中心決めされると、高い利得を有する増幅器
システムを得るために、減結合キャパシタなしで、適度
の利得を有する一連の増幅器を直列に直接結合するのが
可能になるという事実にある。これは、減結合キャパシ
タが、集積回路上に不当に広い表面領域を要求するの
で、集積化が可能でないという事実のために特に興味深
い。
圧が適切に中心決めされると、高い利得を有する増幅器
システムを得るために、減結合キャパシタなしで、適度
の利得を有する一連の増幅器を直列に直接結合するのが
可能になるという事実にある。これは、減結合キャパシ
タが、集積回路上に不当に広い表面領域を要求するの
で、集積化が可能でないという事実のために特に興味深
い。
【００１５】この発明のこれらの目的、特徴および利点
ならびに他のものは、添付の図面と関連して非限定的で
あることが意図される次の特定の実施例の説明に詳細に
示される。
ならびに他のものは、添付の図面と関連して非限定的で
あることが意図される次の特定の実施例の説明に詳細に
示される。
【００１６】
【実施例の説明】図４に図示されるように、この発明
は、図２に図示されるような完全差動折返しカスコード
増幅器の機構を用いる。さらに、シングルエンデッド出
力差動増幅器１１および１２の各々のそれぞれの出力
は、それぞれ中間のバッファ１３および１４を介して、
増幅器のそれぞれ最後の出力Ｏ−およびＯ＋に接続され
る。これらのバッファは、単位利得を有する既知のエミ
ッタフォロワ型であり、したがってバッファが十分な電
流を供給できるように、好ましくは低い値を有する、定
められた出力インピーダンスを可能にする。
は、図２に図示されるような完全差動折返しカスコード
増幅器の機構を用いる。さらに、シングルエンデッド出
力差動増幅器１１および１２の各々のそれぞれの出力
は、それぞれ中間のバッファ１３および１４を介して、
増幅器のそれぞれ最後の出力Ｏ−およびＯ＋に接続され
る。これらのバッファは、単位利得を有する既知のエミ
ッタフォロワ型であり、したがってバッファが十分な電
流を供給できるように、好ましくは低い値を有する、定
められた出力インピーダンスを可能にする。
【００１７】さらに、シングルエンデッド出力差動増幅
器１１および１２は、それらの静止電流が制御可能であ
るように設計される。静止電流は、端子ｅ−およびｅ＋
の入力電圧が同じであるときに、シングルエンデッド出
力差動増幅器により供給される連続する電流を意味する
ことが意図される。より特定的には、この発明は、静止
電流が１つの調整可能な抵抗Ｒ１０により一致して調整
され得るような、シングルエンデッド出力差動増幅器１
１および１２の選択を可能にする。
器１１および１２は、それらの静止電流が制御可能であ
るように設計される。静止電流は、端子ｅ−およびｅ＋
の入力電圧が同じであるときに、シングルエンデッド出
力差動増幅器により供給される連続する電流を意味する
ことが意図される。より特定的には、この発明は、静止
電流が１つの調整可能な抵抗Ｒ１０により一致して調整
され得るような、シングルエンデッド出力差動増幅器１
１および１２の選択を可能にする。
【００１８】もちろん実際には、差動増幅器は、利得を
決定するように、図１の抵抗器Ｒ１およびＲ２のような
抵抗網に結合される。実際の実現例では、発明者はま
た、増幅器１０、１１、１２、１３および１４を組入れ
る集積回路へのこれらの抵抗器の集積化を予見してい
る。
決定するように、図１の抵抗器Ｒ１およびＲ２のような
抵抗網に結合される。実際の実現例では、発明者はま
た、増幅器１０、１１、１２、１３および１４を組入れ
る集積回路へのこれらの抵抗器の集積化を予見してい
る。
【００１９】同様に、抵抗Ｒ１０は、集積回路に含ま
れ、たとえば溶断技術またはレーザトリミングにより調
整可能な既知の抵抗の形態で実現される。
れ、たとえば溶断技術またはレーザトリミングにより調
整可能な既知の抵抗の形態で実現される。
【００２０】図５は、バイポーラ技術で実現される、図
４の差動増幅器の特定の実施例を表わす。
４の差動増幅器の特定の実施例を表わす。
【００２１】差動入力対１０は、そのコレクタがそれぞ
れ抵抗器Ｒ１１およびＲ１２を介して正電圧源レールＶ
ＣＣに接続され、かつそのエミッタが電流源Ｉ１を介し
て負電圧源レールＶＥＥに接続されるＮＰＮ型のトラン
ジスタＴ１およびＴ２を含む。トランジスタＴ１および
Ｔ２のそれぞれのベース端子は、それぞれ入力ｅ−およ
びｅ＋に対応する。
れ抵抗器Ｒ１１およびＲ１２を介して正電圧源レールＶ
ＣＣに接続され、かつそのエミッタが電流源Ｉ１を介し
て負電圧源レールＶＥＥに接続されるＮＰＮ型のトラン
ジスタＴ１およびＴ２を含む。トランジスタＴ１および
Ｔ２のそれぞれのベース端子は、それぞれ入力ｅ−およ
びｅ＋に対応する。
【００２２】シングルエンデッド出力差動増幅器１１お
よび１２は、それらが対称的でありかつ同一であるよう
に実現される。したがって、シングルエンデッド出力差
動増幅器１１だけを説明する。
よび１２は、それらが対称的でありかつ同一であるよう
に実現される。したがって、シングルエンデッド出力差
動増幅器１１だけを説明する。
【００２３】シングルエンデッド出力差動増幅器１１
は、共通ベース電流増幅器を形成するように接続された
２つのＰＮＰトランジスタＴ３およびＴ４を含む。トラ
ンジスタＴ３およびＴ４のベース端子は、固定電圧Ｖｒ
ｅｆに接続され、かつそれによりバイアスされる。トラ
ンジスタＴ３およびＴ４のそれぞれのエミッタは、トラ
ンジスタＴ１およびＴ２のそれぞれのコレクタに、すな
わち差動入力対１０のそれぞれの出力に接続される。ト
ランジスタＴ３およびＴ４のそれぞれのコレクタは、Ｎ
ＰＮ型でありかつカレントミラーを形成するように接続
されるトランジスタＴ５およびＴ６のそれぞれのコレク
タに接続される。トランジスタＴ５およびＴ６のベース
端子は、互いにかつトランジスタＴ６のコレクタに接続
される。トランジスタＴ５のエミッタは、抵抗Ｒ１３を
介して負電圧源レールＶＥＥに接続され、トランジスタ
Ｔ６のエミッタは、図４に関連して既に述べた抵抗Ｒ１
０を介して、負電圧源レールＶＥＥに接続される。
は、共通ベース電流増幅器を形成するように接続された
２つのＰＮＰトランジスタＴ３およびＴ４を含む。トラ
ンジスタＴ３およびＴ４のベース端子は、固定電圧Ｖｒ
ｅｆに接続され、かつそれによりバイアスされる。トラ
ンジスタＴ３およびＴ４のそれぞれのエミッタは、トラ
ンジスタＴ１およびＴ２のそれぞれのコレクタに、すな
わち差動入力対１０のそれぞれの出力に接続される。ト
ランジスタＴ３およびＴ４のそれぞれのコレクタは、Ｎ
ＰＮ型でありかつカレントミラーを形成するように接続
されるトランジスタＴ５およびＴ６のそれぞれのコレク
タに接続される。トランジスタＴ５およびＴ６のベース
端子は、互いにかつトランジスタＴ６のコレクタに接続
される。トランジスタＴ５のエミッタは、抵抗Ｒ１３を
介して負電圧源レールＶＥＥに接続され、トランジスタ
Ｔ６のエミッタは、図４に関連して既に述べた抵抗Ｒ１
０を介して、負電圧源レールＶＥＥに接続される。
【００２４】トランジスタＴ６のエミッタに接続された
抵抗Ｒ１０が、シングルエンデッド出力差動増幅器１２
の対応するトランジスタＴ′６のエミッタにも接続され
ることが注目されるべきである。トランジスタ５および
Ｔｂは先に述べたように組み合わされてカレントミラー
を形成し、トランジスタＴ５を流れる電流は、抵抗１０
を通る電流と組み合わされ、（トランジスタＴ５とＴ６
とが同一であると仮定して）抵抗器Ｒ１３およびＲ１０
の値の比で与えられる。
抵抗Ｒ１０が、シングルエンデッド出力差動増幅器１２
の対応するトランジスタＴ′６のエミッタにも接続され
ることが注目されるべきである。トランジスタ５および
Ｔｂは先に述べたように組み合わされてカレントミラー
を形成し、トランジスタＴ５を流れる電流は、抵抗１０
を通る電流と組み合わされ、（トランジスタＴ５とＴ６
とが同一であると仮定して）抵抗器Ｒ１３およびＲ１０
の値の比で与えられる。
【００２５】参照符号２０により示されるのは、バッフ
ァ１３の入力に接続される、トランジスタＴ３およびＴ
５のコレクタの共通ノードである。入力ｅ−およびｅ＋
の電圧が等しいと、ノード２０の電圧は静止電圧と呼ば
れる。したがって、バッファ１３の出力Ｏ−の電圧は、
コモンモード電圧に対応する。バッファ１３が、予め定
められた入力インピーダンスを有する単位利得バッファ
であるので、その出力Ｏ−の電圧は、ノード２０の電圧
と同じであり、かつバッファ１３に入れられる電流ｉ２
とこのバッファの入力インピーダンスとの積と等しい。
ァ１３の入力に接続される、トランジスタＴ３およびＴ
５のコレクタの共通ノードである。入力ｅ−およびｅ＋
の電圧が等しいと、ノード２０の電圧は静止電圧と呼ば
れる。したがって、バッファ１３の出力Ｏ−の電圧は、
コモンモード電圧に対応する。バッファ１３が、予め定
められた入力インピーダンスを有する単位利得バッファ
であるので、その出力Ｏ−の電圧は、ノード２０の電圧
と同じであり、かつバッファ１３に入れられる電流ｉ２
とこのバッファの入力インピーダンスとの積と等しい。
【００２６】ｉ３により示されるのは、トランジスタＴ
３のコレクタを流れる電流であり、ｉ４は、トランジス
タＴ５のエミッタを流れる電流を示し、かつｉ５は、ト
ランジスタＴ４のコレクタを流れる電流を示す。それぞ
れトランジスタＴ３およびＴ４を流れる電流ｉ３および
ｉ５は両方とも、それらのベース端子に与えられる電圧
Ｖｒｅｆが固定されるので、ほぼ一定の予め定められた
値である。その結果、抵抗Ｒ１０の値が調整されると、
これは、トランジスタＴ６のベース−エミッタ間の電圧
を変える効果があり、一方電流ｉ５は固定されたままで
ある。上述したように、トランジスタＴ５およびＴ６が
カレントミラーを形成するように接続されるので、トラ
ンジスタＴ５のベース−エミッタ間の電圧が変わり、こ
れは次に電流ｉ４の値を調整する。固定される電流ｉ３
が電流ｉ２およびｉ４の和と等しいので、電流ｉ４のい
かなる変化も、電流ｉ２の対応する変化を生じる。特
に、ｉ４が増加すると、ｉ２が減少し、逆もまた同じで
ある。
３のコレクタを流れる電流であり、ｉ４は、トランジス
タＴ５のエミッタを流れる電流を示し、かつｉ５は、ト
ランジスタＴ４のコレクタを流れる電流を示す。それぞ
れトランジスタＴ３およびＴ４を流れる電流ｉ３および
ｉ５は両方とも、それらのベース端子に与えられる電圧
Ｖｒｅｆが固定されるので、ほぼ一定の予め定められた
値である。その結果、抵抗Ｒ１０の値が調整されると、
これは、トランジスタＴ６のベース−エミッタ間の電圧
を変える効果があり、一方電流ｉ５は固定されたままで
ある。上述したように、トランジスタＴ５およびＴ６が
カレントミラーを形成するように接続されるので、トラ
ンジスタＴ５のベース−エミッタ間の電圧が変わり、こ
れは次に電流ｉ４の値を調整する。固定される電流ｉ３
が電流ｉ２およびｉ４の和と等しいので、電流ｉ４のい
かなる変化も、電流ｉ２の対応する変化を生じる。特
に、ｉ４が増加すると、ｉ２が減少し、逆もまた同じで
ある。
【００２７】その結果、抵抗Ｒ１０の値を単に調整する
ことにより、シングルエンデッド出力差動増幅器１１の
出力の電流ｉ２が調整される。こうして、電流ｉ２の調
整は、システムのコモンモード電圧の調整をもたらす。
ことにより、シングルエンデッド出力差動増幅器１１の
出力の電流ｉ２が調整される。こうして、電流ｉ２の調
整は、システムのコモンモード電圧の調整をもたらす。
【００２８】図６は、典型的な単位利得バッファ段１３
の詳細な回路図を図示する。バッファ１４はバッファ１
３と同じである。各バッファは、４つのＰＮＰ型トラン
ジスタＴ１０、Ｔ１１、Ｔ１２およびＴ１３と、４つの
ＮＰＮトランジスタＴ１４、Ｔ１５、Ｔ１６およびＴ１
７と、７つの抵抗器Ｒ２０、Ｒ２１、Ｒ２２、Ｒ２３、
Ｒ２４、Ｒ２５およびＲ２６とを含む。
の詳細な回路図を図示する。バッファ１４はバッファ１
３と同じである。各バッファは、４つのＰＮＰ型トラン
ジスタＴ１０、Ｔ１１、Ｔ１２およびＴ１３と、４つの
ＮＰＮトランジスタＴ１４、Ｔ１５、Ｔ１６およびＴ１
７と、７つの抵抗器Ｒ２０、Ｒ２１、Ｒ２２、Ｒ２３、
Ｒ２４、Ｒ２５およびＲ２６とを含む。
【００２９】トランジスタＴ１０およびＴ１１のそれぞ
れのエミッタは、それぞれ抵抗器Ｒ２０およびＲ２１を
介して正電圧源レールＶＣＣに接続され、それらのベー
ス端子は互いに接続される。トランジスタＴ１０のベー
ス端子は、そのコレクタ端子にも接続される。
れのエミッタは、それぞれ抵抗器Ｒ２０およびＲ２１を
介して正電圧源レールＶＣＣに接続され、それらのベー
ス端子は互いに接続される。トランジスタＴ１０のベー
ス端子は、そのコレクタ端子にも接続される。
【００３０】トランジスタＴ１５およびＴ１６のそれぞ
れのエミッタは、それぞれ抵抗器Ｒ２３およびＲ２４を
介して負電圧源レールＶＥＥに接続され、それらのベー
ス端子は互いに接続される。トランジスタＴ１５のベー
ス端子は、そのコレクタ端子にも接続される。トランジ
スタＴ１０およびＴ１５のコレクタ端子は、抵抗Ｒ２２
を介して互いに接続される。
れのエミッタは、それぞれ抵抗器Ｒ２３およびＲ２４を
介して負電圧源レールＶＥＥに接続され、それらのベー
ス端子は互いに接続される。トランジスタＴ１５のベー
ス端子は、そのコレクタ端子にも接続される。トランジ
スタＴ１０およびＴ１５のコレクタ端子は、抵抗Ｒ２２
を介して互いに接続される。
【００３１】トランジスタＴ１１およびＴ１６のコレク
タは、トランジスタＴ１２およびＴ１４のエミッタに接
続され、そのそれぞれのコレクタは、それぞれ負電圧源
レールＶＥＥおよび正電圧源レールＶＣＣに接続され
る。トランジスタＴ１２およびＴ１４のベース端子は、
互いに接続され、バッファの入力端子２０を形成する。
タは、トランジスタＴ１２およびＴ１４のエミッタに接
続され、そのそれぞれのコレクタは、それぞれ負電圧源
レールＶＥＥおよび正電圧源レールＶＣＣに接続され
る。トランジスタＴ１２およびＴ１４のベース端子は、
互いに接続され、バッファの入力端子２０を形成する。
【００３２】トランジスタＴ１７およびＴ１３のコレク
タは、正電圧源レールＶＣＣおよび負電圧源レールＶＥ
Ｅにそれぞれ接続され、かつそれらのそれぞれのエミッ
タは、抵抗器Ｒ２５およびＲ２６を介して互いに接続さ
れる。抵抗器Ｒ２５と抵抗器Ｒ２６との間の共通の接続
は、バッファの出力端子Ｏ−を形成する。トランジスタ
Ｔ１７のベースは、トランジスタＴ１１のコレクタに接
続され、一方トランジスタＴ１３のベースは、トランジ
スタＴ１６のコレクタに接続される。
タは、正電圧源レールＶＣＣおよび負電圧源レールＶＥ
Ｅにそれぞれ接続され、かつそれらのそれぞれのエミッ
タは、抵抗器Ｒ２５およびＲ２６を介して互いに接続さ
れる。抵抗器Ｒ２５と抵抗器Ｒ２６との間の共通の接続
は、バッファの出力端子Ｏ−を形成する。トランジスタ
Ｔ１７のベースは、トランジスタＴ１１のコレクタに接
続され、一方トランジスタＴ１３のベースは、トランジ
スタＴ１６のコレクタに接続される。
【００３３】トランジスタＴ１７およびＴ１３は、Ｂ級
出力段として作用し、抵抗器Ｒ２５およびＲ２６は、高
周波で動作するときに存在する誘導性の効果の補償に寄
与する。
出力段として作用し、抵抗器Ｒ２５およびＲ２６は、高
周波で動作するときに存在する誘導性の効果の補償に寄
与する。
【００３４】図５に戻って参照すると、これは、出力電
圧Ｖｏ１およびＶｏ２が現れる出力端子Ｏ−およびＯ＋
を有する差動増幅器を表わす。差動出力電圧は、Ｖｏｄ
＝Ｖｏ１−Ｖｏ２である。出力コモンモード電圧は、Ｖ
ＣＭ＝１／２（Ｖｏ１＋Ｖｏ２）により与えられる。出
力電圧Ｖｏ１およびＶｏ２は、差動段ならびに２つの同
一のシングルエンデッド出力差動増幅器段１１および１
２のために、反対に変わる。したがって、差動入力電圧
Ｖｉｄおよび抵抗比Ａ＝Ｒ２／Ｒ１については、Ｖｏ１
＝ＶＣＭ−Ａ．ＶｉｄおよびＶｏ２＝ＶＣＭ＋Ａ．Ｖｉ
ｄである。出力コモンモード電圧ＶＣＭのレベルは、出
力の飽和を防ぐように確立されかつ調整されなければな
らず、最良の結果は、ＶＣＭが０のときに得られる。そ
のような場合、Ｖｏ１＝−Ｖｏ２＝−Ａ．Ｖｉｄであ
り、出力電圧の変動は、可能な限り大きい。さらに、出
力信号の直線性は、可能な限り最良である。
圧Ｖｏ１およびＶｏ２が現れる出力端子Ｏ−およびＯ＋
を有する差動増幅器を表わす。差動出力電圧は、Ｖｏｄ
＝Ｖｏ１−Ｖｏ２である。出力コモンモード電圧は、Ｖ
ＣＭ＝１／２（Ｖｏ１＋Ｖｏ２）により与えられる。出
力電圧Ｖｏ１およびＶｏ２は、差動段ならびに２つの同
一のシングルエンデッド出力差動増幅器段１１および１
２のために、反対に変わる。したがって、差動入力電圧
Ｖｉｄおよび抵抗比Ａ＝Ｒ２／Ｒ１については、Ｖｏ１
＝ＶＣＭ−Ａ．ＶｉｄおよびＶｏ２＝ＶＣＭ＋Ａ．Ｖｉ
ｄである。出力コモンモード電圧ＶＣＭのレベルは、出
力の飽和を防ぐように確立されかつ調整されなければな
らず、最良の結果は、ＶＣＭが０のときに得られる。そ
のような場合、Ｖｏ１＝−Ｖｏ２＝−Ａ．Ｖｉｄであ
り、出力電圧の変動は、可能な限り大きい。さらに、出
力信号の直線性は、可能な限り最良である。
【００３５】この発明に従って、両方の出力に間接的に
接続され、ダイナミックな観点から感度の高くない、回
路のある点で調整可能な抵抗Ｒ１０を与えるという事実
は、重要な利点を与える。
接続され、ダイナミックな観点から感度の高くない、回
路のある点で調整可能な抵抗Ｒ１０を与えるという事実
は、重要な利点を与える。
【００３６】発明者は、以下に与えられる数値の例の場
合では、抵抗器Ｒ１０に必要な精度がコモンモード出力
電圧の１００ｍＶにつき約１０％であり、こうして、増
幅器の他の特性を劣化せずに出力コモンモード電圧ＶＣ
Ｍを調整する非常に簡単な方法を示すことを見出した。
合では、抵抗器Ｒ１０に必要な精度がコモンモード出力
電圧の１００ｍＶにつき約１０％であり、こうして、増
幅器の他の特性を劣化せずに出力コモンモード電圧ＶＣ
Ｍを調整する非常に簡単な方法を示すことを見出した。
【００３７】図５に図示される回路については、発明者
は、以下の条件のもとでシミュレーションを実施した。
は、以下の条件のもとでシミュレーションを実施した。
【００３８】
【表１】
【００３９】もちろん、この発明には、当業者に明らか
である多数の変更例および変形例が可能である。特に、
バイポーラ構成要素で実現されるように、図示される例
を示した。この発明の実現の他の同様の例は、ＭＯＳト
ランジスタを用いることによって、またはＭＯＳおよび
バイポーラトランジスタを組合せることによって実現さ
れ得る。この発明に本質的な局面は、その経路が、共通
の調整可能な抵抗を含む共通経路を有するカレントミラ
ーの入力および出力と関連する、差動共通ベース入力対
を含むシングルエンデッド出力差動増幅器の実現にあ
る。
である多数の変更例および変形例が可能である。特に、
バイポーラ構成要素で実現されるように、図示される例
を示した。この発明の実現の他の同様の例は、ＭＯＳト
ランジスタを用いることによって、またはＭＯＳおよび
バイポーラトランジスタを組合せることによって実現さ
れ得る。この発明に本質的な局面は、その経路が、共通
の調整可能な抵抗を含む共通経路を有するカレントミラ
ーの入力および出力と関連する、差動共通ベース入力対
を含むシングルエンデッド出力差動増幅器の実現にあ
る。
【図１】先行技術および提起される問題を示す図であ
る。
る。
【図２】先行技術および提起される問題を示す図であ
る。
る。
【図３】先行技術および提起される問題を示す図であ
る。
る。
【図４】この発明に従う完全差動増幅器の概略ブロック
図である。
図である。
【図５】この発明に従う増幅器のためにバイポーラ構成
要素を用いる実施例の詳細な回路図である。
要素を用いる実施例の詳細な回路図である。
【図６】この発明に従う増幅器の出力バッファの実施例
の図である。
の図である。
１０ 入力差動対 １１ 第１のシングルエンデッド出力差動増幅器 １２ 第２のシングルエンデッド出力差動増幅器 １３ バッファ段 １４ バッファ段 Ｒ１０ 調整可能な抵抗器
Claims (7)
- 【請求項１】 差動入力および出力を有する増幅器であ
って、 入力差動対（１０）と、 各々が差動対の出力を受ける第１のシングルエンデッド
出力差動増幅器（１１）および第２のシングルエンデッ
ド出力差動増幅器（１２）と、 各シングルエンデッド出力差動増幅器に接続され、その
出力が前記増幅器の出力を構成するバッファ段（１３、
１４）と、 シングルエンデッド差動増幅器によりバッファ段に与え
られる静止電流を調整し、コモンモード電圧を所要の値
に調整することをもたらす独特な手段（Ｒ１０）とを含
む、差動入力および出力を有する増幅器。 - 【請求項２】 各シングルエンデッド出力差動増幅器
は、１対の共通ベーストランジスタ（Ｔ３、Ｔ４）の第
１および第２の経路を含み、前記経路は、カレントミラ
ー（Ｔ５、Ｔ６）により結合され、前記第１の経路の出
力は、バッファへの入力を構成し、 前記カレントミラーの、前記第２の経路と関連する部分
は、前記シングルエンデッド出力差動増幅器のカレント
ミラーの第２の経路の各々に共通である調整可能な抵抗
器（Ｒ１０）を含むことを特徴とする、請求項１に記載
の差動入力および出力を有する増幅器。 - 【請求項３】 前記入力差動対は、そのそれぞれのコレ
クタがそれぞれの負荷抵抗器（Ｒ１１、Ｒ１２）を介し
て高電圧源（ＶＣＣ）に接続され、そのベース端子が差
動入力（ｅ−、ｅ＋）を受け、かつそのエミッタが各
々、電流源（Ｉ１）を介して低電圧源（ＶＥＥ）に接続
される第１および第２のＮＰＮトランジスタ（Ｔ１、Ｔ
２）を含み、 各シングルエンデッド出力差動電圧増幅器は、そのそれ
ぞれのエミッタが前記第１および第２のトランジスタ
（Ｔ１、Ｔ２）のそれぞれのコレクタに接続され、その
ベース端子が基準電圧（Ｖｒｅｆ）に各々接続され、か
つそのコレクタがカレントミラーの入力および出力にそ
れぞれ接続される第３および第４のＰＮＰトランジスタ
（Ｔ３、Ｔ４）により構成される１対の共通ベーストラ
ンジスタを含み、前記差動対の第１の経路のトランジス
タのコレクタは、前記バッファに接続される出力を構成
し、 各カレントミラーは、そのそれぞれのコレクタが前記第
３および第４のトランジスタ（Ｔ３、Ｔ４）のそれぞれ
のコレクタに接続され、そのそれぞれのエミッタがそれ
ぞれ第１および第２の抵抗器（Ｒ１３、Ｒ１０）を介し
て前記低電圧源に接続され、かつそのベース端子が互い
にかつ前記第２の経路のトランジスタのコレクタに接続
される第５および第６のＮＰＮトランジスタ（Ｔ５、Ｔ
６）を含み、前記カレントミラーの第２の経路の抵抗器
は、前記第１および第２のシングルエンデッド出力差動
増幅器に共通でありかつ前記調整可能な抵抗器を構成す
ることを特徴とする、請求項２に記載の差動入力および
出力を有する増幅器。 - 【請求項４】 前記調整可能な抵抗器は、前記増幅器を
含む集積回路の１部として形成される調整可能な抵抗器
であることを特徴とする、請求項２または請求項３に記
載の差動入力および出力を有する増幅器。 - 【請求項５】 前記増幅器の利得を決定する抵抗器（Ｒ
１、Ｒ２）を含み、前記抵抗器は、前記増幅器を含む集
積回路の１部として形成されることを特徴とする、請求
項１から請求項４のいずれかに記載の差動入力および出
力を有する増幅器。 - 【請求項６】 前記調整可能な抵抗器は、溶断方法によ
り調整可能である抵抗器であることを特徴とする、請求
項４に記載の差動入力および出力を有する増幅器。 - 【請求項７】 前記調整可能な抵抗器は、レーザトリミ
ング方法により調整可能である抵抗器であることを特徴
とする、請求項４に記載の差動入力および出力を有する
増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9405501 | 1994-04-29 | ||
| FR9405501A FR2719425B1 (fr) | 1994-04-29 | 1994-04-29 | Amplificateur différentiel à réglage de mode commun. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846454A true JPH0846454A (ja) | 1996-02-16 |
| JP2724978B2 JP2724978B2 (ja) | 1998-03-09 |
Family
ID=9462894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7105678A Expired - Fee Related JP2724978B2 (ja) | 1994-04-29 | 1995-04-28 | 差動入力および出力を有する増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5557238A (ja) |
| EP (1) | EP0680140B1 (ja) |
| JP (1) | JP2724978B2 (ja) |
| DE (1) | DE69507659T2 (ja) |
| FR (1) | FR2719425B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100681239B1 (ko) * | 2005-06-27 | 2007-02-09 | 삼성전자주식회사 | 연산 증폭기 |
| KR101481780B1 (ko) * | 2013-08-23 | 2015-01-13 | 충북대학교 산학협력단 | 차동입력 전압 증폭기 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69615638T2 (de) * | 1995-11-29 | 2002-08-01 | Koninklijke Philips Electronics N.V., Eindhoven | Spannungsverstärker mit grossen dynamischen Bereich und A/D-Konverter damit |
| US5821809A (en) * | 1996-05-23 | 1998-10-13 | International Business Machines Corporation | CMOS high-speed differential to single-ended converter circuit |
| US5939944A (en) * | 1997-12-16 | 1999-08-17 | Burr-Brown Corporation | NPN push-pull output stage with folded cascode JFETs |
| DE19820248B4 (de) * | 1998-05-06 | 2006-02-23 | Telefonaktiebolaget Lm Ericsson (Publ) | Ausgangspufferschaltkreis mit umschaltbarem Ausgangs-Gleichtaktpegel |
| US6160446A (en) * | 1998-06-05 | 2000-12-12 | Lucent Technologies Inc. | Balanced differential amplifier without common-mode feedback circuit |
| EP1153477A4 (en) * | 1998-08-31 | 2004-11-24 | Maxim Integrated Products | LINEAR AND MULTI-SINH TRANSCONDUCTANCE CIRCUITS |
| US6133787A (en) * | 1999-05-04 | 2000-10-17 | Physio-Control Manufacturing Corporation | Method and apparatus for controlling the common mode impedance misbalance of an isolated single-ended circuit |
| JP3507738B2 (ja) * | 1999-11-30 | 2004-03-15 | 松下電器産業株式会社 | レーザ駆動装置 |
| US6344767B1 (en) * | 2000-01-28 | 2002-02-05 | The Hong Kong University Of Science And Technology | Switched-opamp technique for low-voltage switched capacitor circuits |
| DE10132803A1 (de) * | 2001-07-06 | 2002-12-12 | Infineon Technologies Ag | Schnittstellenschaltung zum Anschluss an einen Ausgang eines Frequenzumsetzers |
| US6891435B2 (en) * | 2002-12-13 | 2005-05-10 | Microtune (Texas), L.P. | System and method for reducing second order distortion in electronic circuits |
| JP4131679B2 (ja) * | 2003-05-20 | 2008-08-13 | 松下電器産業株式会社 | レベルシフト回路 |
| CN101291230B (zh) * | 2007-04-17 | 2011-11-30 | 瑞昱半导体股份有限公司 | 具有省电功能的传收装置及其方法 |
| RU2446553C1 (ru) * | 2010-08-30 | 2012-03-27 | Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") | Буферный усилитель |
| RU2444115C1 (ru) * | 2011-03-15 | 2012-02-27 | Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") | Комплементарный буферный усилитель |
| US9372351B1 (en) * | 2012-05-31 | 2016-06-21 | Maxim Integrated Products, Inc. | Circuits for active eyewear |
| US10439571B1 (en) * | 2018-03-29 | 2019-10-08 | Texas Instruments Incorporated | Circuit with wide range input common mode voltage operation |
| JP2021534689A (ja) | 2018-08-31 | 2021-12-09 | テキサス インスツルメンツ インコーポレイテッド | 電圧バッファリングのための方法及び装置 |
| US11063567B2 (en) * | 2019-09-25 | 2021-07-13 | Texas Instruments Incorporated | Input circuit with wide range input voltage compatibility |
| US11533027B2 (en) * | 2019-10-18 | 2022-12-20 | Analog Devices, Inc. | Low power receiver circuit for isolated data communications |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54129858A (en) * | 1978-02-10 | 1979-10-08 | Rca Corp | Long tail pair connecting circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3502999A (en) * | 1968-07-09 | 1970-03-24 | Kollmorgen Corp | Differential power amplifier |
| JPS62144412A (ja) * | 1985-12-19 | 1987-06-27 | Nec Corp | Ｃｍｏｓ形差動増巾器 |
| JPS62286372A (ja) * | 1986-06-04 | 1987-12-12 | Fuji Electric Co Ltd | 密着型イメ−ジセンサ |
| IT1201839B (it) * | 1986-08-08 | 1989-02-02 | Sgs Microelettronica Spa | Amplificatore operazionale di potenza cmos ad uscita interamente differenziale |
| FR2667744B1 (fr) * | 1990-10-05 | 1996-08-02 | Texas Instruments France | Amplificateur operationnel a entrees et sorties differentielles. |
| CA2050878C (en) * | 1991-09-06 | 1999-10-19 | Gerald Molnar | Power amplifier with quiescent current control |
-
1994
- 1994-04-29 FR FR9405501A patent/FR2719425B1/fr not_active Expired - Fee Related
-
1995
- 1995-04-21 US US08/427,090 patent/US5557238A/en not_active Expired - Lifetime
- 1995-04-26 DE DE69507659T patent/DE69507659T2/de not_active Expired - Fee Related
- 1995-04-26 EP EP95410038A patent/EP0680140B1/fr not_active Expired - Lifetime
- 1995-04-28 JP JP7105678A patent/JP2724978B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54129858A (en) * | 1978-02-10 | 1979-10-08 | Rca Corp | Long tail pair connecting circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100681239B1 (ko) * | 2005-06-27 | 2007-02-09 | 삼성전자주식회사 | 연산 증폭기 |
| KR101481780B1 (ko) * | 2013-08-23 | 2015-01-13 | 충북대학교 산학협력단 | 차동입력 전압 증폭기 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69507659D1 (de) | 1999-03-18 |
| DE69507659T2 (de) | 1999-09-30 |
| FR2719425B1 (fr) | 1996-08-09 |
| EP0680140B1 (fr) | 1999-02-03 |
| US5557238A (en) | 1996-09-17 |
| EP0680140A1 (fr) | 1995-11-02 |
| FR2719425A1 (fr) | 1995-11-03 |
| JP2724978B2 (ja) | 1998-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2724978B2 (ja) | 差動入力および出力を有する増幅器 | |
| JPH0121642B2 (ja) | ||
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| US4468628A (en) | Differential amplifier with high common-mode rejection | |
| US4774478A (en) | Feedback amplifier compensation circuitry | |
| JP6515666B2 (ja) | 増幅回路 | |
| EP0586251B1 (en) | Power amplifier having high output voltage swing and high output drive current | |
| EP0475507B1 (en) | Amplifier arrangement | |
| US7109802B2 (en) | Bipolar differential to single ended transfer circuit with gain boost | |
| JPH04227106A (ja) | 高周波数クロス接合折返しカスコード回路 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| EP0410536B1 (en) | Combined current differencing and operational amplifier circuit | |
| US6441645B2 (en) | Low voltage bipolar drive circuits | |
| US7612609B1 (en) | Self-stabilizing differential load circuit with well controlled complex impedance | |
| US5859566A (en) | Electronic circuit comprising complementary transconductors for filters and oscillators | |
| JP2002524958A (ja) | 電子回路 | |
| US6157255A (en) | High performance operational amplifier | |
| JP7388892B2 (ja) | 演算増幅器 | |
| JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
| JP2607970B2 (ja) | オフセットキャンセル回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP3204387B2 (ja) | 発振回路 | |
| JP3352104B2 (ja) | カレントミラー回路 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPH05243864A (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971028 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |