JPS6232522A - Ｎｐｎバンドギヤツプ電圧発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 発明の分野 本発明は一般的には電圧発生器に関するものであり、更
に詳しく云うと基準電圧（Ｖ　ＳＳ）および電流源電源
＜ＶＣＳ＞を与える集積回路バンドギャップ電圧基準回
路に関する。

発明の概要 ライドラ−型温度係数補償回路を含む全ＮＰＮバンドギ
ャップ電圧基準回路が提供されている。

差動的に接続された１対のＮＰＮトランジスタは電源電
圧ｖＥＥが変化してもライドラ−回路内の定電流を維持
するが、温度が上昇するにつれてウィドウラ−回路内の
電流は増大させて一定の出力電圧を維持する。

背景技術 多くの種類のバンドギャップを電圧基準回路が技術上知
られている。一般的に、反対の温度係数を有する２つの
電圧、即ち１つは正の温度係数を有する電圧、他の１つ
は負の温度係数を有する電圧の２つの電圧を合計してほ
ぼ零の温度係数を有する出力電圧を発生させる。

一般的に正の温度係数はよく知られているように異なる
電流密度で動作する２つのトランジスタを用いることに
よって生じる。抵抗をより低い電流密度で動作するトラ
ジンジスタのエミッタと直列に接続し、次にこのトラン
ジスタのベースと抵抗の他端とをより高い電流密度で動
作するトランジスタのベースおよびエミッタを横切って
接続すると、正の温度係数を有するデルタｖ１電圧が抵
抗両端に生じる。この正の温度係数の電圧は、非常に低
いか又は零の温度係数を有する複合電圧を発生させる方
法で負の温度係数を存する第３のトランジスタのＶＩＩ
Ｅと直列で結合される。これらの先行技術電圧基準回路
は、その複合電圧がシリコン半導体材料のバンドギャッ
プ電圧、即ち１．２ボルトにほぼ等しいので一般にバン
ドギャップ電圧基準と云われる。一般にバンドギャップ
セルの２つのトランジスタはＮＰＮデバイスであり、そ
の第１トランジスタは第２トランジスタの工亙ツタ領域
に対する比率で示されるエミッタ領域を有し、それによ
り電流密度の差が２つのトラジンジスタのコレクタ電流
を同じに維持することによって設けられる。

下記の“発明の詳細な説明”のところで更に説明されて
いる米国特許第３，６１７，８５９号に記述されている
以前から知られている１つの特定の回路は、上述したよ
うにスケールされ正の温度係数を有する２つのＮＰＮ　
トランジスタを有するライドラ−（Ｗｉｄｌａｒ＞回路
を含む。これらの２つのＮＰＮ　トランジスタは負の温
度係数を存する第３のＮＰＮトランジスタのベースを駆
動させる。ＰＮＰトランジスタは第３ＮＰＮ　トランジ
スタを通って流れる電流を分路し、従って制御し、電源
電圧ＶＥＥの変動を補償する。しかし、ＰＮＰ　トラン
ジスタの使用は下記のような困難を呈示する。高速ＥＣ
Ｌバイポーラ技術に一般利用できる３種類のＰＮＰデバ
イスがある。それらはベース領域の一部としてＮ十埋込
層を用ない縦形／基板ＰＮＰデバイス、ベース領域の一
部としてＮ十埋込層を用いる同様なＰＮＰデバイス、そ
して最後に横形ＰＮＰデバイスである。伝統的に第１の
種類のＰＮＰデバイス２はその高ベータ特性の故に分路
トランジスタとして効果的に用いられている。しかし、
高度プロセスの垂直寸法（即ちエピタキシャル厚さ）は
速度および記憶密度上の必要から長年の間に小さくなっ
てきている。このことはこの種類のＰＮＰに非常に高い
ベータを持たせる傾向があり、次にはこの非常に高いベ
ータの結果として低■ＣＥ。

（ベースが開いているコレクターエミッタ電圧）降伏お
よび短絡によるコレクターエミッタパンチに対する感受
性が生じる。これはエピタキシャル成長期間中の可変エ
ピタキシャル厚さおよび可変オートドーピングによる。

従ってこの種類の縦形／基＋ｆｆｌ　Ｐ　Ｎ　Ｐデバイ
スは高度の高速プロセスでは信頼できないものとなって
いる。この種類のデバイスにＮ十埋込層を加えることに
よってベータは１より小さい代表的な値に減少する。従
ってこの第２の種類のＰＮＰデバイスは分路デバイスと
しては受は入れ難い。ドーナツ型の配置構成で配置され
た横形ＰＮＰデバイスは５〜２０の範囲のベータを生じ
させることができる。しかし、このベータはエピタキシ
ャルドーピング制御およびベース幅制御Ｂがよく行われ
ないのでプロセス中きわめて変りやすい。またこれらの
デバイスは低ベースドーピングにより電流密度能力（即
ち低電流ベータロールオフ）が劣っている。従って、こ
れらのデバイスは分路デバイスの電流容量要件を満たす
ためには非常に大きなものとする必要がありチップ上の
広い面積を必要とする。

従って、ＮＰＮＩ−ランジスタの質が悪いために、今日
の高速低電圧半導体プロセスを用いて実際的な低電圧バ
ンドギャップ基準回路を製造することは不可能である。

従って、優れた温度性能、電源しゃ断（ｒｅｊｅｃ−ｔ
ｉｏｎ）および負荷レギュレーションを有するバンドギ
ャップ基準電圧を与え、しかも負の温度係数を有するＮ
ＰＮ　トランジスタ内の電流を制御するＰＮＰトランジ
スタを必要としない低電圧基準回路に対する必要性が存
在する。

発明の要約 従って、本発明の目的は改良された電圧基準回路を提供
することである。

本発明をのもう１つの目的は並列ＰＮＰ　トランジスタ
を必要としない電圧基準回路を提供することである。

１つの形において本発明の上記の、およびその他の目的
を達成するために、第１および第２トランジスタを異な
る電流密度で動作させて正の温度係数を有する第１電圧
を発生させる改良された電圧基準回路が提供されている
。第３トランジスタは第２トランジスタに結合されてい
て負の温度係数を有する第２電圧を発生させ、第１およ
び第２電圧が結合されて出力において温度補償電圧を生
じさせる。回路が第１．第２および第３トランジスタに
結合されていてそれへの電流を与える。１対の差動接ｍ
ＮＰＮトランジスタが第３トランジスタおよび回路に結
合されていて回路にバイアスを与える。

本発明の上記の、およびその他の目的、特徴および利点
は添付の図面とともに下記の詳細な説明が更によく理解
されるであろう。

発明の詳細な説明 第１図を参照すると、従来の周知の回路はＮＰＮトラン
ジスタ１２．１３および１９および抵抗１４．１５およ
び１６からなるライドラ−セル１１を含む、トラジスタ
１２はエミッタを電源電圧Ｖｔｔ端子に接続させており
、コレクタをそれ自身のベースおよびトランジスタ１３
のベースに接続させ、抵抗１４により電流源電圧ｖｃｓ
出力端子１８に結合させている。トランジスタ１３はエ
ミッタを抵抗１５により端子１７に結合させ、コレクタ
を抵抗１６により端子１８に結合させている。

ＮＰＮトランジスタ１９はコレクタをトランジスタ１３
のコレクタに接続させ、エミッタを端子１７に接続させ
、コレクタをＰＮＰ　）ラジスタ２１のベースに接続さ
せ、また抵抗２３によりノード２２に結合させている。

ＰＮＰＩ−ランジスタ２１はコレクタを端子１７に接続
させ、エミッタをノード２２に接続させている。ＮＰＮ
　トランジスタ２４はエミッタを端子１８に接続させ、
ベースをノード２２に接続させ、コレクタを電源電圧Ｖ
ＣＣ端子２５に接続させている。

抵抗２５は端子２５とノード２２の間に結合されている
。

電源電圧■。およびｖｏの代表的な電圧はそれぞれ０．
０ボルトおよび５．０ボルトであるが、その他の電圧で
も十分こと足りる。

動作すると、トランジスタ２４から抵抗１４および１６
を介してトランジスタ１２および１３のコレクタへ供給
される電流は互いに等しくセットされるので、トランジ
スタ１２および１３は第１に抵抗１４および１６はほぼ
等しくその各々は抵抗１５よりも大きい比率で示される
、即ち抵抗１４および１６は抵抗１５のＭ倍でる（例え
ば約８倍）ので、そして第２にはトランジスタ１３はト
ランジスタ１２のエミッタ領域に比べて比率で示される
エミッタ領域を有する、即ちトランジスタ１３のエミッ
タ領域はトランジスタ１２のエミッタ領域のＮ倍（例え
ば約８倍）であるので異なる電流密度で動作する。トラ
ンジスタ１３はトランジスタ１２より電流密度を有する
ので電圧デルタｖ、！が抵抗１５両端に生じ、従ってデ
ルタ■。

のＭ倍の電圧が抵抗１６両端に生じ、この電圧は正の温
度係数を有する。トランジスタ１９のベースとエミッタ
との間の電圧は負の温度係数を有する。

次に複合電圧が端子１８に生じ、この電圧はほぼ零の温
度係数を有する。この調整された電圧はシリコン半導体
材料のバンドギャップ電圧にほぼ等しい。

トランジスタ１９を通る電流は分路ＰＮＰＩ−ランジス
タ２１および抵抗２３によって制御される。電源電圧ｖ
０が変化するにつれて、ＰＮＰ　トランジスタ２１はト
ランジスタ１９からの過剰の電流を分路する。このこと
は電源電圧ＶＥＥの変動とは殆ど無関係にトランジスタ
１９を流れる電流を維持し、従って負の温度係数成分の
いかなる変化をも防止する。

しかし、上述したように一部の応用例、即ちメモリの場
合には縦形ＰＮＰ　！−ランジスタ２１を有する集積回
路の製作において困難が生じる。ＰＮＰデバイスに関す
る第２の配慮事項は温度に対する電圧トラッキングであ
る。トランジスタ１２および１３の電流は温度が上昇す
るにつれて増大する。温度が上昇するにつれて回路抵抗
の値は太き（なり、回路トランジスタの対応づけられた
ＶＩＥは低下する。従って、トランジスタ１９の電流は
温度の上昇とともに減少し従ってトランジスタ１９のｖ
ｌＥは温度が変ってもトランジスタ１２のｖｌに追随し
ない。

この結果トランジスタ１２および１３の間には電流密度
の僅かな不調合が生じる。この不等性は調整された出力
電圧■■に対応づけられた温度係数をトランジスタ１９
を流れる電流が温度とともに増大する場合に比べてより
正でないようにする。

第２図を参照すると、本発明の好ましい実施例は、エミ
ッタを電源電圧■。端子に結合させ、ベースをそれぞれ
自身のコレクタ、トランジスタ３３のエミッタおよびト
ランジスタ３４および３５のベースに接続させているト
ランジスタ３１を含む。トランジスタ３３はそのベース
およびコレクタを抵抗３７によりノード３６に結合させ
ているダイオードとして構成されている。トランジスタ
３４はエミッタを抵抗３８により端子３２に結合させ、
コレクタをトランジス３９のエミッタおよびトランジス
タ４１のベースに接続させている。トランジスタ３９は
そのベースおよびコレクタを抵抗４２によりノード３６
に結合させ、トランジスタ５７のベースに接続させてい
るダオードとして構成されている。トランジスタ４１は
エミッタを端子３２に接続させ、コレクタを抵抗４３の
エミッタに抵抗４４によって結合させトランジスタ５８
のベースに接続させている。

トランジスタ４７から抵抗３７および４２を通ってトラ
ンジスタ３１および３４のコレクタへ供給される電ジ流
は互いに等しくセットされているので、トラジスタ３１
および３４は、第１に抵抗３７および４２がほぼ等しく
、その各々は抵抗３８より大きい比率で示されている、
即ち抵抗３７および４２は抵抗４２のＭ倍（例えば約８
倍）であるという理由により、そして第２トランジスタ
３４はトランジスタ３１のエミッタ面積に対する比率で
しめされているエミッタ面積を有する、即ちトランジス
タ３４のエミッタ面積はトランジスタ３１のエミッタ面
積のＮ倍（例えば約８倍）であるという理由により異な
る電流密度で動作する。トランジスタ３４はトランジス
タ３１より低い電流密度を有するので、電圧デルタ■１
が抵抗３８両端に生じ、従ってデルタ■。のＭ倍の電圧
が抵抗４２両端に生じ、この電圧は正の温度係数を有す
る。トランジスタ４１のベースとエミッタとの間の電圧
は負の温度係数を有する。次に、はぼ零の温度係数を有
する複合電圧が端子５３において生じる。トランジスタ
３３および３９はダイオードとして機能し、トランジス
タ５７および５８のベースにおける電圧レベルを電流ミ
ラートランジスタ３５の挿入を十分可能にするレベルに
セットする。

トランジスタ４３はコレクタを電源電圧ＶＣＣ端子４５
に接続させ、ベースを抵抗４６によって端子４５に結合
させ、更にトランジスタ４７のベースとトランジスタ５
７のコレクタに接続させている。トランジスタ４７はエ
ミッタはエミッタをノード３６に接続させ、コレクタを
抵抗４８によって端子４５に結合させ、更にトランジス
タ４９のベースに接続させている。

トランジスタ４９はコレクタを端子４５に接続させ、エ
ミッタをバイアス電圧Ｖ、出力端子５１に接続させてい
る。トランジスタ５２はベースをノード３６に接続させ
、コレクタを端子４５に接続させ、エミッタを電流源電
圧■Ｃｓ出力端子５３に接続させている。

トランジスタ５４は、ベースおよびコレクタを抵抗５５
により端子５３に結合させエミッタを端子３２に結合さ
せているダイオードとして構成されている。

電流ミラートランジスタ３５はエミッタを端子３２に接
続させ、コレクタをトランジスタ５７および５８のエミ
ッタにさせており、差動トランジスタ５７および５８へ
の電流を調整する。トランジスタ５８はコレクタを端子
４５に接続させている。抵抗５６はトランジスタ３５の
コレクタと端子３２の間に結合され、トランジスタ３５
の全体的温度係数を調節する。

端子３２の電源電圧■。が上昇すると、抵抗４６を流れ
る電流が増加してトランジスタ４７の、従ってトランジ
スタ５７の導電性を高める。トランジスタ５７のベース
の電圧は上昇し、トランジスタ５８のベースの電圧はよ
り遅い速度で上昇してトランジスタ５７の導電性を高め
、それにより抵抗４６によって供給される増大した電流
を吸収（ｓｉｎｋ）する。トランジスタ３５を流れる電
流はトランジスタ３５の電流ミラー効果により一定に保
たれている。従ってトランジスタ５８を流れる電流は減
少する。

温度が上昇してもトランジスタ５７のベースとトランジ
スタ５８のベースとの間の電圧差は差動増幅器によって
ほぼ不変であるので、トランジスタ４１を流れる電流は
両トランジスタ３１および３４を流れる電流に追随して
温度補償出力電圧■。、保証する。

トランジスタ４９は端子５１に出力電圧を与え、この電
圧は温度が変化しても電源電圧■。が変化しても一定で
ある。抵抗４８の正の温度係数はトランジスタ４９の負
よ温度係数を相殺する、上述したようにトランジスタ４
７を流れる電流は一定に保たれているので、電源電圧Ｖ
ＥＥの変化は電圧■。に影舌を与えない。

上記の説明から、電源電圧ＶＥＥおよび温度が変化して
も一定の出力電圧を維持する改良された全ＮＰＮ電圧基
準回路が提供されていることを認識すべきである。

【図面の簡単な説明】

第１図は従来の周知の電圧調整器回路の概略図である。 第２図は本発明の好ましい実施例の概略図である。

Claims (1)

1. 【特許請求の範囲】 １、正の温度係数を有する第１電圧を発生させる第１手
   段と、 負の温度係数を有する第２電圧を発生させる為に前記第
   １手段に結合されており、前記第１および第２電圧を組
   合せて出力として温度補償電圧を設定する第２手段と、 前記第１および第２手段に結合されていて 前記第１および第２手段の両方に電流を供給する第３手
   段と、 前記第１および第２手段に結合され、前記第１および第
   ２電圧に応答し、前記第３手段に結合され前記第３手段
   をバイアスさせる第４手段と、を含む電圧基準回路。 ２、前記第４手段は、 第１電源電圧端子と、 第２電源電圧端子と、 前記第２電源電圧端子に結合した電流ミラーと、 エミッタを前記電流ミラーに結合させ、ベースを前記第
   １手段に結合させ、コレクタを前記第１電源電圧端子と
   前記第３手段との両方に結合させている第１ＮＰＮトラ
   ンジスタと、 エミッタを前記電流源に結合させ、ベースを前記第２手
   段に結合させ、コレクタを前記第１電源電圧端子に結合
   させている第２ＮＰＮトランジスタと、を含む 特許請求の範囲第１項記載の電圧基準回路。 ３、前記第１手段は、 前記出力を与える第１出力端子と、 エミッタを前記第１出力端子に結合させ、 コレクタを前記第１電源電圧端子に結合させ、ベースを
   有する第３ＮＰＮトランジスタと、 前記第１出力端子と前記第２電源電圧手段との間に結合
   されていて抵抗を与える第５手段と、 第２抵抗と、 第１ダイオードと、 第２ダイオードと、 抵抗を与える第６手段と、 第３抵抗と、 エミッタを前記第２抵抗により前記第２電源電圧端子に
   結合させ、ベースを前記第１ダイオードにより前記第２
   電源電圧端子に結合させ前記第６手段により前記第３Ｎ
   ＰＮトランジスタの前記ベースに結合させ、コレクタを
   前記第２ダイオードによりノードに結合させ、前記ノー
   ドは前記第３ＮＰＮトランジスタのベースに前記第３抵
   抗により結合されまた前記第１トランジスタの前記ベー
   スにも結合されている第４ＮＰＮトランジスタと、を含
   む前記特許請求の範囲第１項記載の電圧基準回路。