JPH07104877A - 禁止帯幅基準電圧源 - Google Patents
禁止帯幅基準電圧源Info
- Publication number
- JPH07104877A JPH07104877A JP6076021A JP7602194A JPH07104877A JP H07104877 A JPH07104877 A JP H07104877A JP 6076021 A JP6076021 A JP 6076021A JP 7602194 A JP7602194 A JP 7602194A JP H07104877 A JPH07104877 A JP H07104877A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- transistor
- current
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 ３Ｖより大きい広い供給電圧範囲に渡って、
正確に温度補償する安定な基準電圧を発生する禁止帯幅
基準電圧源を提供する。 【構成】 アーリー効果を補償するためこの禁止帯幅基
準電圧源は電流ミラー回路（Ｔ4 、Ｑ3 とＴ1 、Ｑ2 お
よびＴ2 、Ｑ1 ）を備え、温度補償出力電圧を実現する
のに必要な電流を発生する。電流ミラー回路を用いるこ
とにより、供給電圧（ＵCC）の変化に左右されない基準
電圧源を作ることができ、特に３Ｖ程度の供給電圧で用
いることができる。
正確に温度補償する安定な基準電圧を発生する禁止帯幅
基準電圧源を提供する。 【構成】 アーリー効果を補償するためこの禁止帯幅基
準電圧源は電流ミラー回路（Ｔ4 、Ｑ3 とＴ1 、Ｑ2 お
よびＴ2 、Ｑ1 ）を備え、温度補償出力電圧を実現する
のに必要な電流を発生する。電流ミラー回路を用いるこ
とにより、供給電圧（ＵCC）の変化に左右されない基準
電圧源を作ることができ、特に３Ｖ程度の供給電圧で用
いることができる。
Description
【０００１】
【産業上の利用分野】この発明は禁止帯幅基準電圧源に
関する。禁止帯幅基準電圧源は異なる電流密度で動作す
る二つのバイポーラトランジスタと一つのトランジスタ
のコレクタ電圧の関数としてその出力に基準電圧を発生
する電圧フォロア段階とを備え、一方のトランジスタの
エミッタは供給電圧端子に接続する抵抗体に抵抗体を経
由して接続し、他方のトランジスタのエミッタは直接こ
れに接続し、前記基準電圧はベース電圧として二つのト
ランジスタにも与えられる。
関する。禁止帯幅基準電圧源は異なる電流密度で動作す
る二つのバイポーラトランジスタと一つのトランジスタ
のコレクタ電圧の関数としてその出力に基準電圧を発生
する電圧フォロア段階とを備え、一方のトランジスタの
エミッタは供給電圧端子に接続する抵抗体に抵抗体を経
由して接続し、他方のトランジスタのエミッタは直接こ
れに接続し、前記基準電圧はベース電圧として二つのト
ランジスタにも与えられる。
【０００２】
【従来の技術】禁止帯幅基準電圧源は、Ｕ．ティーツェ
(Tietze)とＣｈ．シェンク(Schenk)による半導体回路解
説書「半導体回路技術」、シュプリンガ社、第９版、５
５８ページ以下に開示されている。この既知の禁止帯幅
基準電圧源では、一方のバイポーラトランジスタのベー
ス・エミッタ電圧が基準電圧として用いられている。こ
の電圧の温度係数は−２ｍＶ／Ｋであって、この電圧
０．６Ｖに対して非常に高い。この温度係数を補償する
ため、第２のトランジスタを設けてこれが発生する＋２
ｍＶ／Ｋの温度係数を加える。二つのトランジスタを異
なる電流密度で動作させることにより、温度に左右され
ない、精度の高い１．２０５Ｖの基準電圧を実現するこ
とができる。
(Tietze)とＣｈ．シェンク(Schenk)による半導体回路解
説書「半導体回路技術」、シュプリンガ社、第９版、５
５８ページ以下に開示されている。この既知の禁止帯幅
基準電圧源では、一方のバイポーラトランジスタのベー
ス・エミッタ電圧が基準電圧として用いられている。こ
の電圧の温度係数は−２ｍＶ／Ｋであって、この電圧
０．６Ｖに対して非常に高い。この温度係数を補償する
ため、第２のトランジスタを設けてこれが発生する＋２
ｍＶ／Ｋの温度係数を加える。二つのトランジスタを異
なる電流密度で動作させることにより、温度に左右され
ない、精度の高い１．２０５Ｖの基準電圧を実現するこ
とができる。
【０００３】しかしこの既知の禁止帯幅基準電圧源の欠
点は、温度からの独立性が保たれるのはある供給電圧に
おいてだけということである。これは、コレクタ電流が
トランジスタのコレクタ・エミッタ電圧の関数であると
いう、いわゆるアーリー(Early) 効果による。従って、
既知の禁止帯幅基準電圧源の供給電圧が変化すると個々
の分岐回路の電流値が変化し、温度補償を行うのに必要
な電流比が保たれない。従って、発生する基準電圧は温
度と無関係ではなくなる。
点は、温度からの独立性が保たれるのはある供給電圧に
おいてだけということである。これは、コレクタ電流が
トランジスタのコレクタ・エミッタ電圧の関数であると
いう、いわゆるアーリー(Early) 効果による。従って、
既知の禁止帯幅基準電圧源の供給電圧が変化すると個々
の分岐回路の電流値が変化し、温度補償を行うのに必要
な電流比が保たれない。従って、発生する基準電圧は温
度と無関係ではなくなる。
【０００４】この問題を解決する一つの方法は、電流ミ
ラーによって必要な電流を発生することである。この方
法は既に提案されており、アーリー効果の影響はほぼ完
全に除かれる。このような補償電流ミラー回路は、例え
ばＨ．Ｍ．ライン(Rein)、Ｒ．ランフト(Ranfft)による
バイポーラトランジスタ用の集積バイポーラ回路の解説
書「集積バイポーラ回路」、シュプリンガ社１９８０年
発行、２５０ページ以下に開示されている。電界効果ト
ランジスタを備える電流ミラーについて、アーリー効果
（電界効果トランジスタに関する文献ではラムダ(lambd
a)効果ともいう）を補償する回路は、フィリップ Ｅ．
アレン(Allen) とダグラス Ｒ．ホルベルグ(Holberg)
による「ＣＭＯＳアナログ回路設計」、ホルト・ライン
ハルト・ウインストン(Holt, Rinehart and Winston)
社、２３７ページ以下に記述されている。
ラーによって必要な電流を発生することである。この方
法は既に提案されており、アーリー効果の影響はほぼ完
全に除かれる。このような補償電流ミラー回路は、例え
ばＨ．Ｍ．ライン(Rein)、Ｒ．ランフト(Ranfft)による
バイポーラトランジスタ用の集積バイポーラ回路の解説
書「集積バイポーラ回路」、シュプリンガ社１９８０年
発行、２５０ページ以下に開示されている。電界効果ト
ランジスタを備える電流ミラーについて、アーリー効果
（電界効果トランジスタに関する文献ではラムダ(lambd
a)効果ともいう）を補償する回路は、フィリップ Ｅ．
アレン(Allen) とダグラス Ｒ．ホルベルグ(Holberg)
による「ＣＭＯＳアナログ回路設計」、ホルト・ライン
ハルト・ウインストン(Holt, Rinehart and Winston)
社、２３７ページ以下に記述されている。
【０００５】
【発明が解決しようとする課題】補償電流ミラーを用い
て禁止帯幅基準電圧源に必要な電流を発生する方法の欠
点の一つは、３Ｖ以下の電圧ではこのような補償電流ミ
ラーが動作しないということである。その理由は、使用
する半導体要素が動作するためにはある最小電圧（バイ
ポーラトランジスタでは電圧ＵBE、また電界効果トラン
ジスタではしきい値電圧ＵT ）を必要とするという、物
理的なパラメータのためである。
て禁止帯幅基準電圧源に必要な電流を発生する方法の欠
点の一つは、３Ｖ以下の電圧ではこのような補償電流ミ
ラーが動作しないということである。その理由は、使用
する半導体要素が動作するためにはある最小電圧（バイ
ポーラトランジスタでは電圧ＵBE、また電界効果トラン
ジスタではしきい値電圧ＵT ）を必要とするという、物
理的なパラメータのためである。
【０００６】しかし最近、３Ｖ付近またはそれ以下の動
作電圧で動作できる禁止帯幅基準電圧源の必要性が高ま
った。これは、従来のディジタル回路では５Ｖの供給電
圧が用いられていたが、これに代わって３Ｖの供給電圧
が次第に多く用いられるようになったからである。
作電圧で動作できる禁止帯幅基準電圧源の必要性が高ま
った。これは、従来のディジタル回路では５Ｖの供給電
圧が用いられていたが、これに代わって３Ｖの供給電圧
が次第に多く用いられるようになったからである。
【０００７】
【課題を解決するための手段】この発明の目的は、３Ｖ
より大きい広い供給電圧範囲に渡って、正確に温度補償
する安定な基準電圧を発生することのできる禁止帯幅基
準電圧源を提供することである。
より大きい広い供給電圧範囲に渡って、正確に温度補償
する安定な基準電圧を発生することのできる禁止帯幅基
準電圧源を提供することである。
【０００８】この目的を達成するためこの発明は、バイ
ポーラトランジスタを含む最初の二つの分岐回路に並列
に別のバイポーラトランジスタを追加して最初の各分岐
回路と共に電流ミラーを形成することにより、最初の二
つの分岐回路内に異なる電流密度を得るのに必要な電流
を発生し、また電圧フォロア段階の入力電圧として、追
加したバイポーラトランジスタのコレクタ電圧を与え
る。
ポーラトランジスタを含む最初の二つの分岐回路に並列
に別のバイポーラトランジスタを追加して最初の各分岐
回路と共に電流ミラーを形成することにより、最初の二
つの分岐回路内に異なる電流密度を得るのに必要な電流
を発生し、また電圧フォロア段階の入力電圧として、追
加したバイポーラトランジスタのコレクタ電圧を与え
る。
【０００９】上記目的を達成するため更にこの発明は、
バイポーラトランジスタを備える二つの分岐回路に並列
に、ダイオードとして用いる追加したバイポーラトラン
ジスタを含む電圧フォロア段階を設け、追加したトラン
ジスタのコレクタは電圧フォロア段階の出力に接続し、
そのエミッタは供給電圧の１端子に接続する抵抗器に別
の抵抗器を経由して接続し、そのベースはそのコレクタ
および二つのバイポーラトランジスタのベース接続に接
続し、ダイオードとして用いるトランジスタを含む前記
分岐回路は二つの他の分岐回路の一方と組み合わせて、
異なる電流密度に必要な二つの他の分岐回路内の電流を
それぞれ設定する電流ミラーを発生する。
バイポーラトランジスタを備える二つの分岐回路に並列
に、ダイオードとして用いる追加したバイポーラトラン
ジスタを含む電圧フォロア段階を設け、追加したトラン
ジスタのコレクタは電圧フォロア段階の出力に接続し、
そのエミッタは供給電圧の１端子に接続する抵抗器に別
の抵抗器を経由して接続し、そのベースはそのコレクタ
および二つのバイポーラトランジスタのベース接続に接
続し、ダイオードとして用いるトランジスタを含む前記
分岐回路は二つの他の分岐回路の一方と組み合わせて、
異なる電流密度に必要な二つの他の分岐回路内の電流を
それぞれ設定する電流ミラーを発生する。
【００１０】この発明の禁止帯幅基準電圧源では、電流
ミラー回路は既存のトランジスタを用いて形成し、供給
電圧の大きさの低い値で制限されることなく必要な電流
を発生する。このようにしてこの発明の禁止帯幅基準電
圧源は、３Ｖの供給電圧で動作することができる。
ミラー回路は既存のトランジスタを用いて形成し、供給
電圧の大きさの低い値で制限されることなく必要な電流
を発生する。このようにしてこの発明の禁止帯幅基準電
圧源は、３Ｖの供給電圧で動作することができる。
【００１１】この発明の禁止帯幅基準電圧源の有用な実
施態様は、サブクレーム３と４に規定されている。
施態様は、サブクレーム３と４に規定されている。
【００１２】
【実施例】図１に示す禁止帯幅基準電圧源は従来の技術
で、Ｕ．ティーツェおよびＣｈ．シェンクによる半導体
回路解説書「半導体回路技術」、シュプリンガ社、第９
版、５５８ページ以下に開示されているものである。図
示の回路と上記の開示の回路の唯一の違いは、バイポー
ラトランジスタＱ1 とＱ2 のコレクタ線の電流Ｉ1とＩ
2 の回路に、抵抗器の代わりに電界効果トランジスタＴ
1 とＴ2 を挿入していることである。電圧フォロア段階
は電界効果トランジスタＴ3 と抵抗器ＲL を備える。図
１に示す禁止帯幅基準電圧源が動作するための重要な要
件は、トランジスタＱ1 とＱ2 の電流密度が異なるとい
うことである。このため図１に示す例では、トランジス
タＱ2 の表面積をトランジスタＱ1 の表面積の１０倍に
し、コレクタ電流Ｉ1 とＩ2 は等しくしている。エミッ
タ表面積が異なることを示すため、図１ではＡＥ＝１お
よびＡＥ＝１０と表している。
で、Ｕ．ティーツェおよびＣｈ．シェンクによる半導体
回路解説書「半導体回路技術」、シュプリンガ社、第９
版、５５８ページ以下に開示されているものである。図
示の回路と上記の開示の回路の唯一の違いは、バイポー
ラトランジスタＱ1 とＱ2 のコレクタ線の電流Ｉ1とＩ
2 の回路に、抵抗器の代わりに電界効果トランジスタＴ
1 とＴ2 を挿入していることである。電圧フォロア段階
は電界効果トランジスタＴ3 と抵抗器ＲL を備える。図
１に示す禁止帯幅基準電圧源が動作するための重要な要
件は、トランジスタＱ1 とＱ2 の電流密度が異なるとい
うことである。このため図１に示す例では、トランジス
タＱ2 の表面積をトランジスタＱ1 の表面積の１０倍に
し、コレクタ電流Ｉ1 とＩ2 は等しくしている。エミッ
タ表面積が異なることを示すため、図１ではＡＥ＝１お
よびＡＥ＝１０と表している。
【００１３】図１に示す回路で電流Ｉ1 が電流Ｉ2 に等
しいと二つのトランジスタＱ1 とＱ 2 の電流密度は異な
る。これはこの回路が禁止帯幅基準電圧源として働くた
め必要な条件である。しかしこれらの二つの電流が等し
いのはトランジスタＱ1 とＱ 2 のコレクタ電圧が等しい
場合だけであり、また両コレクタ電圧が等しいのは電流
Ｉ3 も電流Ｉ1 とＩ2 に等しい場合だけである。しかし
この条件は、ある供給電圧ＵCCの場合にだけ達成され
る。アーリー効果（電界効果トランジスタの場合はラム
ダ効果）があるため、電源電圧ＵCCが変化するとトラン
ジスタＱ1 とＱ2のコレクタ電圧が一定という条件は維
持できない。従って、全範囲に渡って出力電圧ＵRef の
温度安定性を保つことはできない。
しいと二つのトランジスタＱ1 とＱ 2 の電流密度は異な
る。これはこの回路が禁止帯幅基準電圧源として働くた
め必要な条件である。しかしこれらの二つの電流が等し
いのはトランジスタＱ1 とＱ 2 のコレクタ電圧が等しい
場合だけであり、また両コレクタ電圧が等しいのは電流
Ｉ3 も電流Ｉ1 とＩ2 に等しい場合だけである。しかし
この条件は、ある供給電圧ＵCCの場合にだけ達成され
る。アーリー効果（電界効果トランジスタの場合はラム
ダ効果）があるため、電源電圧ＵCCが変化するとトラン
ジスタＱ1 とＱ2のコレクタ電圧が一定という条件は維
持できない。従って、全範囲に渡って出力電圧ＵRef の
温度安定性を保つことはできない。
【００１４】図２は、電源電圧ＵCCの変化に関わらず、
電圧ＵD2とＵD1従って電流Ｉ1 とＩ 2 を等しい値に調整
することのできる回路を示す。
電圧ＵD2とＵD1従って電流Ｉ1 とＩ 2 を等しい値に調整
することのできる回路を示す。
【００１５】図２に示す回路から分かるように、トラン
ジスタＴ1 、Ｑ1 、Ｔ2 、Ｑ2 を含む二つの分岐回路
に、トランジスタＴ4 とＱ3 を含む第３の分岐回路が追
加されている。この新しい分岐回路は、一方ではトラン
ジスタＴ2 とＱ1 を含む分岐回路と共に一つの電流ミラ
ーを形成し、他方ではＴ1 とＱ1 の分岐回路と共に別の
電流ミラーを形成し、電流Ｉ3 とＩ2 またはＩ3 とＩ1
はそれぞれ常に等しい。しかしこれは、電流Ｉ1 とＩ2
が等しい値に調整されることも意味する。
ジスタＴ1 、Ｑ1 、Ｔ2 、Ｑ2 を含む二つの分岐回路
に、トランジスタＴ4 とＱ3 を含む第３の分岐回路が追
加されている。この新しい分岐回路は、一方ではトラン
ジスタＴ2 とＱ1 を含む分岐回路と共に一つの電流ミラ
ーを形成し、他方ではＴ1 とＱ1 の分岐回路と共に別の
電流ミラーを形成し、電流Ｉ3 とＩ2 またはＩ3 とＩ1
はそれぞれ常に等しい。しかしこれは、電流Ｉ1 とＩ2
が等しい値に調整されることも意味する。
【００１６】トランジスタＴ1 、Ｑ1 およびＴ4 、Ｑ3
の電流ミラーによって電流Ｉ1 とＩ 3 が等しくなるので
電圧ＵD2は電圧ＵD1に等しくなり、つまりトランジスタ
Ｔ1とＴ4 のゲート電圧が等しくなるので、これらのト
ランジスタを流れる電流も等しくなる。しかしトランジ
スタＴ2 のゲート電圧もＵD2なので、電流Ｉ2 も電流Ｉ
1 とＩ3 と同じ大きさになる。
の電流ミラーによって電流Ｉ1 とＩ 3 が等しくなるので
電圧ＵD2は電圧ＵD1に等しくなり、つまりトランジスタ
Ｔ1とＴ4 のゲート電圧が等しくなるので、これらのト
ランジスタを流れる電流も等しくなる。しかしトランジ
スタＴ2 のゲート電圧もＵD2なので、電流Ｉ2 も電流Ｉ
1 とＩ3 と同じ大きさになる。
【００１７】実験により、図２の回路は約３Ｖからこの
技術における降伏電圧までの供給電圧範囲において、安
定な温度補償電圧ＵRef を発生することが分かった。安
定性は０．５％以上である。図２の回路で示すように基
準電圧ＵRef の出力には負荷をかけることができる。す
なわち基準電圧によって回路をゲート制御することがで
きるが、ゲート制御電流は回路の安定性に影響を与えて
はならない。
技術における降伏電圧までの供給電圧範囲において、安
定な温度補償電圧ＵRef を発生することが分かった。安
定性は０．５％以上である。図２の回路で示すように基
準電圧ＵRef の出力には負荷をかけることができる。す
なわち基準電圧によって回路をゲート制御することがで
きるが、ゲート制御電流は回路の安定性に影響を与えて
はならない。
【００１８】禁止帯幅基準電圧源の別の実施態様を図３
に示す。この実施態様では電流Ｉ3が流れる線にトラン
ジスタＱ3 を挿入することにより、電流Ｉ1 、Ｉ2 ，Ｉ
3 を等しくするのに必要な電流ミラーを形成する。この
トランジスタはベースをコレクタに接続してダイオード
として動作させ、エミッタ抵抗器Ｒ3 を抵抗器Ｒ2 に等
しくする。二つのトランジスタＱ2 とＱ3 のエミッタ表
面積は等しく、両トランジスタ共にＡＥ＝１０で表す。
この回路でもトランジスタＴ4 とＱ3 およびトランジス
タＴ1 とＱ2 を含む分岐回路は電流ミラーを形成し、電
流Ｉ1 とＩ3 の値は等しい。電流ミラー効果により、ト
ランジスタＱ3 は電流源として動作して電圧ＶD1とＶD2
が等しい値になり、従って電流Ｉ2 とＩ1 は等しい値で
ある。このようにして出力は安定な基準電圧ＵRef にな
る。すなわちトランジスタＱ1 、Ｑ2 、Ｑ3 を相互に接
続したベース接続において、上に述べた実施態様と同様
に供給電圧ＵCCや温度の変化に関わらず、この基準電圧
は非常に安定である。
に示す。この実施態様では電流Ｉ3が流れる線にトラン
ジスタＱ3 を挿入することにより、電流Ｉ1 、Ｉ2 ，Ｉ
3 を等しくするのに必要な電流ミラーを形成する。この
トランジスタはベースをコレクタに接続してダイオード
として動作させ、エミッタ抵抗器Ｒ3 を抵抗器Ｒ2 に等
しくする。二つのトランジスタＱ2 とＱ3 のエミッタ表
面積は等しく、両トランジスタ共にＡＥ＝１０で表す。
この回路でもトランジスタＴ4 とＱ3 およびトランジス
タＴ1 とＱ2 を含む分岐回路は電流ミラーを形成し、電
流Ｉ1 とＩ3 の値は等しい。電流ミラー効果により、ト
ランジスタＱ3 は電流源として動作して電圧ＶD1とＶD2
が等しい値になり、従って電流Ｉ2 とＩ1 は等しい値で
ある。このようにして出力は安定な基準電圧ＵRef にな
る。すなわちトランジスタＱ1 、Ｑ2 、Ｑ3 を相互に接
続したベース接続において、上に述べた実施態様と同様
に供給電圧ＵCCや温度の変化に関わらず、この基準電圧
は非常に安定である。
【００１９】図３に示す実施態様では、トランジスタＱ
3 のエミッタ回路に抵抗器Ｒ3 を負フィードバック抵抗
器として挿入することによりアーリー効果を補償する。
3 のエミッタ回路に抵抗器Ｒ3 を負フィードバック抵抗
器として挿入することによりアーリー効果を補償する。
【００２０】図３に示す実施態様は、基準電圧ＵRef を
出す出力には負荷をかけてはならないので、次の段階を
電圧制御するのに適している。他方この実施態様の利点
は、必要な動作電流が１μＡ以下ということである。す
なわち電流消費値を非常に小さくしなければならない回
路にも用いることができる。
出す出力には負荷をかけてはならないので、次の段階を
電圧制御するのに適している。他方この実施態様の利点
は、必要な動作電流が１μＡ以下ということである。す
なわち電流消費値を非常に小さくしなければならない回
路にも用いることができる。
【００２１】以上の説明に関して更に以下の項を開示す
る。 １． 異なる電流密度で動作する二つのバイポーラトラ
ンジスタと、一つのトランジスタのコレクタ電圧の関数
としてその出力に基準電圧を発生する電圧フォロア段階
とを備え、一方のトランジスタのエミッタは電源電圧端
子に接続する抵抗体に抵抗体を経由して接続し、他方の
トランジスタのエミッタは直接これに接続し、前記基準
電圧はベース電圧として二つのトランジスタにも与えら
れる禁止帯幅基準電圧源であって、前記バイポーラトラ
ンジスタ（Ｑ1 、Ｑ2 ）を含む最初の二つの分岐回路に
並列に別のバイポーラトランジスタ（Ｑ3 ）を追加して
最初の各分岐回路と共に電流ミラーを形成することによ
って、最初の二つの分岐回路内に異なる電流密度を得る
のに必要な電流を発生し、また前記電圧フォロア段階
（Ｔ3 、Ｒ1 ）は追加したバイポーラトランジスタ（Ｑ
3 ）のコレクタ電圧を入力電圧とする、禁止帯幅基準電
圧源。
る。 １． 異なる電流密度で動作する二つのバイポーラトラ
ンジスタと、一つのトランジスタのコレクタ電圧の関数
としてその出力に基準電圧を発生する電圧フォロア段階
とを備え、一方のトランジスタのエミッタは電源電圧端
子に接続する抵抗体に抵抗体を経由して接続し、他方の
トランジスタのエミッタは直接これに接続し、前記基準
電圧はベース電圧として二つのトランジスタにも与えら
れる禁止帯幅基準電圧源であって、前記バイポーラトラ
ンジスタ（Ｑ1 、Ｑ2 ）を含む最初の二つの分岐回路に
並列に別のバイポーラトランジスタ（Ｑ3 ）を追加して
最初の各分岐回路と共に電流ミラーを形成することによ
って、最初の二つの分岐回路内に異なる電流密度を得る
のに必要な電流を発生し、また前記電圧フォロア段階
（Ｔ3 、Ｒ1 ）は追加したバイポーラトランジスタ（Ｑ
3 ）のコレクタ電圧を入力電圧とする、禁止帯幅基準電
圧源。
【００２２】２． 異なる電流密度で動作する二つのバ
イポーラトランジスタと、一つのトランジスタのコレク
タ電圧の関数としてその出力に基準電圧を発生する電圧
フォロア段階とを備え、一方のトランジスタのエミッタ
は電源電圧端子に接続する抵抗体に抵抗体を経由して接
続し、他方のトランジスタのエミッタは直接これに接続
し、前記基準電圧はベース電圧として二つのトランジス
タにも与えられる禁止帯幅基準電圧源であって、前記バ
イポーラトランジスタ（Ｑ1 、Ｑ2 ）を含む前記二つの
分岐回に並列に、ダイオードとして用いる追加したバイ
ポーラトランジスタ（Ｑ3 ）を含む電圧フォロア段階
（Ｔ4 、Ｒ3 ）を設け、追加したトランジスタのコレク
タは電圧フォロア段階（Ｔ4 、Ｒ3 ）の出力に接続し、
そのエミッタは供給電圧の１端子に接続する抵抗器（Ｒ
1 ）に別の抵抗器（Ｒ3 ）を経由して接続し、そのベー
スはそのコレクタおよび二つのバイポーラトランジスタ
（Ｑ1、Ｑ2 ）のベース接続に接続し、ダイオードとし
て用いるトランジスタ（Ｑ3 ）を含む前記分岐回路は他
の二つの分岐回路の一方と組み合わせて、異なる電流密
度になるように他の二つの分岐回路内の電流を設定する
ための電流ミラーをそれぞれ発生する、禁止帯幅基準電
圧源。
イポーラトランジスタと、一つのトランジスタのコレク
タ電圧の関数としてその出力に基準電圧を発生する電圧
フォロア段階とを備え、一方のトランジスタのエミッタ
は電源電圧端子に接続する抵抗体に抵抗体を経由して接
続し、他方のトランジスタのエミッタは直接これに接続
し、前記基準電圧はベース電圧として二つのトランジス
タにも与えられる禁止帯幅基準電圧源であって、前記バ
イポーラトランジスタ（Ｑ1 、Ｑ2 ）を含む前記二つの
分岐回に並列に、ダイオードとして用いる追加したバイ
ポーラトランジスタ（Ｑ3 ）を含む電圧フォロア段階
（Ｔ4 、Ｒ3 ）を設け、追加したトランジスタのコレク
タは電圧フォロア段階（Ｔ4 、Ｒ3 ）の出力に接続し、
そのエミッタは供給電圧の１端子に接続する抵抗器（Ｒ
1 ）に別の抵抗器（Ｒ3 ）を経由して接続し、そのベー
スはそのコレクタおよび二つのバイポーラトランジスタ
（Ｑ1、Ｑ2 ）のベース接続に接続し、ダイオードとし
て用いるトランジスタ（Ｑ3 ）を含む前記分岐回路は他
の二つの分岐回路の一方と組み合わせて、異なる電流密
度になるように他の二つの分岐回路内の電流を設定する
ための電流ミラーをそれぞれ発生する、禁止帯幅基準電
圧源。
【００２３】３． 前記異なる電流密度は同じ電流（Ｉ
1 、Ｉ2 ）に対してトランジスタ（Ｑ 1 、Ｑ2 ）のエミ
ッタ表面積を変えることによって実現する、請求項１ま
たは２に記載の禁止帯幅基準電圧源。 ４． 前記異なる電流密度はトランジスタ（Ｑ1 、
Ｑ2 ）の同じエミッタ表面積に対して電流を変えること
によって実現する、請求項１または２に記載の禁止帯幅
基準電圧源。 ５． アーリー効果を補償するためこの禁止帯幅基準電
圧源は電流ミラー回路（Ｔ4 、Ｑ3 とＴ1 、Ｑ1 および
Ｔ2 、Ｑ2 ）を備え、温度補償出力電圧を実現するのに
必要な電流を発生する。電流ミラー回路を用いることに
より、供給電圧（ＵCC）の変化に左右されない基準電圧
源を作ることができ、特に３Ｖ程度の供給電圧で用いる
ことができる。
1 、Ｉ2 ）に対してトランジスタ（Ｑ 1 、Ｑ2 ）のエミ
ッタ表面積を変えることによって実現する、請求項１ま
たは２に記載の禁止帯幅基準電圧源。 ４． 前記異なる電流密度はトランジスタ（Ｑ1 、
Ｑ2 ）の同じエミッタ表面積に対して電流を変えること
によって実現する、請求項１または２に記載の禁止帯幅
基準電圧源。 ５． アーリー効果を補償するためこの禁止帯幅基準電
圧源は電流ミラー回路（Ｔ4 、Ｑ3 とＴ1 、Ｑ1 および
Ｔ2 、Ｑ2 ）を備え、温度補償出力電圧を実現するのに
必要な電流を発生する。電流ミラー回路を用いることに
より、供給電圧（ＵCC）の変化に左右されない基準電圧
源を作ることができ、特に３Ｖ程度の供給電圧で用いる
ことができる。
この発明の例示の実施態様の詳細な説明は、次の図を参
照して行う。
照して行う。
【図１】既知の禁止帯幅基準電圧源の回路図。
【図２】この発明の第１の禁止帯幅基準電圧源の回路
図。
図。
【図３】この発明の別の禁止帯幅基準電圧源の回路図。
Ｔ1 −Ｔ4 電界効果トランジスタ Ｑ1 −Ｑ3 バイポーラトランジスタ Ｒ1 −Ｒ3 、ＲL 抵抗器 Ｉ1 −Ｉ3 回路電流
Claims (1)
- 【請求項１】異なる電流密度で動作する二つのバイポー
ラトランジスタと、一つのトランジスタのコレクタ電圧
の関数としてその出力に基準電圧を発生する電圧フォロ
ア段階とを備え、一方のトランジスタのエミッタは電源
電圧端子に接続する抵抗体に抵抗体を経由して接続し、
他方のトランジスタのエミッタは直接これに接続し、前
記基準電圧はベース電圧として二つのトランジスタにも
与えられる禁止帯幅基準電圧源であって、前記バイポー
ラトランジスタ（Ｑ1 、Ｑ2 ）を含む最初の二つの分岐
回路に並列に別のバイポーラトランジスタ（Ｑ3 ）を追
加して最初の各分岐回路と共に電流ミラーを形成するこ
とによって、最初の二つの分岐回路内に異なる電流密度
を得るのに必要な電流を発生し、また前記電圧フォロア
段階（Ｔ 3 、Ｒ1 ）は追加したバイポーラトランジスタ
（Ｑ3 ）のコレクタ電圧を入力電圧とする、禁止帯幅基
準電圧源。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4312117A DE4312117C1 (de) | 1993-04-14 | 1993-04-14 | Bandabstands-Referenzspannungsquelle |
| DE43121179 | 1993-04-14 | ||
| US08/227,427 US5570008A (en) | 1993-04-14 | 1994-04-14 | Band gap reference voltage source |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07104877A true JPH07104877A (ja) | 1995-04-21 |
| JP3386226B2 JP3386226B2 (ja) | 2003-03-17 |
Family
ID=25924895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07602194A Expired - Lifetime JP3386226B2 (ja) | 1993-04-14 | 1994-04-14 | 禁止帯幅基準電圧源を与える回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5570008A (ja) |
| EP (1) | EP0620515B1 (ja) |
| JP (1) | JP3386226B2 (ja) |
| DE (1) | DE4312117C1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480589B1 (ko) * | 1998-07-20 | 2005-06-08 | 삼성전자주식회사 | 밴드 갭 전압발생장치 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2317719B (en) * | 1993-12-08 | 1998-06-10 | Nec Corp | Reference current circuit and reference voltage circuit |
| EP0778509B1 (en) * | 1995-12-06 | 2002-05-02 | International Business Machines Corporation | Temperature compensated reference current generator with high TCR resistors |
| FR2737319B1 (fr) * | 1995-07-25 | 1997-08-29 | Sgs Thomson Microelectronics | Generateur de reference de tension et/ou de courant en circuit integre |
| US5760639A (en) * | 1996-03-04 | 1998-06-02 | Motorola, Inc. | Voltage and current reference circuit with a low temperature coefficient |
| DE19624676C1 (de) * | 1996-06-20 | 1997-10-02 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Referenzpotentials |
| FR2750515A1 (fr) * | 1996-06-26 | 1998-01-02 | Philips Electronics Nv | Generateur de tension de reference regulee en fonction de la temperature |
| KR19990077072A (ko) * | 1996-11-08 | 1999-10-25 | 요트.게.아. 롤페즈 | 밴드갭 기준 전압원 |
| JP3838731B2 (ja) * | 1997-03-14 | 2006-10-25 | ローム株式会社 | 増幅器 |
| US6124753A (en) | 1998-10-05 | 2000-09-26 | Pease; Robert A. | Ultra low voltage cascoded current sources |
| US5977759A (en) * | 1999-02-25 | 1999-11-02 | Nortel Networks Corporation | Current mirror circuits for variable supply voltages |
| US6111396A (en) * | 1999-04-15 | 2000-08-29 | Vanguard International Semiconductor Corporation | Any value, temperature independent, voltage reference utilizing band gap voltage reference and cascode current mirror circuits |
| IT1314090B1 (it) * | 1999-11-26 | 2002-12-04 | St Microelectronics Srl | Generatore ad impulsi indipendente dalla tensione di alimentazione. |
| JP3638530B2 (ja) * | 2001-02-13 | 2005-04-13 | Ｎｅｃエレクトロニクス株式会社 | 基準電流回路及び基準電圧回路 |
| US6380723B1 (en) * | 2001-03-23 | 2002-04-30 | National Semiconductor Corporation | Method and system for generating a low voltage reference |
| DE10146849A1 (de) * | 2001-09-24 | 2003-04-10 | Atmel Germany Gmbh | Verfahren zur Erzeugung einer Ausgangsspannung |
| US6600302B2 (en) * | 2001-10-31 | 2003-07-29 | Hewlett-Packard Development Company, L.P. | Voltage stabilization circuit |
| FR2834086A1 (fr) * | 2001-12-20 | 2003-06-27 | Koninkl Philips Electronics Nv | Generateur de tension de reference a performances ameliorees |
| FR2836305B1 (fr) * | 2002-02-15 | 2004-05-07 | St Microelectronics Sa | Melangeur differentiel classe ab |
| US6677808B1 (en) | 2002-08-16 | 2004-01-13 | National Semiconductor Corporation | CMOS adjustable bandgap reference with low power and low voltage performance |
| ITRM20020500A1 (it) * | 2002-10-04 | 2004-04-05 | Micron Technology Inc | Riferimento di tensione del tipo band-gap a corrente ultrabassa. |
| CN103729009A (zh) * | 2012-10-12 | 2014-04-16 | 联咏科技股份有限公司 | 参考电压产生器 |
| CN103869865B (zh) * | 2014-03-28 | 2015-05-13 | 中国电子科技集团公司第二十四研究所 | 温度补偿带隙基准电路 |
| KR20160072703A (ko) * | 2014-12-15 | 2016-06-23 | 에스케이하이닉스 주식회사 | 기준전압 생성회로 |
| WO2017014336A1 (ko) | 2015-07-21 | 2017-01-26 | 주식회사 실리콘웍스 | 비선형 성분이 보상된 온도 센서 회로 및 온도 센서 회로의 보상 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4085359A (en) * | 1976-02-03 | 1978-04-18 | Rca Corporation | Self-starting amplifier circuit |
| FR2506043A1 (fr) * | 1981-05-15 | 1982-11-19 | Thomson Csf | Regulateur de tension integre, a coefficient de temperature nul ou impose |
| US4396883A (en) * | 1981-12-23 | 1983-08-02 | International Business Machines Corporation | Bandgap reference voltage generator |
| US4435678A (en) * | 1982-02-26 | 1984-03-06 | Motorola, Inc. | Low voltage precision current source |
| JPS59191629A (ja) * | 1983-04-15 | 1984-10-30 | Toshiba Corp | 定電流回路 |
| US4677368A (en) * | 1986-10-06 | 1987-06-30 | Motorola, Inc. | Precision thermal current source |
| GB8630980D0 (en) * | 1986-12-29 | 1987-02-04 | Motorola Inc | Bandgap reference circuit |
| JPH0680486B2 (ja) * | 1989-08-03 | 1994-10-12 | 株式会社東芝 | 定電圧回路 |
-
1993
- 1993-04-14 DE DE4312117A patent/DE4312117C1/de not_active Expired - Fee Related
-
1994
- 1994-04-14 JP JP07602194A patent/JP3386226B2/ja not_active Expired - Lifetime
- 1994-04-14 US US08/227,427 patent/US5570008A/en not_active Expired - Lifetime
- 1994-04-14 EP EP94105782A patent/EP0620515B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480589B1 (ko) * | 1998-07-20 | 2005-06-08 | 삼성전자주식회사 | 밴드 갭 전압발생장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3386226B2 (ja) | 2003-03-17 |
| US5570008A (en) | 1996-10-29 |
| DE4312117C1 (de) | 1994-04-14 |
| EP0620515B1 (en) | 1998-12-16 |
| EP0620515A1 (en) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3386226B2 (ja) | 禁止帯幅基準電圧源を与える回路 | |
| US5245273A (en) | Bandgap voltage reference circuit | |
| US5517134A (en) | Offset comparator with common mode voltage stability | |
| US4626770A (en) | NPN band gap voltage reference | |
| US6891358B2 (en) | Bandgap voltage reference circuit with high power supply rejection ratio (PSRR) and curvature correction | |
| US4350904A (en) | Current source with modified temperature coefficient | |
| US4987379A (en) | Operational amplifier circuit | |
| JP3519361B2 (ja) | バンドギャップレファレンス回路 | |
| KR100233761B1 (ko) | 밴드 갭 기준 회로 | |
| JPH08234853A (ja) | Ｐｔａｔ電流源 | |
| JP2007129724A (ja) | 温度補償低電圧基準回路 | |
| JP2005173905A (ja) | 基準電源回路 | |
| US5049806A (en) | Band-gap type voltage generating circuit for an ECL circuit | |
| US4524318A (en) | Band gap voltage reference circuit | |
| US4348633A (en) | Bandgap voltage regulator having low output impedance and wide bandwidth | |
| JPH037423A (ja) | 温度補償電圧増倍装置 | |
| JP2002237731A (ja) | 電圧制御型カレントソース回路及び電流制御方法 | |
| JP2590378B2 (ja) | 論理回路 | |
| US6124754A (en) | Temperature compensated current and voltage reference circuit | |
| JP4328391B2 (ja) | 電圧および電流基準回路 | |
| US5739682A (en) | Circuit and method for providing a reference circuit that is substantially independent of the threshold voltage of the transistor that provides the reference circuit | |
| JP2000330656A (ja) | 半導体集積回路 | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| JP3347896B2 (ja) | 定電圧源回路 | |
| JPH0760352B2 (ja) | 温度補償された電流源およびこれを用いた電圧調整器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |