JP3838731B2 - 増幅器 - Google Patents
増幅器 Download PDFInfo
- Publication number
- JP3838731B2 JP3838731B2 JP06105097A JP6105097A JP3838731B2 JP 3838731 B2 JP3838731 B2 JP 3838731B2 JP 06105097 A JP06105097 A JP 06105097A JP 6105097 A JP6105097 A JP 6105097A JP 3838731 B2 JP3838731 B2 JP 3838731B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- emitter
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45031—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are compositions of multiple transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45561—Indexing scheme relating to differential amplifiers the IC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45584—Indexing scheme relating to differential amplifiers the IC comprising extra differentially coupled transistors for controlling purposes only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45722—Indexing scheme relating to differential amplifiers the LC comprising one or more source followers, as post buffer or driver stages, in cascade in the LC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はトランジスタを用いた増幅器に関するものである。
【０００２】
【従来の技術】
図３は従来の差動増幅器の一例を示している。この増幅器は一対のトランジスタＴ１、Ｔ２のエミッタを定電流源３５に共通に接続し、ベースをそれぞれ、第１、第２の入力端子３１、３２に接続している。トランジスタＴ１、Ｔ２のコレクタはカレントミラー回路を成すトランジスタＴ３、Ｔ４に接続され、それらの出力はトランジスタＴ５を介して出力端子３３へ導出される。３４は電源ラインであり、３６はトランジスタＴ５のエミッタに接続された定電流源である。入力端子３１、３２間に加えられた入力信号は増幅されて出力端子に得られる。
【０００３】
【発明が解決しようとする課題】
しかしながら、この増幅器では、第１、第２入力端子３１、３２に常にトランジスタＴ１、Ｔ２のベース電流を供給しなければ動作させることができない。また、定電流Ｉを増加すると、それに応じて、供給するベース電流も増加しなければならなかった。しかも、この回路では、第１、第２入力端子３１、３２間でベース電流の誤差が生じると、出力にオフセットが生じるという欠点があった。
【０００４】
本発明はこのような点に鑑みなされたものであって、実質的に外部からベース電流を供給する必要がなく、オフセットの少ない増幅器を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記の目的を達成するため本発明では、ベースが入力端子に接続された第１導電型の第１トランジスタを有する増幅器において、ベースが前記第１トランジスタのベースに接続されるとともにエミッタが第１トランジスタのエミッタに接続され第１トランジスタと等しいベース電流とコレクタ電流を生じる第１導電型の第２トランジスタと、ベースが第１トランジスタのベースに接続された第２導電型の第３トランジスタと、第２トランジスタのコレクタ電流を２倍に変換して第３トランジスタのエミッタ電流となす手段とを設け、前記第１、第２トランジスタのベース電流を第３トランジスタのベース電流で賄うようにしている。この場合、前記手段はカレントミラー回路である。
【０００６】
このような構成によると、第１トランジスタと第２トランジスタに対して第３トランジスタは逆導電型であるため、第３トランジスタを流れるベース電流は第１、第２トランジスタのベースに等分に流れる。逆にいえば、増幅用の第１トランジスタのベース電流は第３トランジスタから供給される。このため、外部からベース電流を供給しなくても、この増幅器は動作する。尚、増幅器は高入力インピーダンスとなる。
【０００７】
【発明の実施の形態】
図１において、定電流源３にエミッタが共通に接続されたＮＰＮ型のトランジスタＱ１、Ｑ２はそのベースが、それぞれ第１、第２入力端子１、２に接続されている。トランジスタＱ１のコレクタはカレントミラー回路の入力側を成すＰＮＰトランジスタＱ１１のコレクタ・ベースに接続され、トランジスタＱ２のコレクタは、そのカレントミラー回路の出力側を成すＰＮＰトランジスタＱ１２のコレクタに接続されている。
【０００８】
また、トランジスタＱ２とＱ１２のコレクタはトランジスタＱ１３のベースに接続されている。トランジスタＱ１３はバッファ用であり、そのコレクタは電源ライン４に接続され、エミッタは出力端子５と定電流源６に接続されている。
トランジスタＱ１、Ｑ２のベース側にはそれぞれのベース電流を供給するための回路が設けられている。Ｑ３はベースが入力端子１に接続されたＮＰＮ型のトランジスタであり、Ｑ５は同じくベースが入力端子１に接続されたＰＮＰ型のトランジスタであり、そのコレクタは基準電位点に接続されている。
【０００９】
トランジスタＱ３のエミッタは定電流源３に接続され、コレクタはカレントミラー回路７の入力側を成すＰＮＰトランジスタＱ７のコレクタに接続されている。カレントミラー回路７は、そのトランジスタＱ７と、トランジスタＱ７に比べて２倍の電流容量をもつように面積比が設定されたＰＮＰ型のトランジスタＱ９と、トランジスタＱ７のベース・コレクタ間を接続するＰＮＰ型のトランジスタＱ１４とから成っている。尚、トランジスタＱ７、Ｑ９のエミッタは電源ライン４に接続され、トランジスタＱ１４のコレクタは基準電位点に接続され、定電流源３及び６の他端は基準電位点に接続されている。
【００１０】
トランジスタＱ５のエミッタはトランジスタＱ９のコレクタと接続されている。そして、トランジスタＱ５はトランジスタＱ９の出力電流を受け入れる電流容量をもつように形成されている。
【００１１】
今、ＮＰＮ型のトランジスタＱ１のコレクタ電流をＩCQ1、ベース電流をＩBQ1とすると、ＩCQ1、ＩBQ1はそれぞれトランジスタＱ３のコレクタ電流ＩCQ3、ＩBQ3と等しい。従って、入力端子１側のベース電流は２ＩBQ1であり、トランジスタの電流増幅率をβとすると、
２ＩBQ1＝２ＩCQ1／β・・・・・（１）
で表わされる。
【００１２】
トランジスタＱ３のコレクタ電流ＩCQ1は２ＩCQ1となってトランジスタＱ５のエミッタに流れ込む。このため、トランジスタＱ５のベース電流は、トランジスタＱ５の電流増幅率をβ’とすると、
−２ＩCQ1／β’・・・・・・・・ （２）
で表わされる。従って、入力端子１のベース電流は、（１）式と（２）式の和より、
２ＩCQ1／β−２ＩCQ1／β’・・・・・（３）
となる。
【００１３】
ここで、ＮＰＮ型トランジスタとＰＮＰ型トランジスタの電流増幅率β、β’を極めて近いものとすると、（３）式は実質的に０となる。これは入力端子１に電流が流れない（高入力インピーダンス）ことを意味する。従って、定電流源３の定電流Ｉ1の増減に拘りなく、外部から電流を供給しなくてもよいことになる。
【００１４】
そして、ベース電流の誤差によってオフセットが生じることもない。尚、この場合、トランジスタＱ２のベース側、従って入力端子２側にも同一の構成が設けられている。トランジスタＱ４、Ｑ６、Ｑ８、Ｑ１０、Ｑ１５は前述したトランジスタＱ３、Ｑ５、Ｑ７、Ｑ９、Ｑ１４にそれぞれ対応している。
【００１５】
図２は図１の各トランジスタの導電型を逆にするとともに図１のトランジスタＱ１４、Ｑ１５を省略した場合の実施形態であり、この場合でも本発明の効果は変わらない。また、図１、図２の実施形態では、差動増幅器として構成しているが、差動型でない通常の増幅器であっても本発明を適用できる。
【００１６】
【発明の効果】
以上説明したように本発明によれば、実質的にベース電流を外部から供給する必要がなく、入力インピーダンスが高く、オフセットの少ない増幅器を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る増幅器の回路図。
【図２】本発明の他の実施形態に係る増幅器の回路図。
【図３】従来例の回路図。
【符号の説明】
１ 第１入力端子
２ 第２入力端子
３ 定電流源
４ 電源ライン
５ 出力端子
７ カレントミラー回路
Ｑ１〜Ｑ１５ トランジスタ
【発明の属する技術分野】
本発明はトランジスタを用いた増幅器に関するものである。
【０００２】
【従来の技術】
図３は従来の差動増幅器の一例を示している。この増幅器は一対のトランジスタＴ１、Ｔ２のエミッタを定電流源３５に共通に接続し、ベースをそれぞれ、第１、第２の入力端子３１、３２に接続している。トランジスタＴ１、Ｔ２のコレクタはカレントミラー回路を成すトランジスタＴ３、Ｔ４に接続され、それらの出力はトランジスタＴ５を介して出力端子３３へ導出される。３４は電源ラインであり、３６はトランジスタＴ５のエミッタに接続された定電流源である。入力端子３１、３２間に加えられた入力信号は増幅されて出力端子に得られる。
【０００３】
【発明が解決しようとする課題】
しかしながら、この増幅器では、第１、第２入力端子３１、３２に常にトランジスタＴ１、Ｔ２のベース電流を供給しなければ動作させることができない。また、定電流Ｉを増加すると、それに応じて、供給するベース電流も増加しなければならなかった。しかも、この回路では、第１、第２入力端子３１、３２間でベース電流の誤差が生じると、出力にオフセットが生じるという欠点があった。
【０００４】
本発明はこのような点に鑑みなされたものであって、実質的に外部からベース電流を供給する必要がなく、オフセットの少ない増幅器を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記の目的を達成するため本発明では、ベースが入力端子に接続された第１導電型の第１トランジスタを有する増幅器において、ベースが前記第１トランジスタのベースに接続されるとともにエミッタが第１トランジスタのエミッタに接続され第１トランジスタと等しいベース電流とコレクタ電流を生じる第１導電型の第２トランジスタと、ベースが第１トランジスタのベースに接続された第２導電型の第３トランジスタと、第２トランジスタのコレクタ電流を２倍に変換して第３トランジスタのエミッタ電流となす手段とを設け、前記第１、第２トランジスタのベース電流を第３トランジスタのベース電流で賄うようにしている。この場合、前記手段はカレントミラー回路である。
【０００６】
このような構成によると、第１トランジスタと第２トランジスタに対して第３トランジスタは逆導電型であるため、第３トランジスタを流れるベース電流は第１、第２トランジスタのベースに等分に流れる。逆にいえば、増幅用の第１トランジスタのベース電流は第３トランジスタから供給される。このため、外部からベース電流を供給しなくても、この増幅器は動作する。尚、増幅器は高入力インピーダンスとなる。
【０００７】
【発明の実施の形態】
図１において、定電流源３にエミッタが共通に接続されたＮＰＮ型のトランジスタＱ１、Ｑ２はそのベースが、それぞれ第１、第２入力端子１、２に接続されている。トランジスタＱ１のコレクタはカレントミラー回路の入力側を成すＰＮＰトランジスタＱ１１のコレクタ・ベースに接続され、トランジスタＱ２のコレクタは、そのカレントミラー回路の出力側を成すＰＮＰトランジスタＱ１２のコレクタに接続されている。
【０００８】
また、トランジスタＱ２とＱ１２のコレクタはトランジスタＱ１３のベースに接続されている。トランジスタＱ１３はバッファ用であり、そのコレクタは電源ライン４に接続され、エミッタは出力端子５と定電流源６に接続されている。
トランジスタＱ１、Ｑ２のベース側にはそれぞれのベース電流を供給するための回路が設けられている。Ｑ３はベースが入力端子１に接続されたＮＰＮ型のトランジスタであり、Ｑ５は同じくベースが入力端子１に接続されたＰＮＰ型のトランジスタであり、そのコレクタは基準電位点に接続されている。
【０００９】
トランジスタＱ３のエミッタは定電流源３に接続され、コレクタはカレントミラー回路７の入力側を成すＰＮＰトランジスタＱ７のコレクタに接続されている。カレントミラー回路７は、そのトランジスタＱ７と、トランジスタＱ７に比べて２倍の電流容量をもつように面積比が設定されたＰＮＰ型のトランジスタＱ９と、トランジスタＱ７のベース・コレクタ間を接続するＰＮＰ型のトランジスタＱ１４とから成っている。尚、トランジスタＱ７、Ｑ９のエミッタは電源ライン４に接続され、トランジスタＱ１４のコレクタは基準電位点に接続され、定電流源３及び６の他端は基準電位点に接続されている。
【００１０】
トランジスタＱ５のエミッタはトランジスタＱ９のコレクタと接続されている。そして、トランジスタＱ５はトランジスタＱ９の出力電流を受け入れる電流容量をもつように形成されている。
【００１１】
今、ＮＰＮ型のトランジスタＱ１のコレクタ電流をＩCQ1、ベース電流をＩBQ1とすると、ＩCQ1、ＩBQ1はそれぞれトランジスタＱ３のコレクタ電流ＩCQ3、ＩBQ3と等しい。従って、入力端子１側のベース電流は２ＩBQ1であり、トランジスタの電流増幅率をβとすると、
２ＩBQ1＝２ＩCQ1／β・・・・・（１）
で表わされる。
【００１２】
トランジスタＱ３のコレクタ電流ＩCQ1は２ＩCQ1となってトランジスタＱ５のエミッタに流れ込む。このため、トランジスタＱ５のベース電流は、トランジスタＱ５の電流増幅率をβ’とすると、
−２ＩCQ1／β’・・・・・・・・ （２）
で表わされる。従って、入力端子１のベース電流は、（１）式と（２）式の和より、
２ＩCQ1／β−２ＩCQ1／β’・・・・・（３）
となる。
【００１３】
ここで、ＮＰＮ型トランジスタとＰＮＰ型トランジスタの電流増幅率β、β’を極めて近いものとすると、（３）式は実質的に０となる。これは入力端子１に電流が流れない（高入力インピーダンス）ことを意味する。従って、定電流源３の定電流Ｉ1の増減に拘りなく、外部から電流を供給しなくてもよいことになる。
【００１４】
そして、ベース電流の誤差によってオフセットが生じることもない。尚、この場合、トランジスタＱ２のベース側、従って入力端子２側にも同一の構成が設けられている。トランジスタＱ４、Ｑ６、Ｑ８、Ｑ１０、Ｑ１５は前述したトランジスタＱ３、Ｑ５、Ｑ７、Ｑ９、Ｑ１４にそれぞれ対応している。
【００１５】
図２は図１の各トランジスタの導電型を逆にするとともに図１のトランジスタＱ１４、Ｑ１５を省略した場合の実施形態であり、この場合でも本発明の効果は変わらない。また、図１、図２の実施形態では、差動増幅器として構成しているが、差動型でない通常の増幅器であっても本発明を適用できる。
【００１６】
【発明の効果】
以上説明したように本発明によれば、実質的にベース電流を外部から供給する必要がなく、入力インピーダンスが高く、オフセットの少ない増幅器を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る増幅器の回路図。
【図２】本発明の他の実施形態に係る増幅器の回路図。
【図３】従来例の回路図。
【符号の説明】
１ 第１入力端子
２ 第２入力端子
３ 定電流源
４ 電源ライン
５ 出力端子
７ カレントミラー回路
Ｑ１〜Ｑ１５ トランジスタ
Claims (3)
- ベースが入力端子に接続された第１導電型の第１トランジスタを有する増幅器において、
ベースが前記第１トランジスタのベースに接続されるとともにエミッタが第１トランジスタのエミッタに接続され第１トランジスタと等しいベース電流とコレクタ電流を生じる第１導電型の第２トランジスタと、
ベースが第１トランジスタのベースに接続された第２導電型の第３トランジスタと、
第２トランジスタのコレクタ電流を２倍に変換して第３トランジスタのエミッタ電流となす手段と、
を設け、前記第１、第２トランジスタのベース電流を第３トランジスタのベース電流で賄うようにしたことを特徴とする増幅器。 - 前記手段がカレントミラー回路であることを特徴とする請求項１に記載の増幅器。
- ベースが第１入力端子に接続された第１導電型の第１トランジスタと、
ベースが前記第１トランジスタのベースに接続されるとともにエミッタが第１トランジスタのエミッタに接続され第１トランジスタと等しいベース電流とコレクタ電流を生じる第１導電型の第２トランジスタと、
ベースが第１トランジスタのベースに接続された第２導電型の第３トランジスタと、
第２トランジスタのコレクタ電流を２倍に変換して第３トランジスタのエミッタ電流となす第１手段と
エミッタが第１トランジスタと共に共通の定電流源に接続されベースが第２入力端子に接続された第１導電型の第４トランジスタと、
ベースが前記第４トランジスタのベースに接続されるとともにエミッタが第４トランジスタのエミッタに接続され第４トランジスタと等しいベース電流とコレクタ電流を生じる第１導電型の第５トランジスタと、
ベースが第４トランジスタのベースに接続された第２導電型の第６トランジスタと、
第５トランジスタのコレクタ電流を２倍に変換して第６トランジスタのエミッタ電流となす第２手段と
を設け、前記第１、第２トランジスタのベース電流を第３トランジスタのベース電流で賄うとともに、前記第４、第５トランジスタのベース電流を第６トランジスタのベース電流で賄うようにしたことを特徴とする増幅器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06105097A JP3838731B2 (ja) | 1997-03-14 | 1997-03-14 | 増幅器 |
| US09/028,485 US5917381A (en) | 1997-03-14 | 1998-02-24 | Amplifier |
| KR1019980007689A KR19980080024A (ko) | 1997-03-14 | 1998-03-09 | 증폭기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06105097A JP3838731B2 (ja) | 1997-03-14 | 1997-03-14 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256845A JPH10256845A (ja) | 1998-09-25 |
| JP3838731B2 true JP3838731B2 (ja) | 2006-10-25 |
Family
ID=13160013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06105097A Expired - Fee Related JP3838731B2 (ja) | 1997-03-14 | 1997-03-14 | 増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5917381A (ja) |
| JP (1) | JP3838731B2 (ja) |
| KR (1) | KR19980080024A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4592309B2 (ja) * | 2004-03-22 | 2010-12-01 | 新日本無線株式会社 | 入力電流補償回路付き差動増幅回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4492824A (en) * | 1983-08-11 | 1985-01-08 | At&T Bell Laboratories | Speakerphone linear comparator |
| US4786855A (en) * | 1988-02-04 | 1988-11-22 | Linear Technology Inc. | Regulator for current source transistor bias voltage |
| IT1250825B (it) * | 1991-07-29 | 1995-04-21 | St Microelectronics Srl | Amplificatore,particolarmente amplificatore integrato. |
| DE4312117C1 (de) * | 1993-04-14 | 1994-04-14 | Texas Instruments Deutschland | Bandabstands-Referenzspannungsquelle |
-
1997
- 1997-03-14 JP JP06105097A patent/JP3838731B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-24 US US09/028,485 patent/US5917381A/en not_active Expired - Fee Related
- 1998-03-09 KR KR1019980007689A patent/KR19980080024A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US5917381A (en) | 1999-06-29 |
| KR19980080024A (ko) | 1998-11-25 |
| JPH10256845A (ja) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3697679B2 (ja) | 安定化電源回路 | |
| NL8600292A (nl) | Brugversterker. | |
| JPH0476524B2 (ja) | ||
| US5162751A (en) | Amplifier arrangement | |
| JP3838731B2 (ja) | 増幅器 | |
| JPH0851324A (ja) | バッファアンプ | |
| JP3380927B2 (ja) | オペアンプ | |
| JPH05275942A (ja) | 差動増幅回路 | |
| JPS6333726B2 (ja) | ||
| JPH05235645A (ja) | 高速バッファ | |
| JP3325816B2 (ja) | 直流増幅回路のオフセット電圧補正回路 | |
| JP3325813B2 (ja) | 直流増幅回路のオフセット電圧補正回路 | |
| JP4592309B2 (ja) | 入力電流補償回路付き差動増幅回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JPH046130B2 (ja) | ||
| JP2937765B2 (ja) | 電圧制御増幅回路 | |
| JPH0345429B2 (ja) | ||
| JPH0541618A (ja) | 直流オフセツトの補正回路 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JPH11168329A (ja) | ベース電流補償回路 | |
| JP2001027910A (ja) | 直流電圧レベルシフト回路 | |
| JPH03280705A (ja) | 増幅回路 | |
| JPS6155804B2 (ja) | ||
| JPS6212688B2 (ja) | ||
| JPS60128703A (ja) | ダ−リントン差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060801 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |