JPS6155804B2 - - Google Patents
Info
- Publication number
- JPS6155804B2 JPS6155804B2 JP11043878A JP11043878A JPS6155804B2 JP S6155804 B2 JPS6155804 B2 JP S6155804B2 JP 11043878 A JP11043878 A JP 11043878A JP 11043878 A JP11043878 A JP 11043878A JP S6155804 B2 JPS6155804 B2 JP S6155804B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- emitter
- base
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 19
- 230000003321 amplification Effects 0.000 description 27
- 238000003199 nucleic acid amplification method Methods 0.000 description 27
- 230000000295 complement effect Effects 0.000 description 21
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 description 19
- 102100023843 Selenoprotein P Human genes 0.000 description 19
- 229940119265 sepp Drugs 0.000 description 19
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路に適した増幅回路装
置、特に相補型シングルエンデツド プツシユプ
ル出力回路を有する半導体増幅回路装置に関す
る。
置、特に相補型シングルエンデツド プツシユプ
ル出力回路を有する半導体増幅回路装置に関す
る。
従来、相補型シングルエンデツドプツシユプル
出力回路（以下、相補型SEPP出力回路という）
を有する音響増幅用半導体集積回路装置は、第１
図のような回路が知られている。入力段としては
トランジスタQ1，Q2のエミツタが定電流源トラ
ンジスタQ3に接続される差動増幅回路１００が
使用されている。トランジスタQ1のベースに接
続される入力端子１のバイアスは、入力端子１を
抵抗R1，R2の各々の一端を接続する接続点に抵
抗R3を介して接続し、抵抗R1の他端を電源端子
３に、抵抗R2の他端を接地端子４にそれぞれ接
続することによつて決定されている。差動増幅回
路１００は、トランジスタQ1，Q2のエミツタを
共通接続し、そのエミツタ共通接続点にはトラン
ジスタQ3、抵抗R4、抵抗R7、ダイオードD3，D4
からなる定電流源回路の出力端が接続されてい
る。抵抗R4の一端はダイオードD4のカソードと
共に接地端子４に接続されている。トランジスタ
Q1のコレクタは負荷抵抗R5を介して電源端子３
に、トランジスタQ2のコレクタは直接電源端子
３にそれぞれ接続されている。トランジスタQ1
のコレクタと抵抗R5との接続点から差動増幅回
路１００の出力が出力され、その出力は極性反転
用トランジスタQ4のベースに入力されている。
トランジスタQ4のエミツタは電源端子３に、コ
レクタは相補型SEPP出力回路のバイアスである
２個のダイオードD1，D2を介して定電流源を構
成するトランジスタQ5のコレクタにそれぞれ接
続され、トランジスタQ5のエミツタは抵抗R6を
介して接地端子４に接続されている。トランジス
タQ5のベースは、定電圧源を構成する抵抗R7の
一端と２個のダイオードD3，D4の接続点に接続
され、抵抗R7の他端は電源端子３にダイオード
D4のカソードは接地端子４にそれぞれ接続され
ている。トランジスタQ4のコレクタには相補型
SEPP出力回路のNPNトランジスタQ6のベース
を、トランジスタQ5のコレクタには相補型SEPP
出力回路のPNPトランジスタQ7のベースをそれ
ぞれ接続し、トランジスタQ6，Q7のそれぞれの
エミツタを共通接続する。また、トランジスタ
Q6のコレクタは電源端子３に、トランジスタQ7
のコレクタは接地端子４にそれぞれ接続され、ト
ランジスタQ6，Q7のそれぞれのエミツタの共通
接続点には出力端子２が接続され、負荷５の一端
はカツプリングコンデンサC1を介して出力端子
２に接続されており、他端は接地端子４に接続さ
れている。また、トランジスタQ6，Q7のそれぞ
れのエミツタの共通接続点は抵抗R8を介してト
ランジスタQ2のベースに接続され、抵抗R8とト
ランジスタQ2のベースの接続点には、抵抗R9お
よびコンデンサC2を直列接続することによつ
て、負帰還回路を構成している。
出力回路（以下、相補型SEPP出力回路という）
を有する音響増幅用半導体集積回路装置は、第１
図のような回路が知られている。入力段としては
トランジスタQ1，Q2のエミツタが定電流源トラ
ンジスタQ3に接続される差動増幅回路１００が
使用されている。トランジスタQ1のベースに接
続される入力端子１のバイアスは、入力端子１を
抵抗R1，R2の各々の一端を接続する接続点に抵
抗R3を介して接続し、抵抗R1の他端を電源端子
３に、抵抗R2の他端を接地端子４にそれぞれ接
続することによつて決定されている。差動増幅回
路１００は、トランジスタQ1，Q2のエミツタを
共通接続し、そのエミツタ共通接続点にはトラン
ジスタQ3、抵抗R4、抵抗R7、ダイオードD3，D4
からなる定電流源回路の出力端が接続されてい
る。抵抗R4の一端はダイオードD4のカソードと
共に接地端子４に接続されている。トランジスタ
Q1のコレクタは負荷抵抗R5を介して電源端子３
に、トランジスタQ2のコレクタは直接電源端子
３にそれぞれ接続されている。トランジスタQ1
のコレクタと抵抗R5との接続点から差動増幅回
路１００の出力が出力され、その出力は極性反転
用トランジスタQ4のベースに入力されている。
トランジスタQ4のエミツタは電源端子３に、コ
レクタは相補型SEPP出力回路のバイアスである
２個のダイオードD1，D2を介して定電流源を構
成するトランジスタQ5のコレクタにそれぞれ接
続され、トランジスタQ5のエミツタは抵抗R6を
介して接地端子４に接続されている。トランジス
タQ5のベースは、定電圧源を構成する抵抗R7の
一端と２個のダイオードD3，D4の接続点に接続
され、抵抗R7の他端は電源端子３にダイオード
D4のカソードは接地端子４にそれぞれ接続され
ている。トランジスタQ4のコレクタには相補型
SEPP出力回路のNPNトランジスタQ6のベース
を、トランジスタQ5のコレクタには相補型SEPP
出力回路のPNPトランジスタQ7のベースをそれ
ぞれ接続し、トランジスタQ6，Q7のそれぞれの
エミツタを共通接続する。また、トランジスタ
Q6のコレクタは電源端子３に、トランジスタQ7
のコレクタは接地端子４にそれぞれ接続され、ト
ランジスタQ6，Q7のそれぞれのエミツタの共通
接続点には出力端子２が接続され、負荷５の一端
はカツプリングコンデンサC1を介して出力端子
２に接続されており、他端は接地端子４に接続さ
れている。また、トランジスタQ6，Q7のそれぞ
れのエミツタの共通接続点は抵抗R8を介してト
ランジスタQ2のベースに接続され、抵抗R8とト
ランジスタQ2のベースの接続点には、抵抗R9お
よびコンデンサC2を直列接続することによつ
て、負帰還回路を構成している。
かかる音響増幅用半導体集積回路装置に於いて
入力信号にのつた雑音信号や高調波成分信号は、
前記した負帰還回路によつてある程度改善でき
る。しかし、集積回路の製造技術では、出力段の
相補型SEPP出力回路のNPNトランジスタQ6と
PNPトランジスタQ7の電流増幅率を同一にする
ことは困難であり、このため、出力段に歪信号が
生じてしまう。この歪信号は、前記したように出
力段のトランジスタQ6，Q7の電流増幅率が異な
るために生じるものであるから、負帰還回路によ
つてもこの歪信号は消滅しないで、出力端にあら
われ、出力信号の歪率を悪化させてしまうことに
なる。例えば、出力段のNPNトランジスタQ6と
PNPトランジスタQ7の電流増幅率が異なり、
PNPトランジスタQ7のエミツタ電流がNPNトラ
ンジスタQ6のエミツタ電流よりｎだけ少ない場
合、NPNトランジスタQ6のエミツタ電流をIe1、
PNPトランジスタQ7のエミツタ電流をIe2、出力
端に流れる出力電流をIoとすれば、 Ie1＝Ｉ｛C1sinωｔ＋C2sin （２ωｔ−π／２）−C3sin3ωｔ＋…｝
………(1) Ie2＝（Ｉ−ｎ）｛C1sinωｔ＋C2sin （２ωｔ＋π／２）−C3sin3ωｔ＋…｝
………(2) となり、従つて、 Io＝Ie1＋Ie2 ＝（2I−ｎ）（C1sinωｔ−C3sin3ωｔ…） −ｎ（C2cos2ωｔ……） ………(3) となつて、本来相補型SEPP出力回路では出力さ
れない第２次高調波成分電流が発生してしまう。
この第２次高調波成分電流は前記したように負帰
還がかかつても消滅してしまうことはなく、出力
端にそのままあらわれてしまうため、出力電流の
歪率を悪化させてしまう欠点があつた。
入力信号にのつた雑音信号や高調波成分信号は、
前記した負帰還回路によつてある程度改善でき
る。しかし、集積回路の製造技術では、出力段の
相補型SEPP出力回路のNPNトランジスタQ6と
PNPトランジスタQ7の電流増幅率を同一にする
ことは困難であり、このため、出力段に歪信号が
生じてしまう。この歪信号は、前記したように出
力段のトランジスタQ6，Q7の電流増幅率が異な
るために生じるものであるから、負帰還回路によ
つてもこの歪信号は消滅しないで、出力端にあら
われ、出力信号の歪率を悪化させてしまうことに
なる。例えば、出力段のNPNトランジスタQ6と
PNPトランジスタQ7の電流増幅率が異なり、
PNPトランジスタQ7のエミツタ電流がNPNトラ
ンジスタQ6のエミツタ電流よりｎだけ少ない場
合、NPNトランジスタQ6のエミツタ電流をIe1、
PNPトランジスタQ7のエミツタ電流をIe2、出力
端に流れる出力電流をIoとすれば、 Ie1＝Ｉ｛C1sinωｔ＋C2sin （２ωｔ−π／２）−C3sin3ωｔ＋…｝
………(1) Ie2＝（Ｉ−ｎ）｛C1sinωｔ＋C2sin （２ωｔ＋π／２）−C3sin3ωｔ＋…｝
………(2) となり、従つて、 Io＝Ie1＋Ie2 ＝（2I−ｎ）（C1sinωｔ−C3sin3ωｔ…） −ｎ（C2cos2ωｔ……） ………(3) となつて、本来相補型SEPP出力回路では出力さ
れない第２次高調波成分電流が発生してしまう。
この第２次高調波成分電流は前記したように負帰
還がかかつても消滅してしまうことはなく、出力
端にそのままあらわれてしまうため、出力電流の
歪率を悪化させてしまう欠点があつた。
従つて、本発明の目的は、出力段の相補型
SEPP出力回路を構成するNPNトランジスタと
PNPトランジスタの電流増幅率が異なつた場合
に、出力信号に第２次高調波成分信号が現われ、
出力信号の歪率が悪化することを防止する補償回
路を備えた音響増幅用半導体集積回路装置を提供
することにある。
SEPP出力回路を構成するNPNトランジスタと
PNPトランジスタの電流増幅率が異なつた場合
に、出力信号に第２次高調波成分信号が現われ、
出力信号の歪率が悪化することを防止する補償回
路を備えた音響増幅用半導体集積回路装置を提供
することにある。
本発明によれば、相補型SEPP出力回路を構成
する２つの導電型が異なるトランジスタのどちら
か一方のトランジスタのベース、コレクタにそれ
ぞれベース、コレクタが共通接続され、一方のト
ランジスタと同じ導電型の第３のトランジスタ
と、その第３のトランジスタのエミツタと相補型
SEPP出力回路を構成する他方のトランジスタの
コレクタとの間に接続され、かつ第３のトランジ
スタのエミツタ電流密度と一方のトランジスタの
エミツタ電流密度とが等しくなるように抵抗値が
設定された負荷抵抗と、相補型SEPP回路のバイ
アス回路の中間電圧信号と第３のトランジスタの
エミツタに現われる電圧信号とを入力して、その
出力を一方のトランジスタのベースに加える演算
増幅器とを有する半導体増幅回路装置を得る。
する２つの導電型が異なるトランジスタのどちら
か一方のトランジスタのベース、コレクタにそれ
ぞれベース、コレクタが共通接続され、一方のト
ランジスタと同じ導電型の第３のトランジスタ
と、その第３のトランジスタのエミツタと相補型
SEPP出力回路を構成する他方のトランジスタの
コレクタとの間に接続され、かつ第３のトランジ
スタのエミツタ電流密度と一方のトランジスタの
エミツタ電流密度とが等しくなるように抵抗値が
設定された負荷抵抗と、相補型SEPP回路のバイ
アス回路の中間電圧信号と第３のトランジスタの
エミツタに現われる電圧信号とを入力して、その
出力を一方のトランジスタのベースに加える演算
増幅器とを有する半導体増幅回路装置を得る。
上述の様に本発明による回路構成によつて、出
力段の相補型SEPP出力回路を構成するNPNトラ
ンジスタとPNPトランジスタの電流増幅率が異な
つても、その電流増幅率の差に基づく電流の差に
応じた電圧が第３のトランジスタのエミツタに現
われるため、その電圧とバイアス回路の中間電圧
とを入力、比較し、その出力を第３のトランジス
タを設けた方のトランジスタのベースに帰還させ
ることにより、NPNトランジスタとPNPトラン
ジスタのベース・エミツタ間電圧を大きくしたり
あるいは小さくすることによつて、NPN，PNP
双方のトランジスタのエミツタに流れる電流を同
一にするように働く。従つて、前記したような従
来技術の欠点である出力段の相補型SEPP回路を
構成するNPNトランジスタとPNPトランジスタ
との各々の電流増幅率が異なることにより、出力
電流に第２次高調波成分信号が現われ、歪率が悪
化することは、本発明により、即ち出力段の双方
のトランジスタの電流増幅率が異なつても、出力
段の双方のトランジスタに流れるエミツタ電流を
同じにするように働くため、解消できて、低歪率
の音響増幅用半導体集積回路装置を提供できる。
力段の相補型SEPP出力回路を構成するNPNトラ
ンジスタとPNPトランジスタの電流増幅率が異な
つても、その電流増幅率の差に基づく電流の差に
応じた電圧が第３のトランジスタのエミツタに現
われるため、その電圧とバイアス回路の中間電圧
とを入力、比較し、その出力を第３のトランジス
タを設けた方のトランジスタのベースに帰還させ
ることにより、NPNトランジスタとPNPトラン
ジスタのベース・エミツタ間電圧を大きくしたり
あるいは小さくすることによつて、NPN，PNP
双方のトランジスタのエミツタに流れる電流を同
一にするように働く。従つて、前記したような従
来技術の欠点である出力段の相補型SEPP回路を
構成するNPNトランジスタとPNPトランジスタ
との各々の電流増幅率が異なることにより、出力
電流に第２次高調波成分信号が現われ、歪率が悪
化することは、本発明により、即ち出力段の双方
のトランジスタの電流増幅率が異なつても、出力
段の双方のトランジスタに流れるエミツタ電流を
同じにするように働くため、解消できて、低歪率
の音響増幅用半導体集積回路装置を提供できる。
以下、本発明の実施例を図面を用いてより詳細
に説明する。
に説明する。
第２図は本発明の一実施例を示す音響増幅用半
導体集積回路装置の回路図である。第２図に於い
て、従来の音響増幅用半導体集積回路装置に、本
発明に従つて歪率補償回路を設けた回路図が示さ
れている。入力段として、トランジスタQ8，Q9
のエミツタが定電流源トランジスタQ10に接続さ
れる差動増幅回路２００が使用されている。トラ
ンジスタQ8のベースに接続される入力端子６の
バイアスは、抵抗R10とR11の接続点とトランジス
タQ8のベースとを抵抗R13を介して接続すること
によつて決められ、トランジスタQ9のベースと
出力端７とを抵抗R18を介して接続し、トランジ
スタQ9のベースと抵抗R18との接続点に低抗R19
と一端が接地側９に接続されたコンデンサ４の他
端とを直列接続することによつて、負帰還回路が
構成されている。差動増幅回路２００の出力は、
極性反転用トランジスタQ11のベースに入力され
ている。直列接続のダイオードD7，D8によるバ
イアス回路と、トランジスタQ12，抵抗R16および
R15、ダイオードD5およびD6とによつて出力段の
相補型SEPP出力回路を構成するNPNトランジス
タQ13およびPNPトランジスタQ14に流れるバイア
ス電流を決定している。歪率補償回路は以下に記
載するように構成されている。出力段の相補型
SEPP出力回路のPNPトランジスタQ14と同じ構
造のPNPトランジスタQ15を設け、そのエミツタ
にPNPトランジスタQ14およびQ15の各々のエミツ
タ電流密度が等しくなるように抵抗値が決められ
た抵抗R17の一端を接続し、他端を電源端子８に
接続する。トランジスタQ15のコレクタを共通接
地端子９に接続し、トランジスタQ14およびQ15
の各々のベースを共通接続して、その共通接続点
とトランジスタQ12のコレクタとを接続する。ま
た、トランジスタQ15のエミツタを抵抗R22を介し
て演算増幅器５０の反転入力端子に、ダイオード
D7とD8との接続点を抵抗R21を介して演算増幅器
５０の非反転入力端子にそれぞれ接続し、抵抗
R21と演算増幅器５０の非反転入力端子との接続
点に、一端が共通接続端子９に接続された抵抗
R20の他端を接続し、抵抗R22と演算増幅器５０の
反転入力端子との接続点に抵抗R23の一端を、他
端を演算増幅器５０の出力端にそれぞれ接続し、
また演算増幅器５０の出力端を出力段のPNPトラ
ンジスタQ14のベースに接続することによつて、
負帰還回路を構成している。尚、演算増幅器５０
の出力が帰還されることによつて、トランジスタ
Q13およびQ14のエミツタ電流の差の半分だけを
トランジスタQ14のエミツタに流し込み、トラン
ジスタQ13のエミツタには流し込まないように、
トランジスタQ14，Q13のベース電位を引き下げ
るように決定するために抵抗R20，R21，R22およ
びR23の抵抗値を設定する。
導体集積回路装置の回路図である。第２図に於い
て、従来の音響増幅用半導体集積回路装置に、本
発明に従つて歪率補償回路を設けた回路図が示さ
れている。入力段として、トランジスタQ8，Q9
のエミツタが定電流源トランジスタQ10に接続さ
れる差動増幅回路２００が使用されている。トラ
ンジスタQ8のベースに接続される入力端子６の
バイアスは、抵抗R10とR11の接続点とトランジス
タQ8のベースとを抵抗R13を介して接続すること
によつて決められ、トランジスタQ9のベースと
出力端７とを抵抗R18を介して接続し、トランジ
スタQ9のベースと抵抗R18との接続点に低抗R19
と一端が接地側９に接続されたコンデンサ４の他
端とを直列接続することによつて、負帰還回路が
構成されている。差動増幅回路２００の出力は、
極性反転用トランジスタQ11のベースに入力され
ている。直列接続のダイオードD7，D8によるバ
イアス回路と、トランジスタQ12，抵抗R16および
R15、ダイオードD5およびD6とによつて出力段の
相補型SEPP出力回路を構成するNPNトランジス
タQ13およびPNPトランジスタQ14に流れるバイア
ス電流を決定している。歪率補償回路は以下に記
載するように構成されている。出力段の相補型
SEPP出力回路のPNPトランジスタQ14と同じ構
造のPNPトランジスタQ15を設け、そのエミツタ
にPNPトランジスタQ14およびQ15の各々のエミツ
タ電流密度が等しくなるように抵抗値が決められ
た抵抗R17の一端を接続し、他端を電源端子８に
接続する。トランジスタQ15のコレクタを共通接
地端子９に接続し、トランジスタQ14およびQ15
の各々のベースを共通接続して、その共通接続点
とトランジスタQ12のコレクタとを接続する。ま
た、トランジスタQ15のエミツタを抵抗R22を介し
て演算増幅器５０の反転入力端子に、ダイオード
D7とD8との接続点を抵抗R21を介して演算増幅器
５０の非反転入力端子にそれぞれ接続し、抵抗
R21と演算増幅器５０の非反転入力端子との接続
点に、一端が共通接続端子９に接続された抵抗
R20の他端を接続し、抵抗R22と演算増幅器５０の
反転入力端子との接続点に抵抗R23の一端を、他
端を演算増幅器５０の出力端にそれぞれ接続し、
また演算増幅器５０の出力端を出力段のPNPトラ
ンジスタQ14のベースに接続することによつて、
負帰還回路を構成している。尚、演算増幅器５０
の出力が帰還されることによつて、トランジスタ
Q13およびQ14のエミツタ電流の差の半分だけを
トランジスタQ14のエミツタに流し込み、トラン
ジスタQ13のエミツタには流し込まないように、
トランジスタQ14，Q13のベース電位を引き下げ
るように決定するために抵抗R20，R21，R22およ
びR23の抵抗値を設定する。
第２図に於いて、出力段の補相型SEPP出力回
路のNPNトランジスタQ13とPNPトランジスタ
Q14とのそれぞれの電流増幅率が異なつた場合、
演算増幅器５０の出力には、トランジスタQ15の
エミツタ電位とダイオードD7のカソード電位と
の差と演算増幅５０の利得とで決定される電圧が
現われ、その出力電圧がトランジスタQ14および
Q13のベースに帰還されることになる。PNPトラ
ンジスタQ14の電流増幅率が、NPNトランジスタ
Q13の電流増幅率に比して低いならば、トランジ
スタQ14のエミツタ電位はダイオードD7のカソー
ド電位に比して高くなる。これら二つの電位が演
算増幅器５０の入力となり、これらの差と演算増
幅器５０の利得とによつて決定される電圧が演算
増幅器５０の出力電圧となりトランジスタQ14の
ベースに帰還される。この出力電圧は、トランジ
スタQ14のエミツタ電位がダイオードD7のカソー
ド電位に比して高いため、負の値をもつている。
従つて、トランジスタQ14およびQ13のベース電
位は引き下げられるため、帰還がかかる前に比し
て、ベース・エミツタ間電圧がトランジスタQ14
の場合は大きく、トランジスタQ13の場合は小さ
くそれぞれ順方向にバイアスされる。このため、
トランジスタQ14のエミツタ電流はさらに大きく
なり、トランジスタQ13のエミツタ電流は小さく
なつてトランジスタQ14およびQ13のエミツタ電
流を等しくするように働く。従つて、上記した動
作をする補償回路を有する本発明の音響増幅用半
導体集積回路装置では、出力段の相補型SEPP出
力回路のNPNトランジスタとPNPトランジスタ
の電流増幅率が異なつても、出力電流に２次高調
波成分電流の発生はなくなり、歪率の悪化もなく
なる。
路のNPNトランジスタQ13とPNPトランジスタ
Q14とのそれぞれの電流増幅率が異なつた場合、
演算増幅器５０の出力には、トランジスタQ15の
エミツタ電位とダイオードD7のカソード電位と
の差と演算増幅５０の利得とで決定される電圧が
現われ、その出力電圧がトランジスタQ14および
Q13のベースに帰還されることになる。PNPトラ
ンジスタQ14の電流増幅率が、NPNトランジスタ
Q13の電流増幅率に比して低いならば、トランジ
スタQ14のエミツタ電位はダイオードD7のカソー
ド電位に比して高くなる。これら二つの電位が演
算増幅器５０の入力となり、これらの差と演算増
幅器５０の利得とによつて決定される電圧が演算
増幅器５０の出力電圧となりトランジスタQ14の
ベースに帰還される。この出力電圧は、トランジ
スタQ14のエミツタ電位がダイオードD7のカソー
ド電位に比して高いため、負の値をもつている。
従つて、トランジスタQ14およびQ13のベース電
位は引き下げられるため、帰還がかかる前に比し
て、ベース・エミツタ間電圧がトランジスタQ14
の場合は大きく、トランジスタQ13の場合は小さ
くそれぞれ順方向にバイアスされる。このため、
トランジスタQ14のエミツタ電流はさらに大きく
なり、トランジスタQ13のエミツタ電流は小さく
なつてトランジスタQ14およびQ13のエミツタ電
流を等しくするように働く。従つて、上記した動
作をする補償回路を有する本発明の音響増幅用半
導体集積回路装置では、出力段の相補型SEPP出
力回路のNPNトランジスタとPNPトランジスタ
の電流増幅率が異なつても、出力電流に２次高調
波成分電流の発生はなくなり、歪率の悪化もなく
なる。
上記した本発明の作用・効果をより具体的に示
すために、以下に数式を用いてより詳細に説明す
る。
すために、以下に数式を用いてより詳細に説明す
る。
出力段の相補型SEPP出力回路のNPNトランジ
スタQ13とPNPトランジスタQ14とのそれぞれの電
流増幅率が異なるため、NPNトランジスタQ13の
エミツタ電流に比してPNPトランジスタQ14のエ
ミツタ電流がｎだけ少ない場合、トランジスタ
Q15のエミツタ電位はダイオードD7のカソード電
位に比して、前記した電流差ｎに比例した電圧分
だけ高い。従つて、トランジスタQ15のエミツタ
電位とダイオードD7のカソード電位との電位差
と、抵抗R20，R21，R22およびR23によつて決定さ
れる演算増幅器５０の利得とによつてきまる電圧
がトランジスタQ13，Q14のベースに帰還され
る。即ち、演算増幅器５０の入力電圧の差と利得
とによつて決まる電圧が帰還されるため、この電
圧と帰還がかかる前の電圧との和でトランジスタ
Q14のベース・エミツタ間がバイアスされること
になる。尚、演算増幅器５０の利得は、上述した
ように、演算増幅器５０の利得によつて決まる電
圧と帰還がかかる前の電圧との和で、トランジス
タQ14のベース・エミツタ間をバイアスすること
により、トランジスタQ14のエミツタに前記した
電流の差ｎの半分をさらに負荷から引き込むよう
に決定されている。また、演算増幅器５０の出力
はNPNトランジスタQ13にも帰還されるため、ト
ランジスタQ13のベース・エミツタ間電圧は小さ
くなり、前記した電流差ｎの半分は負荷に流れな
くなる。今、負帰還がかかつた場合のトランジス
タQ13のエミツタ電流をIe1，トランジスタQ14の
エミツタ電流をIe2出力電流をIoとすれば、 Ie1＝Ｉ｛C1sinωｔ＋C2sin（２ωｔ−π／２） −C3sin3ωｔ＋……｝−ｎ／２｛C1sinωｔ ＋C2sin（２ωｔ−π／２）−C3sin3ωｔ＋……｝ ＝（Ｉ−ｎ／２）C1sinωｔ ＋（Ｉ−ｎ／２）C2sin （２ωｔ−π／２）−（Ｉ−ｎ／２）C3sin3ωｔ＋… …(4) Ie2＝（Ｉ−ｎ）｛C1sinωｔ＋C2sin（２ωｔ ＋π／２）−C3sin3ωｔ……｝＋ｎ／２ ｛C1sinωｔ＋C2sin（２ωｔ＋π／２） −C3sin3ωｔ…｝＝（Ｉ−ｎ／２）C1sinωｔ ＋（Ｉ−ｎ／２）C2sin（２ωｔ＋π／２） ＋（Ｉ−ｎ／２）sin3ωｔ ………(5) となり、Ioは Io＝Ie1＋Ie2 ＝２｛（Ｉ−ｎ／２）C1sinωｔ −（Ｉ−ｎ／２）sin3ωｔ−……｝ ……(6) となつて、出力電流には第２次高調波成分電流は
発生しない。従つて、本発明では、相補型SEPP
出力回路の電流増幅率が異なつても、出力には第
２次高調波成分電流は現われないため、歪率は悪
化せず、低歪率の音響増幅用半導体集積回路装置
を得ることができる。
スタQ13とPNPトランジスタQ14とのそれぞれの電
流増幅率が異なるため、NPNトランジスタQ13の
エミツタ電流に比してPNPトランジスタQ14のエ
ミツタ電流がｎだけ少ない場合、トランジスタ
Q15のエミツタ電位はダイオードD7のカソード電
位に比して、前記した電流差ｎに比例した電圧分
だけ高い。従つて、トランジスタQ15のエミツタ
電位とダイオードD7のカソード電位との電位差
と、抵抗R20，R21，R22およびR23によつて決定さ
れる演算増幅器５０の利得とによつてきまる電圧
がトランジスタQ13，Q14のベースに帰還され
る。即ち、演算増幅器５０の入力電圧の差と利得
とによつて決まる電圧が帰還されるため、この電
圧と帰還がかかる前の電圧との和でトランジスタ
Q14のベース・エミツタ間がバイアスされること
になる。尚、演算増幅器５０の利得は、上述した
ように、演算増幅器５０の利得によつて決まる電
圧と帰還がかかる前の電圧との和で、トランジス
タQ14のベース・エミツタ間をバイアスすること
により、トランジスタQ14のエミツタに前記した
電流の差ｎの半分をさらに負荷から引き込むよう
に決定されている。また、演算増幅器５０の出力
はNPNトランジスタQ13にも帰還されるため、ト
ランジスタQ13のベース・エミツタ間電圧は小さ
くなり、前記した電流差ｎの半分は負荷に流れな
くなる。今、負帰還がかかつた場合のトランジス
タQ13のエミツタ電流をIe1，トランジスタQ14の
エミツタ電流をIe2出力電流をIoとすれば、 Ie1＝Ｉ｛C1sinωｔ＋C2sin（２ωｔ−π／２） −C3sin3ωｔ＋……｝−ｎ／２｛C1sinωｔ ＋C2sin（２ωｔ−π／２）−C3sin3ωｔ＋……｝ ＝（Ｉ−ｎ／２）C1sinωｔ ＋（Ｉ−ｎ／２）C2sin （２ωｔ−π／２）−（Ｉ−ｎ／２）C3sin3ωｔ＋… …(4) Ie2＝（Ｉ−ｎ）｛C1sinωｔ＋C2sin（２ωｔ ＋π／２）−C3sin3ωｔ……｝＋ｎ／２ ｛C1sinωｔ＋C2sin（２ωｔ＋π／２） −C3sin3ωｔ…｝＝（Ｉ−ｎ／２）C1sinωｔ ＋（Ｉ−ｎ／２）C2sin（２ωｔ＋π／２） ＋（Ｉ−ｎ／２）sin3ωｔ ………(5) となり、Ioは Io＝Ie1＋Ie2 ＝２｛（Ｉ−ｎ／２）C1sinωｔ −（Ｉ−ｎ／２）sin3ωｔ−……｝ ……(6) となつて、出力電流には第２次高調波成分電流は
発生しない。従つて、本発明では、相補型SEPP
出力回路の電流増幅率が異なつても、出力には第
２次高調波成分電流は現われないため、歪率は悪
化せず、低歪率の音響増幅用半導体集積回路装置
を得ることができる。
また、PNPトランジスタQ14と同一形状のトラ
ンジスタQ15は集積回路製造技術では容易に製造
でき、その特性も同一のものとすることができる
ため、半導体集積回路化に適した音響増幅回路と
いうことができる。
ンジスタQ15は集積回路製造技術では容易に製造
でき、その特性も同一のものとすることができる
ため、半導体集積回路化に適した音響増幅回路と
いうことができる。
第３図は、第２図の演算増幅器５０を具体的に
実現した回路図である。尚第３図に於いて、第２
図と同一のところは同一符号をふしている。ダイ
オードD7のカソードを非反転入力端であるトラ
ンジスタQ16のベースに抵抗R21を介して接続し、
そのベースには一端が接地端子９に接続された抵
抗R20の他端が接続され、トランジスタQ15のエミ
ツタを反転入力端であるトランジスタQ17のベー
スに抵抗R22を介して接続し、トランジスタQ16お
よびQ17のそれぞれエミツタを共通接続し、エミ
ツタ共通接続点には、一端が接地端子９に接続さ
れた抵抗R24の他端を接続し、トランジスタQ16の
コレクタに一端が電源端子８に接続された抵抗
R25の他端を接続し、トランジスタQ17のコレクタ
と電源端子８とを接続することによつて差動増幅
回路３００を構成している。抵抗R25の他端とト
ランジスタQ16のコレクタとの接続点を極性反転
のトランジスタQ18のベースに接続し、エミツタ
を電源端子８に、コレクタを直列接続されたダイ
オードD9，D10および抵抗R26を介して接地端子
９に接続する。トランジスタQ19のベースをトラ
ンジスタQ18のコレクタに、コレクタを電源端子
９にエミツタを直列接続されたダイオードD11お
よび抵抗R27を介して共通接地端子９にそれぞれ
接続する。ダイオードD11と抵抗R27の接続点か
ら、演算増幅器５０の出力をとり、この出力端と
トランジスタQ14のベースとを接続し、また、出
力端とトランジスタQ17のベースとを抵抗R23を介
して接続して負帰還を構成する。
実現した回路図である。尚第３図に於いて、第２
図と同一のところは同一符号をふしている。ダイ
オードD7のカソードを非反転入力端であるトラ
ンジスタQ16のベースに抵抗R21を介して接続し、
そのベースには一端が接地端子９に接続された抵
抗R20の他端が接続され、トランジスタQ15のエミ
ツタを反転入力端であるトランジスタQ17のベー
スに抵抗R22を介して接続し、トランジスタQ16お
よびQ17のそれぞれエミツタを共通接続し、エミ
ツタ共通接続点には、一端が接地端子９に接続さ
れた抵抗R24の他端を接続し、トランジスタQ16の
コレクタに一端が電源端子８に接続された抵抗
R25の他端を接続し、トランジスタQ17のコレクタ
と電源端子８とを接続することによつて差動増幅
回路３００を構成している。抵抗R25の他端とト
ランジスタQ16のコレクタとの接続点を極性反転
のトランジスタQ18のベースに接続し、エミツタ
を電源端子８に、コレクタを直列接続されたダイ
オードD9，D10および抵抗R26を介して接地端子
９に接続する。トランジスタQ19のベースをトラ
ンジスタQ18のコレクタに、コレクタを電源端子
９にエミツタを直列接続されたダイオードD11お
よび抵抗R27を介して共通接地端子９にそれぞれ
接続する。ダイオードD11と抵抗R27の接続点か
ら、演算増幅器５０の出力をとり、この出力端と
トランジスタQ14のベースとを接続し、また、出
力端とトランジスタQ17のベースとを抵抗R23を介
して接続して負帰還を構成する。
以上説明した回路は、容易に半導体集積回路化
が可能であり、低歪率の音響増幅用半導体集積回
路装置を実現するものである。
が可能であり、低歪率の音響増幅用半導体集積回
路装置を実現するものである。
本発明の実施例では、本発明によるところの第
３のトランジスタを相補型SEPP出力回路のPNP
トランジスタQ14に対して設けることによつて出
力信号に含まれる歪信号を除去する実施例を示し
たが、この第３のトランジスタをNPNトランジ
スタQ13に対して設けた場合にでも本発明の作
用・効果を得ることができる。しかし、現在の半
導体集積回路装置の製造技術では、PNPトランジ
スタの電流増幅率をNPNトランジスタの電流増
幅率と同等に上げることは困難なため、出力電流
に現われる歪信号の発生は主に出力段のPNPトラ
ンジスタに起因する。従つて、本発明によるとこ
ろの第３のトランジスタを出力段のPNPトランジ
スタに設ける方が、より顕著な本発明の作用・効
果を得ることができる。
３のトランジスタを相補型SEPP出力回路のPNP
トランジスタQ14に対して設けることによつて出
力信号に含まれる歪信号を除去する実施例を示し
たが、この第３のトランジスタをNPNトランジ
スタQ13に対して設けた場合にでも本発明の作
用・効果を得ることができる。しかし、現在の半
導体集積回路装置の製造技術では、PNPトランジ
スタの電流増幅率をNPNトランジスタの電流増
幅率と同等に上げることは困難なため、出力電流
に現われる歪信号の発生は主に出力段のPNPトラ
ンジスタに起因する。従つて、本発明によるとこ
ろの第３のトランジスタを出力段のPNPトランジ
スタに設ける方が、より顕著な本発明の作用・効
果を得ることができる。
第１図は従来の音響増幅用半導体集積回路装置
を示す回路図であり、第２図は本発明の一実施例
を示す音響増幅用半導体集積回路装置の回路図で
あり、第３図は第２図に於ける演算増幅器の具体
的回路図を示した音響増幅用半導体集積回路装置
の回路図である。 １，６……入力端子、２，７……出力端子、
３，８……電源端子、４，９……接地端子、５，
１０……負荷、１００，２００，３００……差増
幅回路、５０……演算増幅器、R1乃至R27……抵
抗、Q1乃至Q19……トランジスタ、D1乃至D11…
…ダイオード、C1乃至C4……コンデンサ。
を示す回路図であり、第２図は本発明の一実施例
を示す音響増幅用半導体集積回路装置の回路図で
あり、第３図は第２図に於ける演算増幅器の具体
的回路図を示した音響増幅用半導体集積回路装置
の回路図である。 １，６……入力端子、２，７……出力端子、
３，８……電源端子、４，９……接地端子、５，
１０……負荷、１００，２００，３００……差増
幅回路、５０……演算増幅器、R1乃至R27……抵
抗、Q1乃至Q19……トランジスタ、D1乃至D11…
…ダイオード、C1乃至C4……コンデンサ。
Claims (1)
- １ 各々のエミツタが共通に接続された第１のト
ランジスタおよび該第１のトランジスタとは逆導
電型の第２のトランジスタを有する出力段と、該
エミツタ共通接続点から出力をとり出す手段と、
前記出力段を駆動する駆動段と、前記出力段のバ
イアス電流を決定するバイアス回路と、前記第１
および第２のトランジスタの一方のベースおよび
コレクタにそれぞれベースおよびコレクタが共通
に接続され前記一方のトランジスタと同じ導電型
を有する第３のトランジスタと、該第３のトラン
ジスタのエミツタに接続され前記一方のトランジ
スタのエミツタ電流密度と前記第３のトランジス
タのエミツタ電流密度とが等しくなるように抵抗
値が設定された負荷抵抗と、前記バイアス回路の
中間電圧点と前記第３のトランジスタのエミツタ
との双方の信号を受け出力を前記一方のトランジ
スタのベースに加える演算増幅器とを備えること
を特徴とする半導体増幅回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11043878A JPS5537072A (en) | 1978-09-07 | 1978-09-07 | Semiconductor amplifier circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11043878A JPS5537072A (en) | 1978-09-07 | 1978-09-07 | Semiconductor amplifier circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5537072A JPS5537072A (en) | 1980-03-14 |
| JPS6155804B2 true JPS6155804B2 (ja) | 1986-11-29 |
Family
ID=14535720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11043878A Granted JPS5537072A (en) | 1978-09-07 | 1978-09-07 | Semiconductor amplifier circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5537072A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4499523A (en) * | 1983-03-30 | 1985-02-12 | International Business Machines Corporation | Electronic component assembly with a printed circuit board unit and cover |
-
1978
- 1978-09-07 JP JP11043878A patent/JPS5537072A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5537072A (en) | 1980-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3997849A (en) | Push-pull amplifier | |
| JPH0322723B2 (ja) | ||
| JPS6212692B2 (ja) | ||
| US3946325A (en) | Transistor amplifier | |
| US3541465A (en) | Transistor differential amplifier circuit | |
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| US3529254A (en) | Class b amplifier circuit | |
| US4267521A (en) | Compound transistor circuitry | |
| JPS6155804B2 (ja) | ||
| JPH04369105A (ja) | 増幅器 | |
| US4137506A (en) | Compound transistor circuitry | |
| JPH0362042B2 (ja) | ||
| JPH0220164B2 (ja) | ||
| JPH05102755A (ja) | 差動増幅器 | |
| JPH0221784Y2 (ja) | ||
| JPH0851324A (ja) | バッファアンプ | |
| JP3733188B2 (ja) | パワーアンプ | |
| JPS6333726B2 (ja) | ||
| JPH0133046B2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPS6259926B2 (ja) | ||
| JPS646583Y2 (ja) | ||
| GB2047031A (en) | Power-amplifying circuit | |
| JPS6223133Y2 (ja) | ||
| JP2937765B2 (ja) | 電圧制御増幅回路 |