JPH10256845A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH10256845A JPH10256845A JP9061050A JP6105097A JPH10256845A JP H10256845 A JPH10256845 A JP H10256845A JP 9061050 A JP9061050 A JP 9061050A JP 6105097 A JP6105097 A JP 6105097A JP H10256845 A JPH10256845 A JP H10256845A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- amplifier
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45031—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are compositions of multiple transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45561—Indexing scheme relating to differential amplifiers the IC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45584—Indexing scheme relating to differential amplifiers the IC comprising extra differentially coupled transistors for controlling purposes only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45722—Indexing scheme relating to differential amplifiers the LC comprising one or more source followers, as post buffer or driver stages, in cascade in the LC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】外部からベース電流を供給する必要がなく、オ
フセットも生じない増幅器を提供する。 【解決手段】ベースが入力端子１に接続された第１導電
型の第１トランジスタＱ１を有する増幅器において、ベ
ースが前記第１トランジスタＱ１のベースに接続された
第１導電型の第２トランジスタＱ３と；ベースが第１ト
ランジスタＱ１のベースに接続された第２導電型の第３
トランジスタＱ５と；第２トランジスタＱ３のコレクタ
電流を２倍に変換して第３トランジスタのエミッタ電流
となすカレントミラー回路７とを設け、第１、第２トラ
ンジスタＱ１、Ｑ３のベース電流を第３トランジスタＱ
５のベース電流で賄う。
フセットも生じない増幅器を提供する。 【解決手段】ベースが入力端子１に接続された第１導電
型の第１トランジスタＱ１を有する増幅器において、ベ
ースが前記第１トランジスタＱ１のベースに接続された
第１導電型の第２トランジスタＱ３と；ベースが第１ト
ランジスタＱ１のベースに接続された第２導電型の第３
トランジスタＱ５と；第２トランジスタＱ３のコレクタ
電流を２倍に変換して第３トランジスタのエミッタ電流
となすカレントミラー回路７とを設け、第１、第２トラ
ンジスタＱ１、Ｑ３のベース電流を第３トランジスタＱ
５のベース電流で賄う。
Description
【０００１】
【発明の属する技術分野】本発明はトランジスタを用い
た増幅器に関するものである。
た増幅器に関するものである。
【０００２】
【従来の技術】図３は従来の差動増幅器の一例を示して
いる。この増幅器は一対のトランジスタＴ１、Ｔ２のエ
ミッタを定電流源３５に共通に接続し、ベースをそれぞ
れ、第１、第２の入力端子３１、３２に接続している。
トランジスタＴ１、Ｔ２のコレクタはカレントミラー回
路を成すトランジスタＴ３、Ｔ４に接続され、それらの
出力はトランジスタＴ５を介して出力端子３３へ導出さ
れる。３４は電源ラインであり、３６はトランジスタＴ
５のエミッタに接続された定電流源である。入力端子３
１、３２間に加えられた入力信号は増幅されて出力端子
に得られる。
いる。この増幅器は一対のトランジスタＴ１、Ｔ２のエ
ミッタを定電流源３５に共通に接続し、ベースをそれぞ
れ、第１、第２の入力端子３１、３２に接続している。
トランジスタＴ１、Ｔ２のコレクタはカレントミラー回
路を成すトランジスタＴ３、Ｔ４に接続され、それらの
出力はトランジスタＴ５を介して出力端子３３へ導出さ
れる。３４は電源ラインであり、３６はトランジスタＴ
５のエミッタに接続された定電流源である。入力端子３
１、３２間に加えられた入力信号は増幅されて出力端子
に得られる。
【０００３】
【発明が解決しようとする課題】しかしながら、この増
幅器では、第１、第２入力端子３１、３２に常にトラン
ジスタＴ１、Ｔ２のベース電流を供給しなければ動作さ
せることができない。また、定電流Ｉを増加すると、そ
れに応じて、供給するベース電流も増加しなければなら
なかった。しかも、この回路では、第１、第２入力端子
３１、３２間でベース電流の誤差が生じると、出力にオ
フセットが生じるという欠点があった。
幅器では、第１、第２入力端子３１、３２に常にトラン
ジスタＴ１、Ｔ２のベース電流を供給しなければ動作さ
せることができない。また、定電流Ｉを増加すると、そ
れに応じて、供給するベース電流も増加しなければなら
なかった。しかも、この回路では、第１、第２入力端子
３１、３２間でベース電流の誤差が生じると、出力にオ
フセットが生じるという欠点があった。
【０００４】本発明はこのような点に鑑みなされたもの
であって、実質的に外部からベース電流を供給する必要
がなく、オフセットの少ない増幅器を提供することを目
的とする。
であって、実質的に外部からベース電流を供給する必要
がなく、オフセットの少ない増幅器を提供することを目
的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、ベースが入力端子に接続された第１導電
型の第１トランジスタを有する増幅器において、ベース
が前記第１トランジスタのベースに接続された第１導電
型の第２トランジスタと；ベースが第１トランジスタの
ベースに接続された第２導電型の第３トランジスタと；
第２トランジスタのコレクタ電流を２倍に変換して第３
トランジスタのエミッタ電流となす手段とを設け、前記
第１、第２トランジスタのベース電流を第３トランジス
タのベース電流で賄うようにしている。
め本発明では、ベースが入力端子に接続された第１導電
型の第１トランジスタを有する増幅器において、ベース
が前記第１トランジスタのベースに接続された第１導電
型の第２トランジスタと；ベースが第１トランジスタの
ベースに接続された第２導電型の第３トランジスタと；
第２トランジスタのコレクタ電流を２倍に変換して第３
トランジスタのエミッタ電流となす手段とを設け、前記
第１、第２トランジスタのベース電流を第３トランジス
タのベース電流で賄うようにしている。
【０００６】このような構成によると、第１トランジス
タと第２トランジスタに対して第３トランジスタは逆導
電型であるため、第３トランジスタを流れるベース電流
は第１、第２トランジスタのベースに等分に流れる。逆
にいえば、増幅用の第１トランジスタのベース電流は第
３トランジスタから供給される。このため、外部からベ
ース電流を供給しなくても、この増幅器は動作する。
尚、増幅器は高入力インピーダンスとなる。
タと第２トランジスタに対して第３トランジスタは逆導
電型であるため、第３トランジスタを流れるベース電流
は第１、第２トランジスタのベースに等分に流れる。逆
にいえば、増幅用の第１トランジスタのベース電流は第
３トランジスタから供給される。このため、外部からベ
ース電流を供給しなくても、この増幅器は動作する。
尚、増幅器は高入力インピーダンスとなる。
【０００７】
【発明の実施の形態】図１において、定電流源３にエミ
ッタが共通に接続されたＮＰＮ型のトランジスタＱ１、
Ｑ２はそのベースが、それぞれ第１、第２入力端子１、
２に接続されている。トランジスタＱ１のコレクタはカ
レントミラー回路の入力側を成すＰＮＰトランジスタＱ
１１のコレクタ・ベースに接続され、トランジスタＱ２
のコレクタは、そのカレントミラー回路の出力側を成す
ＰＮＰトランジスタＱ１２のコレクタに接続されてい
る。
ッタが共通に接続されたＮＰＮ型のトランジスタＱ１、
Ｑ２はそのベースが、それぞれ第１、第２入力端子１、
２に接続されている。トランジスタＱ１のコレクタはカ
レントミラー回路の入力側を成すＰＮＰトランジスタＱ
１１のコレクタ・ベースに接続され、トランジスタＱ２
のコレクタは、そのカレントミラー回路の出力側を成す
ＰＮＰトランジスタＱ１２のコレクタに接続されてい
る。
【０００８】また、トランジスタＱ２とＱ１２のコレク
タはトランジスタＱ１３のベースに接続されている。ト
ランジスタＱ１３はバッファ用であり、そのコレクタは
電源ライン４に接続され、エミッタは出力端子５と定電
流源６に接続されている。トランジスタＱ１、Ｑ２のベ
ース側にはそれぞれのベース電流を供給するための回路
が設けられている。Ｑ３はベースが入力端子１に接続さ
れたＮＰＮ型のトランジスタであり、Ｑ５は同じくベー
スが入力端子１に接続されたＰＮＰ型のトランジスタで
あり、そのコレクタは基準電位点に接続されている。
タはトランジスタＱ１３のベースに接続されている。ト
ランジスタＱ１３はバッファ用であり、そのコレクタは
電源ライン４に接続され、エミッタは出力端子５と定電
流源６に接続されている。トランジスタＱ１、Ｑ２のベ
ース側にはそれぞれのベース電流を供給するための回路
が設けられている。Ｑ３はベースが入力端子１に接続さ
れたＮＰＮ型のトランジスタであり、Ｑ５は同じくベー
スが入力端子１に接続されたＰＮＰ型のトランジスタで
あり、そのコレクタは基準電位点に接続されている。
【０００９】トランジスタＱ３のエミッタは定電流源３
に接続され、コレクタはカレントミラー回路７の入力側
を成すＰＮＰトランジスタＱ７のコレクタに接続されて
いる。カレントミラー回路７は、そのトランジスタＱ７
と、トランジスタＱ７に比べて２倍の電流容量をもつよ
うに面積比が設定されたＰＮＰ型のトランジスタＱ９
と、トランジスタＱ７のベース・コレクタ間を接続する
ＰＮＰ型のトランジスタＱ１４とから成っている。尚、
トランジスタＱ７、Ｑ９のエミッタは電源ライン４に接
続され、トランジスタＱ１４のコレクタは基準電位点に
接続され、定電流源３及び６の他端は基準電位点に接続
されている。
に接続され、コレクタはカレントミラー回路７の入力側
を成すＰＮＰトランジスタＱ７のコレクタに接続されて
いる。カレントミラー回路７は、そのトランジスタＱ７
と、トランジスタＱ７に比べて２倍の電流容量をもつよ
うに面積比が設定されたＰＮＰ型のトランジスタＱ９
と、トランジスタＱ７のベース・コレクタ間を接続する
ＰＮＰ型のトランジスタＱ１４とから成っている。尚、
トランジスタＱ７、Ｑ９のエミッタは電源ライン４に接
続され、トランジスタＱ１４のコレクタは基準電位点に
接続され、定電流源３及び６の他端は基準電位点に接続
されている。
【００１０】トランジスタＱ５のエミッタはトランジス
タＱ９のコレクタと接続されている。そして、トランジ
スタＱ５はトランジスタＱ９の出力電流を受け入れる電
流容量をもつように形成されている。
タＱ９のコレクタと接続されている。そして、トランジ
スタＱ５はトランジスタＱ９の出力電流を受け入れる電
流容量をもつように形成されている。
【００１１】今、ＮＰＮ型のトランジスタＱ１のコレク
タ電流をＩCQ1、ベース電流をＩBQ1とすると、ＩCQ1、
ＩBQ1はそれぞれトランジスタＱ３のコレクタ電流
ＩCQ3、ＩBQ3と等しい。従って、入力端子１側のベース
電流は２ＩBQ1であり、トランジスタの電流増幅率をβ
とすると、 ２ＩBQ1＝２ＩCQ1／β・・・・・（１） で表わされる。
タ電流をＩCQ1、ベース電流をＩBQ1とすると、ＩCQ1、
ＩBQ1はそれぞれトランジスタＱ３のコレクタ電流
ＩCQ3、ＩBQ3と等しい。従って、入力端子１側のベース
電流は２ＩBQ1であり、トランジスタの電流増幅率をβ
とすると、 ２ＩBQ1＝２ＩCQ1／β・・・・・（１） で表わされる。
【００１２】トランジスタＱ３のコレクタ電流ＩCQ1は
２ＩCQ1となってトランジスタＱ５のエミッタに流れ込
む。このため、トランジスタＱ５のベース電流は、トラ
ンジスタＱ５の電流増幅率をβ’とすると、 −２ＩCQ1／β’・・・・・・・・ （２） で表わされる。従って、入力端子１のベース電流は、
（１）式と（２）式の和より、 ２ＩCQ1／β−２ＩCQ1／β’・・・・・（３） となる。
２ＩCQ1となってトランジスタＱ５のエミッタに流れ込
む。このため、トランジスタＱ５のベース電流は、トラ
ンジスタＱ５の電流増幅率をβ’とすると、 −２ＩCQ1／β’・・・・・・・・ （２） で表わされる。従って、入力端子１のベース電流は、
（１）式と（２）式の和より、 ２ＩCQ1／β−２ＩCQ1／β’・・・・・（３） となる。
【００１３】ここで、ＮＰＮ型トランジスタとＰＮＰ型
トランジスタの電流増幅率β、β’を極めて近いものと
すると、（３）式は実質的に０となる。これは入力端子
１に電流が流れない（高入力インピーダンス）ことを意
味する。従って、定電流源３の定電流Ｉ1の増減に拘り
なく、外部から電流を供給しなくてもよいことになる。
トランジスタの電流増幅率β、β’を極めて近いものと
すると、（３）式は実質的に０となる。これは入力端子
１に電流が流れない（高入力インピーダンス）ことを意
味する。従って、定電流源３の定電流Ｉ1の増減に拘り
なく、外部から電流を供給しなくてもよいことになる。
【００１４】そして、ベース電流の誤差によってオフセ
ットが生じることもない。尚、この場合、トランジスタ
Ｑ２のベース側、従って入力端子２側にも同一の構成が
設けられている。トランジスタＱ４、Ｑ６、Ｑ８、Ｑ１
０、Ｑ１５は前述したトランジスタＱ３、Ｑ５、Ｑ７、
Ｑ９、Ｑ１４にそれぞれ対応している。
ットが生じることもない。尚、この場合、トランジスタ
Ｑ２のベース側、従って入力端子２側にも同一の構成が
設けられている。トランジスタＱ４、Ｑ６、Ｑ８、Ｑ１
０、Ｑ１５は前述したトランジスタＱ３、Ｑ５、Ｑ７、
Ｑ９、Ｑ１４にそれぞれ対応している。
【００１５】図２は図１の各トランジスタの導電型を逆
にするとともに図１のトランジスタＱ１４、Ｑ１５を省
略した場合の実施形態であり、この場合でも本発明の効
果は変わらない。また、図１、図２の実施形態では、差
動増幅器として構成しているが、差動型でない通常の増
幅器であっても本発明を適用できる。
にするとともに図１のトランジスタＱ１４、Ｑ１５を省
略した場合の実施形態であり、この場合でも本発明の効
果は変わらない。また、図１、図２の実施形態では、差
動増幅器として構成しているが、差動型でない通常の増
幅器であっても本発明を適用できる。
【００１６】
【発明の効果】以上説明したように本発明によれば、実
質的にベース電流を外部から供給する必要がなく、入力
インピーダンスが高く、オフセットの少ない増幅器を実
現できる。
質的にベース電流を外部から供給する必要がなく、入力
インピーダンスが高く、オフセットの少ない増幅器を実
現できる。
【図１】本発明の一実施形態に係る増幅器の回路図。
【図２】本発明の他の実施形態に係る増幅器の回路図。
【図３】従来例の回路図。
１ 第１入力端子 ２ 第２入力端子 ３ 定電流源 ４ 電源ライン ５ 出力端子 ７ カレントミラー回路 Ｑ１〜Ｑ１５ トランジスタ
Claims (3)
- 【請求項１】ベースが入力端子に接続された第１導電型
の第１トランジスタを有する増幅器において、 ベースが前記第１トランジスタのベースに接続された第
１導電型の第２トランジスタと、 ベースが第１トランジスタのベースに接続された第２導
電型の第３トランジスタと、 第２トランジスタのコレクタ電流を２倍に変換して第３
トランジスタのエミッタ電流となす手段と、 を設け、前記第１、第２トランジスタのベース電流を第
３トランジスタのベース電流で賄うようにしたことを特
徴とする増幅器。 - 【請求項２】前記手段がカレントミラー回路であること
を特徴とする請求項１に記載の増幅器。 - 【請求項３】更に、エミッタが第１トランジスタのエミ
ッタとともに共通の定電流源に接続されベースが第２入
力端子に接続された第１導電型の第４トランジスタと、
第２、第３トランジスタに対応する回路構成で第４トラ
ンジスタに接続された第５、第６トランジスタとを具備
して成る差動増幅器を成す請求項１に記載の増幅器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06105097A JP3838731B2 (ja) | 1997-03-14 | 1997-03-14 | 増幅器 |
| US09/028,485 US5917381A (en) | 1997-03-14 | 1998-02-24 | Amplifier |
| KR1019980007689A KR19980080024A (ko) | 1997-03-14 | 1998-03-09 | 증폭기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06105097A JP3838731B2 (ja) | 1997-03-14 | 1997-03-14 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256845A true JPH10256845A (ja) | 1998-09-25 |
| JP3838731B2 JP3838731B2 (ja) | 2006-10-25 |
Family
ID=13160013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06105097A Expired - Fee Related JP3838731B2 (ja) | 1997-03-14 | 1997-03-14 | 増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5917381A (ja) |
| JP (1) | JP3838731B2 (ja) |
| KR (1) | KR19980080024A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005269555A (ja) * | 2004-03-22 | 2005-09-29 | New Japan Radio Co Ltd | 入力電流補償回路付き差動増幅回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4492824A (en) * | 1983-08-11 | 1985-01-08 | At&T Bell Laboratories | Speakerphone linear comparator |
| US4786855A (en) * | 1988-02-04 | 1988-11-22 | Linear Technology Inc. | Regulator for current source transistor bias voltage |
| IT1250825B (it) * | 1991-07-29 | 1995-04-21 | St Microelectronics Srl | Amplificatore,particolarmente amplificatore integrato. |
| DE4312117C1 (de) * | 1993-04-14 | 1994-04-14 | Texas Instruments Deutschland | Bandabstands-Referenzspannungsquelle |
-
1997
- 1997-03-14 JP JP06105097A patent/JP3838731B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-24 US US09/028,485 patent/US5917381A/en not_active Expired - Fee Related
- 1998-03-09 KR KR1019980007689A patent/KR19980080024A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005269555A (ja) * | 2004-03-22 | 2005-09-29 | New Japan Radio Co Ltd | 入力電流補償回路付き差動増幅回路 |
| JP4592309B2 (ja) * | 2004-03-22 | 2010-12-01 | 新日本無線株式会社 | 入力電流補償回路付き差動増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5917381A (en) | 1999-06-29 |
| KR19980080024A (ko) | 1998-11-25 |
| JP3838731B2 (ja) | 2006-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786731A (en) | Class AB complementary transistor output stage having large output swing and large output drive | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| NL8600292A (nl) | Brugversterker. | |
| JPH03119814A (ja) | 電流ミラー回路 | |
| US5389894A (en) | Power amplifier having high output voltage swing and high output drive current | |
| JPH0476524B2 (ja) | ||
| JPS6212692B2 (ja) | ||
| JP2869664B2 (ja) | 電流増幅器 | |
| JP3399329B2 (ja) | 演算増幅器 | |
| JP3838731B2 (ja) | 増幅器 | |
| US4453134A (en) | High voltage operational amplifier | |
| JPH04196704A (ja) | 増幅回路 | |
| JPH0851324A (ja) | バッファアンプ | |
| JPH0362042B2 (ja) | ||
| JP3380927B2 (ja) | オペアンプ | |
| JPH05235645A (ja) | 高速バッファ | |
| JPH0198307A (ja) | トランジスタ増幅器 | |
| JPH0753299Y2 (ja) | 電力増幅回路 | |
| JPH0541618A (ja) | 直流オフセツトの補正回路 | |
| JPH04119005A (ja) | 演算増幅回路 | |
| JPH0345429B2 (ja) | ||
| JPH01278108A (ja) | 差動増幅回路 | |
| JPH03280705A (ja) | 増幅回路 | |
| JPS62179207A (ja) | トランジスタ増幅器のオフセツト補正回路 | |
| JPH11168329A (ja) | ベース電流補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060801 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |