JPH03119814A - 電流ミラー回路 - Google Patents
電流ミラー回路Info
- Publication number
- JPH03119814A JPH03119814A JP2255458A JP25545890A JPH03119814A JP H03119814 A JPH03119814 A JP H03119814A JP 2255458 A JP2255458 A JP 2255458A JP 25545890 A JP25545890 A JP 25545890A JP H03119814 A JPH03119814 A JP H03119814A
- Authority
- JP
- Japan
- Prior art keywords
- current mirror
- mirror element
- coupled
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、電流ミラーに関する。ざらに詳しくは、バイ
ポーラ技術において実現できる低電圧電流ミラーに関す
る。
ポーラ技術において実現できる低電圧電流ミラーに関す
る。
（従来の技術）
単一の電流ミラー、たとえば第１図に示す単一電流ミラ
ーは、当業によく知られている。しかし、このような配
列は、精度が不十分である場合が多く、特に、２個の横
型ｐｎｐトランジスタ４と６のような低ゲイン素子と共
に用いられるときは、精度が低い。電流ミラー素子２の
出力電流Ｉ２の、入力電流１１に対する比率は、以下の
式で与えられる： １２ １ （１） １１ １＋２／β ただし、βはｐｎｐｔ’ランジスタの電流ゲインである
。このように、小さなβの値に対しては、電流ミラー素
子の精度は低い。
ーは、当業によく知られている。しかし、このような配
列は、精度が不十分である場合が多く、特に、２個の横
型ｐｎｐトランジスタ４と６のような低ゲイン素子と共
に用いられるときは、精度が低い。電流ミラー素子２の
出力電流Ｉ２の、入力電流１１に対する比率は、以下の
式で与えられる： １２ １ （１） １１ １＋２／β ただし、βはｐｎｐｔ’ランジスタの電流ゲインである
。このように、小さなβの値に対しては、電流ミラー素
子の精度は低い。
この問題を解決するために通常用いられる、２種類の回
路１０及び２０を、第２ａ図及び第２ｂ図に示す。しか
し、これらの回路は、入力ノードにおいて、２つのベー
ス／エミッタ接合が直列になっているという、大きな欠
点を持っている。たとえば、第２ａ図のトランジスタ１
２及び１４のベース／エミッタ接合は、第１図の電流ミ
ラー素子と比較して、必要な入力電圧が２倍になる。
路１０及び２０を、第２ａ図及び第２ｂ図に示す。しか
し、これらの回路は、入力ノードにおいて、２つのベー
ス／エミッタ接合が直列になっているという、大きな欠
点を持っている。たとえば、第２ａ図のトランジスタ１
２及び１４のベース／エミッタ接合は、第１図の電流ミ
ラー素子と比較して、必要な入力電圧が２倍になる。
さらに、第２ａ図の電流ミラー１０は、トランジスタ１
４を、トランジスタ１２及び１６のベース電流によって
のみバイアスさせているので、電流ミラー１０はスルー
・レート（ｓｌｅｗ−ｒａｔｅ ）の問題が起きる。
４を、トランジスタ１２及び１６のベース電流によって
のみバイアスさせているので、電流ミラー１０はスルー
・レート（ｓｌｅｗ−ｒａｔｅ ）の問題が起きる。
（発明の概要）
本発明の目的は、上記の欠点を克服する改良された電流
ミラーを提供することである。
ミラーを提供することである。
本発明に従った電流ミラー回路は以下の要素から構成さ
れる。
れる。
入力ノード；
第１半導体型の第１の電流ミラー素子で必って、前記入
力ノードに結合された入力と、出力とを有する第１電流
ミラー素子； 第２の半導体型の第２の電流ミラー素子であって、前記
第１電流ミラー素子の前記出力に結合された入力と、出
力とを有する第２電流ミラー素子；前記第１半導体型の
第３電流ミラー素子であって、前記第２電流ミラー素子
の前記出力に結合された入力と、前記入力ノードに結合
された出力とを有する、第３電流ミラー素子；および前
記第２電流ミラー素子に結合された出力ノードであって
、前記第２電流ミラー素子の共通端子内に流れる入力電
流及び出力電流との和を受ける出力ノード。
力ノードに結合された入力と、出力とを有する第１電流
ミラー素子； 第２の半導体型の第２の電流ミラー素子であって、前記
第１電流ミラー素子の前記出力に結合された入力と、出
力とを有する第２電流ミラー素子；前記第１半導体型の
第３電流ミラー素子であって、前記第２電流ミラー素子
の前記出力に結合された入力と、前記入力ノードに結合
された出力とを有する、第３電流ミラー素子；および前
記第２電流ミラー素子に結合された出力ノードであって
、前記第２電流ミラー素子の共通端子内に流れる入力電
流及び出力電流との和を受ける出力ノード。
好適な実施例においては、第１及び第３電流ミラー素子
はｐｎｐ型バイポーラ・トランジスタによって構成され
、第２電流ミラー素子はｎｐｎ型バイポーラ・トランジ
スタによって構成される。
はｐｎｐ型バイポーラ・トランジスタによって構成され
、第２電流ミラー素子はｎｐｎ型バイポーラ・トランジ
スタによって構成される。
しかし、これらの反対型のトランジスタを、各電流ミラ
ー素子に対して用いることができる。
ー素子に対して用いることができる。
（実施例）
第３図の電流ミラー回路２８は、第１電流ミラー素子３
０、第２電流ミラー素子３２及び第３電流ミラー素子３
４とによって構成されている。好適な実施例においては
、第１電流ミラー素子３０と第３電流ミラー素子３４と
は、ｐｎｐ型でおり、第２電流ミラー素子３２はｎｐｎ
型である。
０、第２電流ミラー素子３２及び第３電流ミラー素子３
４とによって構成されている。好適な実施例においては
、第１電流ミラー素子３０と第３電流ミラー素子３４と
は、ｐｎｐ型でおり、第２電流ミラー素子３２はｎｐｎ
型である。
第ゴ電流ミラー３０は、第１及び第２ｐｎｐ型トランジ
スタ３６．３８によって構成されている。
スタ３６．３８によって構成されている。
第１トランジスタ３６は、ダイオードとして結合されて
いる。第１トランジスタ３６のエミッタ電極は、第２ト
ランジスタのエミッタ電極と共に、正の供給ライン４０
に結合されており、第１及び第２トランジスタの両ベー
ス電極は、互いに結合されている。第１トランジスタ３
６のコレクタ電極は、第１電流ミラー素子３０の入力を
形成しており、これは入力ノード２９に結合されている
。
いる。第１トランジスタ３６のエミッタ電極は、第２ト
ランジスタのエミッタ電極と共に、正の供給ライン４０
に結合されており、第１及び第２トランジスタの両ベー
ス電極は、互いに結合されている。第１トランジスタ３
６のコレクタ電極は、第１電流ミラー素子３０の入力を
形成しており、これは入力ノード２９に結合されている
。
また、第２トランジスタ３８のコレクタ電極は、第１電
流ミラー素子３０の出力を形成しており、これはノード
３３において第２電流ミラー素子３２の入力に結合され
ている。
流ミラー素子３０の出力を形成しており、これはノード
３３において第２電流ミラー素子３２の入力に結合され
ている。
第２電流ミラー素子３２は、第３および第４ｎｐｎ型ト
ランジスタ４２．４４によって構成されている。第３ト
ランジスタ４２は、ダイオードとして結合されている。
ランジスタ４２．４４によって構成されている。第３ト
ランジスタ４２は、ダイオードとして結合されている。
第３トランジスタ４２のエミッタ電極は、第４トランジ
スタ４４のエミッタ電極と共に、出力ノード３１に接続
されている共通端子３７に結合されている。第３及び第
４トランジスタの両ベース電極は、互いに結合されてい
る。第３トランジスタ４２のコレクタ電極は、第２電流
ミラー素子３２の入力を形成しており、第４トランジス
タ４４のコレクタ電極は、第２電流ミラー素子３２の出
力を形成していて、これは、ノード３５において第３電
流ミラー素子３４の入力に結合されている。
スタ４４のエミッタ電極と共に、出力ノード３１に接続
されている共通端子３７に結合されている。第３及び第
４トランジスタの両ベース電極は、互いに結合されてい
る。第３トランジスタ４２のコレクタ電極は、第２電流
ミラー素子３２の入力を形成しており、第４トランジス
タ４４のコレクタ電極は、第２電流ミラー素子３２の出
力を形成していて、これは、ノード３５において第３電
流ミラー素子３４の入力に結合されている。
第３電流ミラー索子３４は、第５及び第６ｐｎｐ型トラ
ンジスタ４６．４８によって構成されている。第５トラ
ンジスタ４６は、ダイオードとして結合されている。第
５トランジスタ４６のエミッタ電極は、第６トランジス
タ４８のエミッタ電極と共に、正の供給ライン４０に結
合されてあり、第５及び第６トランジスタの両ベース電
極は、互いに結合されている。第５トランジスタ４６の
コレクタ電極は、第３電流ミラー素子３４の入力を形成
しており、第６トランジスタ４８のコレクタ電極は、第
３電流ミラー素子３４の出力を形成していて、これは入
力ノード２９に結合されている。
ンジスタ４６．４８によって構成されている。第５トラ
ンジスタ４６は、ダイオードとして結合されている。第
５トランジスタ４６のエミッタ電極は、第６トランジス
タ４８のエミッタ電極と共に、正の供給ライン４０に結
合されてあり、第５及び第６トランジスタの両ベース電
極は、互いに結合されている。第５トランジスタ４６の
コレクタ電極は、第３電流ミラー素子３４の入力を形成
しており、第６トランジスタ４８のコレクタ電極は、第
３電流ミラー素子３４の出力を形成していて、これは入
力ノード２９に結合されている。
初歩的な分析により、ミラー素子３０．３２及び３４の
電流ゲインが、それぞれＭｌ、Ｍ２及びＭ３であるとす
ると、全体の電流ゲイン、すなわち、回路２Ｂの出力電
流Ｉ２の入力電流１１に対する比率は、以下の式によっ
て与えられることがわかる： Ｉ２ Ｍｌ（１＋Ｍ２） −（２） １１ １十Ｍ１ Ｍ２ Ｍ３ ｐｎｐおよびｎｐｎ型電流ミラーのゲインが、それぞれ
： （３） １＋２／βｐ （４） １＋２／βη であれば、回路の全体的なゲインは： Ｉ ２ （１＋１／ βη）（Ｄ２／βｐ）−
＝２ （５）１
１ １桓１＋２／βηＨ１＋２／βｐ）２となる。
電流ゲインが、それぞれＭｌ、Ｍ２及びＭ３であるとす
ると、全体の電流ゲイン、すなわち、回路２Ｂの出力電
流Ｉ２の入力電流１１に対する比率は、以下の式によっ
て与えられることがわかる： Ｉ２ Ｍｌ（１＋Ｍ２） −（２） １１ １十Ｍ１ Ｍ２ Ｍ３ ｐｎｐおよびｎｐｎ型電流ミラーのゲインが、それぞれ
： （３） １＋２／βｐ （４） １＋２／βη であれば、回路の全体的なゲインは： Ｉ ２ （１＋１／ βη）（Ｄ２／βｐ）−
＝２ （５）１
１ １桓１＋２／βηＨ１＋２／βｐ）２となる。
これを配列しなおすと、以下の式が得られる：１２
１ １ （１／βη＋１／βｐ＋２／βηβｐ）〜
１ ′″ （７）
１＋２／βｐ（１／βη＋１／βｐ） このように、ゲイン誤差は、申−ミラー（式（１）〉に
比較すると、以下の式で表される因子だけ低くなる： βηβｐ （８） βη十βｐ 第３図を調べると、出力ノード３１において印加される
電圧の変動はすべて、トランジスタ３８および４４のエ
ミッタ端子とコレクタ端子との間にのみ現れることがわ
かる。第１電流ミラー素子３０及び第２電流ミラー素子
３２のゲインＭｌ。
１ １ （１／βη＋１／βｐ＋２／βηβｐ）〜
１ ′″ （７）
１＋２／βｐ（１／βη＋１／βｐ） このように、ゲイン誤差は、申−ミラー（式（１）〉に
比較すると、以下の式で表される因子だけ低くなる： βηβｐ （８） βη十βｐ 第３図を調べると、出力ノード３１において印加される
電圧の変動はすべて、トランジスタ３８および４４のエ
ミッタ端子とコレクタ端子との間にのみ現れることがわ
かる。第１電流ミラー素子３０及び第２電流ミラー素子
３２のゲインＭｌ。
Ｍ２は結果としてそれぞれ、初期効果により、出力ノー
ド３１に印加される電圧に反応して変調され、その結果
、回路は有限な出力インピーダンスを持つようになる。
ド３１に印加される電圧に反応して変調され、その結果
、回路は有限な出力インピーダンスを持つようになる。
式（２）を参照して、好適な実施例の場合と同様に、電
流ミラーが均一の公称ゲインを有するとするとくすなわ
ち、Ｍｌ、Ｍ２゜Ｍ３＝１）、Ｍ２の変動は、全体のゲ
インに対してはほとんど影響を及ぼさず、全体のゲイン
をＭｌの変動による約１／２だけ変動させることがわか
る。それゆえに、回路の出力インピーダンスは、第１電
流ミラー素子３０のインピーダンスの約２倍になること
になる。第１電流ミラー素子３０は、入力電流１１の約
１／２の電流で動作して、第２及び第３電流ミラー素子
３２及び３４も同様なので、電流ミラー回路２８の出力
インピーダンスは、第１図に示される電流ミラー素子２
の出力インピーダンスの約４倍になることになる。
流ミラーが均一の公称ゲインを有するとするとくすなわ
ち、Ｍｌ、Ｍ２゜Ｍ３＝１）、Ｍ２の変動は、全体のゲ
インに対してはほとんど影響を及ぼさず、全体のゲイン
をＭｌの変動による約１／２だけ変動させることがわか
る。それゆえに、回路の出力インピーダンスは、第１電
流ミラー素子３０のインピーダンスの約２倍になること
になる。第１電流ミラー素子３０は、入力電流１１の約
１／２の電流で動作して、第２及び第３電流ミラー素子
３２及び３４も同様なので、電流ミラー回路２８の出力
インピーダンスは、第１図に示される電流ミラー素子２
の出力インピーダンスの約４倍になることになる。
本発明による電流ミラー回路は、フィードバック・ルー
プの開ループ・ゲインが均一なので、無条件に安定であ
る。ざらに、全ての素子が、入力電流の約１／２におい
て動作するために、スルー・レートの問題は起きない。
プの開ループ・ゲインが均一なので、無条件に安定であ
る。ざらに、全ての素子が、入力電流の約１／２におい
て動作するために、スルー・レートの問題は起きない。
まとめると、本発明は、低入力電圧を必要とし、高出力
インピーダンスを有する電流ミラー回路を提供する。本
発明のフィードバック配列により、ゲイン誤差が小さく
なり、そのために、出力電流が入力電流をさらに正確に
反映する、改良された電流ミラー回路を可能にする。
インピーダンスを有する電流ミラー回路を提供する。本
発明のフィードバック配列により、ゲイン誤差が小さく
なり、そのために、出力電流が入力電流をさらに正確に
反映する、改良された電流ミラー回路を可能にする。
本発明は、第１及び第３電流ミラー素子がｐｎｐ型で、
第２電流ミラー素子がｎｐｎ型である場合の解説がなさ
れているが、ｐｎｐ型電流ミラーをｎｐｎ型電流ミラー
に、ｎｐｎ型電流ミラーをｐｎｐ型電流ミラーに置き換
えても、本発明が同様に実現できることを、当業者であ
れば理解できるであろう。
第２電流ミラー素子がｎｐｎ型である場合の解説がなさ
れているが、ｐｎｐ型電流ミラーをｎｐｎ型電流ミラー
に、ｎｐｎ型電流ミラーをｐｎｐ型電流ミラーに置き換
えても、本発明が同様に実現できることを、当業者であ
れば理解できるであろう。
第１図は、既知の電流ミラー素子回路である。
第２ａ図及び第２ｂ図は、複雑な従来技術の電流ミラー
回路を示す：および 第３図は、本発明に従った電流ミラー回路を示す。 ２８、、、 電流ミラー回路、 ２９．３１，３３，３５ 、、、 ノード、３０
．３２，３４ 、、、 Ｉｔ電流ミラー素子３６．
３８．４２，４４，４６，４８ 、、。 トランジスタ、 ３７、、、 端子、 ４０、、、 供給ライン。
回路を示す：および 第３図は、本発明に従った電流ミラー回路を示す。 ２８、、、 電流ミラー回路、 ２９．３１，３３，３５ 、、、 ノード、３０
．３２，３４ 、、、 Ｉｔ電流ミラー素子３６．
３８．４２，４４，４６，４８ 、、。 トランジスタ、 ３７、、、 端子、 ４０、、、 供給ライン。
Claims (4)
- （１）電流ミラー回路であって： 入力ノード； 前記入力ノードに結合された入力と、出力とを有する、
第１半導体型の第１電流ミラー素子；前記第１電流ミラ
ー素子の前記出力に結合された入力と、出力とを有する
、第２半導体型の第２電流ミラー素子； 前記第２電流ミラー素子の前記出力に結合された入力と
、前記入力ノードに結合された出力とを有する、前記第
１半導体型の第３電流ミラー素子；および 前記第２電流ミラー素子に結合された出力ノードであっ
て、共通端子内を流れる前記第２電流ミラー素子の入力
と出力電流との和を受ける出力ノード； によつて構成されることを特徴とする電流ミラー回路。 - （２）前記第１電流ミラー素子が共通ベース電極を有す
る第１及び第２トランジスタによつて構成され、前記第
１トランジスタのコレクタ電極が前記共通ベース電極に
結合しかつ当該第１電流ミラー素子の入力を形成し、前
記第２トランジスタのコレクタ電極が当該第１電流ミラ
ー素子の出力を形成し、前記第１及び第２トランジスタ
のエミッタ電極が共に第１基準電位ラインに結合されて
いる、ところの請求項１記載の電流ミラー回路。 - （３）前記第２電流ミラー素子が共通ベース電極を有す
る第３及び第４トランジスタによつて構成され、前記第
３トランジスタのコレクタ電極が前記共通ベース電極に
結合しかつ当該第２電流ミラー素子の入力を形成し、前
記第４トランジスタのコレクタ電極が当該第２電流ミラ
ー素子の出力を形成し、前記第３及び第４トランジスタ
のエミッタ電極が前記共通端子に共に結合され、その共
通端子が当該電流ミラー回路の前記出力ノードに結合さ
れている、ところの請求項１または２記載の電流ミラー
回路。 - （４）前記第３電流ミラー素子が共通ベース電極を有す
る第５及び第６トランジスタによつて構成され、前記第
５トランジスタのコレクタ電極が前記共通ベース電極に
結合しかつ当該第３電流ミラー素子の入力を形成し、前
記第６トランジスタのコレクタ電極が当該第３電流ミラ
ー素子の出力を形成し、前記第５及び第６トランジスタ
のエミッタ電極が共に第２基準電位ラインに結合されて
いる、ところの請求項１、２または３記載の電流ミラー
回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8921799.6 | 1989-09-27 | ||
| GB8921799A GB2236444A (en) | 1989-09-27 | 1989-09-27 | Current mirror |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03119814A true JPH03119814A (ja) | 1991-05-22 |
| JP2861346B2 JP2861346B2 (ja) | 1999-02-24 |
Family
ID=10663682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2255458A Expired - Lifetime JP2861346B2 (ja) | 1989-09-27 | 1990-09-27 | 電流ミラー回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5057792A (ja) |
| EP (1) | EP0419819B1 (ja) |
| JP (1) | JP2861346B2 (ja) |
| KR (1) | KR940006365B1 (ja) |
| DE (1) | DE69001795T2 (ja) |
| GB (1) | GB2236444A (ja) |
| HK (1) | HK183495A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5224007A (en) * | 1990-12-27 | 1993-06-29 | Raytheon Company | Current window detection circuit |
| JP3153569B2 (ja) * | 1991-04-15 | 2001-04-09 | パイオニア株式会社 | 電圧電流変換回路 |
| FR2684205A1 (fr) * | 1991-11-22 | 1993-05-28 | Thomson Composants Militaires | Miroir de courant a faible erreur de recopie. |
| JP2748950B2 (ja) * | 1991-12-25 | 1998-05-13 | 日本電気株式会社 | パワーオンリセット回路 |
| JP2882163B2 (ja) * | 1992-02-26 | 1999-04-12 | 日本電気株式会社 | 比較器 |
| TW236047B (ja) * | 1992-12-21 | 1994-12-11 | Philips Electronics Nv | |
| US5311146A (en) * | 1993-01-26 | 1994-05-10 | Vtc Inc. | Current mirror for low supply voltage operation |
| US5517143A (en) * | 1994-11-29 | 1996-05-14 | Linear Technology Corporation | Current mirror circuits and methods with guaranteed off state and amplifier circuits using same |
| DE19523329C2 (de) * | 1995-06-27 | 1997-10-16 | Siemens Ag | Schaltungsanordnung zur Stromtransformation |
| FR2750515A1 (fr) * | 1996-06-26 | 1998-01-02 | Philips Electronics Nv | Generateur de tension de reference regulee en fonction de la temperature |
| IT1303950B1 (it) | 1998-10-02 | 2001-03-01 | Magneti Marelli Spa | Motore a scoppio con valvole ad azionamento elettromagnetico . |
| US6417702B1 (en) * | 1999-04-13 | 2002-07-09 | Concordia University | Multi-mode current-to-voltage converter |
| KR20030002122A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 고속 동작을 위한 소오스 폴로우 장치 |
| US6778004B1 (en) | 2002-12-20 | 2004-08-17 | Cypress Semiconductor Corporation | Decoupling capacitor multiplier |
| US6985028B2 (en) * | 2003-03-28 | 2006-01-10 | Texas Instruments Incorporated | Programmable linear-in-dB or linear bias current source and methods to implement current reduction in a PA driver with built-in current steering VGA |
| EP3518624A1 (en) * | 2018-01-30 | 2019-07-31 | Valeo Iluminacion | Electric device and automotive lighting device |
| US11106233B1 (en) | 2020-01-28 | 2021-08-31 | Analog Devices, Inc. | Current mirror arrangements with reduced input impedance |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4166971A (en) * | 1978-03-23 | 1979-09-04 | Bell Telephone Laboratories, Incorporated | Current mirror arrays |
| US4339729A (en) * | 1980-03-27 | 1982-07-13 | Motorola, Inc. | Analog integrated filter circuit |
| US4345216A (en) * | 1980-06-25 | 1982-08-17 | Rca Corporation | Compensation of base-current-related error in current mirror amplifier circuitry |
| US4380740A (en) * | 1980-10-31 | 1983-04-19 | Rca Corporation | Current amplifier |
| US4647870A (en) * | 1983-03-30 | 1987-03-03 | Nec Corporation | Current mirror circuit with a large current ratio |
| US4525683A (en) * | 1983-12-05 | 1985-06-25 | Motorola, Inc. | Current mirror having base current error cancellation circuit |
| US4831337A (en) * | 1988-04-25 | 1989-05-16 | Motorola, Inc | Wideband amplifier |
-
1989
- 1989-09-27 GB GB8921799A patent/GB2236444A/en not_active Withdrawn
-
1990
- 1990-07-23 US US07/556,637 patent/US5057792A/en not_active Expired - Fee Related
- 1990-08-09 DE DE9090115278T patent/DE69001795T2/de not_active Expired - Fee Related
- 1990-08-09 EP EP90115278A patent/EP0419819B1/en not_active Expired - Lifetime
- 1990-08-31 KR KR1019900013585A patent/KR940006365B1/ko not_active IP Right Cessation
- 1990-09-27 JP JP2255458A patent/JP2861346B2/ja not_active Expired - Lifetime
-
1995
- 1995-11-30 HK HK183495A patent/HK183495A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910007240A (ko) | 1991-04-30 |
| GB8921799D0 (en) | 1989-11-08 |
| JP2861346B2 (ja) | 1999-02-24 |
| EP0419819B1 (en) | 1993-06-02 |
| US5057792A (en) | 1991-10-15 |
| DE69001795T2 (de) | 1993-09-09 |
| GB2236444A (en) | 1991-04-03 |
| HK183495A (en) | 1995-12-08 |
| EP0419819A1 (en) | 1991-04-03 |
| DE69001795D1 (de) | 1993-07-08 |
| KR940006365B1 (ko) | 1994-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2861346B2 (ja) | 電流ミラー回路 | |
| JPS5857807A (ja) | 電圧制御可変利得回路 | |
| JP2644191B2 (ja) | バッファアンプ | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JPH021408B2 (ja) | ||
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JPH051649B2 (ja) | ||
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JPH0153931B2 (ja) | ||
| JPS6037484B2 (ja) | 電流安定化回路 | |
| JPS6112109A (ja) | カレントミラ−回路 | |
| JPH06177731A (ja) | 電流切換回路 | |
| JPS6373706A (ja) | 増幅回路装置 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPH0241927Y2 (ja) | ||
| KR950002212A (ko) | 전류 복사회로 | |
| JPS6155805B2 (ja) | ||
| JPS63276307A (ja) | 増幅回路 | |
| JPS6259485B2 (ja) | ||
| JPH0219648B2 (ja) | ||
| JPS6259487B2 (ja) | ||
| JPH0152927B2 (ja) | ||
| JPH02162837A (ja) | Ｄ／ａ変換器 | |
| JPS63296404A (ja) | 差動増幅回路 |