JPH03119814A - 電流ミラー回路 - Google Patents
電流ミラー回路Info
- Publication number
- JPH03119814A JPH03119814A JP2255458A JP25545890A JPH03119814A JP H03119814 A JPH03119814 A JP H03119814A JP 2255458 A JP2255458 A JP 2255458A JP 25545890 A JP25545890 A JP 25545890A JP H03119814 A JPH03119814 A JP H03119814A
- Authority
- JP
- Japan
- Prior art keywords
- current mirror
- mirror element
- coupled
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、電流ミラーに関する。ざらに詳しくは、バイ
ポーラ技術において実現できる低電圧電流ミラーに関す
る。
ポーラ技術において実現できる低電圧電流ミラーに関す
る。
(従来の技術)
単一の電流ミラー、たとえば第1図に示す単一電流ミラ
ーは、当業によく知られている。しかし、このような配
列は、精度が不十分である場合が多く、特に、2個の横
型pnpトランジスタ4と6のような低ゲイン素子と共
に用いられるときは、精度が低い。電流ミラー素子2の
出力電流I2の、入力電流11に対する比率は、以下の
式で与えられる: 12 1 (1) 11 1+2/β ただし、βはpnpt’ランジスタの電流ゲインである
。このように、小さなβの値に対しては、電流ミラー素
子の精度は低い。
ーは、当業によく知られている。しかし、このような配
列は、精度が不十分である場合が多く、特に、2個の横
型pnpトランジスタ4と6のような低ゲイン素子と共
に用いられるときは、精度が低い。電流ミラー素子2の
出力電流I2の、入力電流11に対する比率は、以下の
式で与えられる: 12 1 (1) 11 1+2/β ただし、βはpnpt’ランジスタの電流ゲインである
。このように、小さなβの値に対しては、電流ミラー素
子の精度は低い。
この問題を解決するために通常用いられる、2種類の回
路10及び20を、第2a図及び第2b図に示す。しか
し、これらの回路は、入力ノードにおいて、2つのベー
ス/エミッタ接合が直列になっているという、大きな欠
点を持っている。たとえば、第2a図のトランジスタ1
2及び14のベース/エミッタ接合は、第1図の電流ミ
ラー素子と比較して、必要な入力電圧が2倍になる。
路10及び20を、第2a図及び第2b図に示す。しか
し、これらの回路は、入力ノードにおいて、2つのベー
ス/エミッタ接合が直列になっているという、大きな欠
点を持っている。たとえば、第2a図のトランジスタ1
2及び14のベース/エミッタ接合は、第1図の電流ミ
ラー素子と比較して、必要な入力電圧が2倍になる。
さらに、第2a図の電流ミラー10は、トランジスタ1
4を、トランジスタ12及び16のベース電流によって
のみバイアスさせているので、電流ミラー10はスルー
・レート(slew−rate )の問題が起きる。
4を、トランジスタ12及び16のベース電流によって
のみバイアスさせているので、電流ミラー10はスルー
・レート(slew−rate )の問題が起きる。
(発明の概要)
本発明の目的は、上記の欠点を克服する改良された電流
ミラーを提供することである。
ミラーを提供することである。
本発明に従った電流ミラー回路は以下の要素から構成さ
れる。
れる。
入力ノード;
第1半導体型の第1の電流ミラー素子で必って、前記入
力ノードに結合された入力と、出力とを有する第1電流
ミラー素子; 第2の半導体型の第2の電流ミラー素子であって、前記
第1電流ミラー素子の前記出力に結合された入力と、出
力とを有する第2電流ミラー素子;前記第1半導体型の
第3電流ミラー素子であって、前記第2電流ミラー素子
の前記出力に結合された入力と、前記入力ノードに結合
された出力とを有する、第3電流ミラー素子;および前
記第2電流ミラー素子に結合された出力ノードであって
、前記第2電流ミラー素子の共通端子内に流れる入力電
流及び出力電流との和を受ける出力ノード。
力ノードに結合された入力と、出力とを有する第1電流
ミラー素子; 第2の半導体型の第2の電流ミラー素子であって、前記
第1電流ミラー素子の前記出力に結合された入力と、出
力とを有する第2電流ミラー素子;前記第1半導体型の
第3電流ミラー素子であって、前記第2電流ミラー素子
の前記出力に結合された入力と、前記入力ノードに結合
された出力とを有する、第3電流ミラー素子;および前
記第2電流ミラー素子に結合された出力ノードであって
、前記第2電流ミラー素子の共通端子内に流れる入力電
流及び出力電流との和を受ける出力ノード。
好適な実施例においては、第1及び第3電流ミラー素子
はpnp型バイポーラ・トランジスタによって構成され
、第2電流ミラー素子はnpn型バイポーラ・トランジ
スタによって構成される。
はpnp型バイポーラ・トランジスタによって構成され
、第2電流ミラー素子はnpn型バイポーラ・トランジ
スタによって構成される。
しかし、これらの反対型のトランジスタを、各電流ミラ
ー素子に対して用いることができる。
ー素子に対して用いることができる。
(実施例)
第3図の電流ミラー回路28は、第1電流ミラー素子3
0、第2電流ミラー素子32及び第3電流ミラー素子3
4とによって構成されている。好適な実施例においては
、第1電流ミラー素子30と第3電流ミラー素子34と
は、pnp型でおり、第2電流ミラー素子32はnpn
型である。
0、第2電流ミラー素子32及び第3電流ミラー素子3
4とによって構成されている。好適な実施例においては
、第1電流ミラー素子30と第3電流ミラー素子34と
は、pnp型でおり、第2電流ミラー素子32はnpn
型である。
第ゴ電流ミラー30は、第1及び第2pnp型トランジ
スタ36.38によって構成されている。
スタ36.38によって構成されている。
第1トランジスタ36は、ダイオードとして結合されて
いる。第1トランジスタ36のエミッタ電極は、第2ト
ランジスタのエミッタ電極と共に、正の供給ライン40
に結合されており、第1及び第2トランジスタの両ベー
ス電極は、互いに結合されている。第1トランジスタ3
6のコレクタ電極は、第1電流ミラー素子30の入力を
形成しており、これは入力ノード29に結合されている
。
いる。第1トランジスタ36のエミッタ電極は、第2ト
ランジスタのエミッタ電極と共に、正の供給ライン40
に結合されており、第1及び第2トランジスタの両ベー
ス電極は、互いに結合されている。第1トランジスタ3
6のコレクタ電極は、第1電流ミラー素子30の入力を
形成しており、これは入力ノード29に結合されている
。
また、第2トランジスタ38のコレクタ電極は、第1電
流ミラー素子30の出力を形成しており、これはノード
33において第2電流ミラー素子32の入力に結合され
ている。
流ミラー素子30の出力を形成しており、これはノード
33において第2電流ミラー素子32の入力に結合され
ている。
第2電流ミラー素子32は、第3および第4npn型ト
ランジスタ42.44によって構成されている。第3ト
ランジスタ42は、ダイオードとして結合されている。
ランジスタ42.44によって構成されている。第3ト
ランジスタ42は、ダイオードとして結合されている。
第3トランジスタ42のエミッタ電極は、第4トランジ
スタ44のエミッタ電極と共に、出力ノード31に接続
されている共通端子37に結合されている。第3及び第
4トランジスタの両ベース電極は、互いに結合されてい
る。第3トランジスタ42のコレクタ電極は、第2電流
ミラー素子32の入力を形成しており、第4トランジス
タ44のコレクタ電極は、第2電流ミラー素子32の出
力を形成していて、これは、ノード35において第3電
流ミラー素子34の入力に結合されている。
スタ44のエミッタ電極と共に、出力ノード31に接続
されている共通端子37に結合されている。第3及び第
4トランジスタの両ベース電極は、互いに結合されてい
る。第3トランジスタ42のコレクタ電極は、第2電流
ミラー素子32の入力を形成しており、第4トランジス
タ44のコレクタ電極は、第2電流ミラー素子32の出
力を形成していて、これは、ノード35において第3電
流ミラー素子34の入力に結合されている。
第3電流ミラー索子34は、第5及び第6pnp型トラ
ンジスタ46.48によって構成されている。第5トラ
ンジスタ46は、ダイオードとして結合されている。第
5トランジスタ46のエミッタ電極は、第6トランジス
タ48のエミッタ電極と共に、正の供給ライン40に結
合されてあり、第5及び第6トランジスタの両ベース電
極は、互いに結合されている。第5トランジスタ46の
コレクタ電極は、第3電流ミラー素子34の入力を形成
しており、第6トランジスタ48のコレクタ電極は、第
3電流ミラー素子34の出力を形成していて、これは入
力ノード29に結合されている。
ンジスタ46.48によって構成されている。第5トラ
ンジスタ46は、ダイオードとして結合されている。第
5トランジスタ46のエミッタ電極は、第6トランジス
タ48のエミッタ電極と共に、正の供給ライン40に結
合されてあり、第5及び第6トランジスタの両ベース電
極は、互いに結合されている。第5トランジスタ46の
コレクタ電極は、第3電流ミラー素子34の入力を形成
しており、第6トランジスタ48のコレクタ電極は、第
3電流ミラー素子34の出力を形成していて、これは入
力ノード29に結合されている。
初歩的な分析により、ミラー素子30.32及び34の
電流ゲインが、それぞれMl、M2及びM3であるとす
ると、全体の電流ゲイン、すなわち、回路2Bの出力電
流I2の入力電流11に対する比率は、以下の式によっ
て与えられることがわかる: I2 Ml(1+M2) −(2) 11 1十M1 M2 M3 pnpおよびnpn型電流ミラーのゲインが、それぞれ
: (3) 1+2/βp (4) 1+2/βη であれば、回路の全体的なゲインは: I 2 (1+1/ βη)(D2/βp)−
=2 (5)1
1 1桓1+2/βηH1+2/βp)2となる。
電流ゲインが、それぞれMl、M2及びM3であるとす
ると、全体の電流ゲイン、すなわち、回路2Bの出力電
流I2の入力電流11に対する比率は、以下の式によっ
て与えられることがわかる: I2 Ml(1+M2) −(2) 11 1十M1 M2 M3 pnpおよびnpn型電流ミラーのゲインが、それぞれ
: (3) 1+2/βp (4) 1+2/βη であれば、回路の全体的なゲインは: I 2 (1+1/ βη)(D2/βp)−
=2 (5)1
1 1桓1+2/βηH1+2/βp)2となる。
これを配列しなおすと、以下の式が得られる:12
1 1 (1/βη+1/βp+2/βηβp)〜
1 ′″ (7)
1+2/βp(1/βη+1/βp) このように、ゲイン誤差は、申−ミラー(式(1)〉に
比較すると、以下の式で表される因子だけ低くなる: βηβp (8) βη十βp 第3図を調べると、出力ノード31において印加される
電圧の変動はすべて、トランジスタ38および44のエ
ミッタ端子とコレクタ端子との間にのみ現れることがわ
かる。第1電流ミラー素子30及び第2電流ミラー素子
32のゲインMl。
1 1 (1/βη+1/βp+2/βηβp)〜
1 ′″ (7)
1+2/βp(1/βη+1/βp) このように、ゲイン誤差は、申−ミラー(式(1)〉に
比較すると、以下の式で表される因子だけ低くなる: βηβp (8) βη十βp 第3図を調べると、出力ノード31において印加される
電圧の変動はすべて、トランジスタ38および44のエ
ミッタ端子とコレクタ端子との間にのみ現れることがわ
かる。第1電流ミラー素子30及び第2電流ミラー素子
32のゲインMl。
M2は結果としてそれぞれ、初期効果により、出力ノー
ド31に印加される電圧に反応して変調され、その結果
、回路は有限な出力インピーダンスを持つようになる。
ド31に印加される電圧に反応して変調され、その結果
、回路は有限な出力インピーダンスを持つようになる。
式(2)を参照して、好適な実施例の場合と同様に、電
流ミラーが均一の公称ゲインを有するとするとくすなわ
ち、Ml、M2゜M3=1)、M2の変動は、全体のゲ
インに対してはほとんど影響を及ぼさず、全体のゲイン
をMlの変動による約1/2だけ変動させることがわか
る。それゆえに、回路の出力インピーダンスは、第1電
流ミラー素子30のインピーダンスの約2倍になること
になる。第1電流ミラー素子30は、入力電流11の約
1/2の電流で動作して、第2及び第3電流ミラー素子
32及び34も同様なので、電流ミラー回路28の出力
インピーダンスは、第1図に示される電流ミラー素子2
の出力インピーダンスの約4倍になることになる。
流ミラーが均一の公称ゲインを有するとするとくすなわ
ち、Ml、M2゜M3=1)、M2の変動は、全体のゲ
インに対してはほとんど影響を及ぼさず、全体のゲイン
をMlの変動による約1/2だけ変動させることがわか
る。それゆえに、回路の出力インピーダンスは、第1電
流ミラー素子30のインピーダンスの約2倍になること
になる。第1電流ミラー素子30は、入力電流11の約
1/2の電流で動作して、第2及び第3電流ミラー素子
32及び34も同様なので、電流ミラー回路28の出力
インピーダンスは、第1図に示される電流ミラー素子2
の出力インピーダンスの約4倍になることになる。
本発明による電流ミラー回路は、フィードバック・ルー
プの開ループ・ゲインが均一なので、無条件に安定であ
る。ざらに、全ての素子が、入力電流の約1/2におい
て動作するために、スルー・レートの問題は起きない。
プの開ループ・ゲインが均一なので、無条件に安定であ
る。ざらに、全ての素子が、入力電流の約1/2におい
て動作するために、スルー・レートの問題は起きない。
まとめると、本発明は、低入力電圧を必要とし、高出力
インピーダンスを有する電流ミラー回路を提供する。本
発明のフィードバック配列により、ゲイン誤差が小さく
なり、そのために、出力電流が入力電流をさらに正確に
反映する、改良された電流ミラー回路を可能にする。
インピーダンスを有する電流ミラー回路を提供する。本
発明のフィードバック配列により、ゲイン誤差が小さく
なり、そのために、出力電流が入力電流をさらに正確に
反映する、改良された電流ミラー回路を可能にする。
本発明は、第1及び第3電流ミラー素子がpnp型で、
第2電流ミラー素子がnpn型である場合の解説がなさ
れているが、pnp型電流ミラーをnpn型電流ミラー
に、npn型電流ミラーをpnp型電流ミラーに置き換
えても、本発明が同様に実現できることを、当業者であ
れば理解できるであろう。
第2電流ミラー素子がnpn型である場合の解説がなさ
れているが、pnp型電流ミラーをnpn型電流ミラー
に、npn型電流ミラーをpnp型電流ミラーに置き換
えても、本発明が同様に実現できることを、当業者であ
れば理解できるであろう。
第1図は、既知の電流ミラー素子回路である。
第2a図及び第2b図は、複雑な従来技術の電流ミラー
回路を示す:および 第3図は、本発明に従った電流ミラー回路を示す。 28、、、 電流ミラー回路、 29.31,33,35 、、、 ノード、30
.32,34 、、、 It電流ミラー素子36.
38.42,44,46,48 、、。 トランジスタ、 37、、、 端子、 40、、、 供給ライン。
回路を示す:および 第3図は、本発明に従った電流ミラー回路を示す。 28、、、 電流ミラー回路、 29.31,33,35 、、、 ノード、30
.32,34 、、、 It電流ミラー素子36.
38.42,44,46,48 、、。 トランジスタ、 37、、、 端子、 40、、、 供給ライン。
Claims (4)
- (1)電流ミラー回路であって: 入力ノード; 前記入力ノードに結合された入力と、出力とを有する、
第1半導体型の第1電流ミラー素子;前記第1電流ミラ
ー素子の前記出力に結合された入力と、出力とを有する
、第2半導体型の第2電流ミラー素子; 前記第2電流ミラー素子の前記出力に結合された入力と
、前記入力ノードに結合された出力とを有する、前記第
1半導体型の第3電流ミラー素子;および 前記第2電流ミラー素子に結合された出力ノードであっ
て、共通端子内を流れる前記第2電流ミラー素子の入力
と出力電流との和を受ける出力ノード; によつて構成されることを特徴とする電流ミラー回路。 - (2)前記第1電流ミラー素子が共通ベース電極を有す
る第1及び第2トランジスタによつて構成され、前記第
1トランジスタのコレクタ電極が前記共通ベース電極に
結合しかつ当該第1電流ミラー素子の入力を形成し、前
記第2トランジスタのコレクタ電極が当該第1電流ミラ
ー素子の出力を形成し、前記第1及び第2トランジスタ
のエミッタ電極が共に第1基準電位ラインに結合されて
いる、ところの請求項1記載の電流ミラー回路。 - (3)前記第2電流ミラー素子が共通ベース電極を有す
る第3及び第4トランジスタによつて構成され、前記第
3トランジスタのコレクタ電極が前記共通ベース電極に
結合しかつ当該第2電流ミラー素子の入力を形成し、前
記第4トランジスタのコレクタ電極が当該第2電流ミラ
ー素子の出力を形成し、前記第3及び第4トランジスタ
のエミッタ電極が前記共通端子に共に結合され、その共
通端子が当該電流ミラー回路の前記出力ノードに結合さ
れている、ところの請求項1または2記載の電流ミラー
回路。 - (4)前記第3電流ミラー素子が共通ベース電極を有す
る第5及び第6トランジスタによつて構成され、前記第
5トランジスタのコレクタ電極が前記共通ベース電極に
結合しかつ当該第3電流ミラー素子の入力を形成し、前
記第6トランジスタのコレクタ電極が当該第3電流ミラ
ー素子の出力を形成し、前記第5及び第6トランジスタ
のエミッタ電極が共に第2基準電位ラインに結合されて
いる、ところの請求項1、2または3記載の電流ミラー
回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8921799.6 | 1989-09-27 | ||
GB8921799A GB2236444A (en) | 1989-09-27 | 1989-09-27 | Current mirror |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03119814A true JPH03119814A (ja) | 1991-05-22 |
JP2861346B2 JP2861346B2 (ja) | 1999-02-24 |
Family
ID=10663682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2255458A Expired - Lifetime JP2861346B2 (ja) | 1989-09-27 | 1990-09-27 | 電流ミラー回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5057792A (ja) |
EP (1) | EP0419819B1 (ja) |
JP (1) | JP2861346B2 (ja) |
KR (1) | KR940006365B1 (ja) |
DE (1) | DE69001795T2 (ja) |
GB (1) | GB2236444A (ja) |
HK (1) | HK183495A (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5224007A (en) * | 1990-12-27 | 1993-06-29 | Raytheon Company | Current window detection circuit |
JP3153569B2 (ja) * | 1991-04-15 | 2001-04-09 | パイオニア株式会社 | 電圧電流変換回路 |
FR2684205A1 (fr) * | 1991-11-22 | 1993-05-28 | Thomson Composants Militaires | Miroir de courant a faible erreur de recopie. |
JP2748950B2 (ja) * | 1991-12-25 | 1998-05-13 | 日本電気株式会社 | パワーオンリセット回路 |
JP2882163B2 (ja) * | 1992-02-26 | 1999-04-12 | 日本電気株式会社 | 比較器 |
TW236047B (ja) * | 1992-12-21 | 1994-12-11 | Philips Electronics Nv | |
US5311146A (en) * | 1993-01-26 | 1994-05-10 | Vtc Inc. | Current mirror for low supply voltage operation |
US5517143A (en) * | 1994-11-29 | 1996-05-14 | Linear Technology Corporation | Current mirror circuits and methods with guaranteed off state and amplifier circuits using same |
DE19523329C2 (de) * | 1995-06-27 | 1997-10-16 | Siemens Ag | Schaltungsanordnung zur Stromtransformation |
FR2750515A1 (fr) * | 1996-06-26 | 1998-01-02 | Philips Electronics Nv | Generateur de tension de reference regulee en fonction de la temperature |
IT1303950B1 (it) | 1998-10-02 | 2001-03-01 | Magneti Marelli Spa | Motore a scoppio con valvole ad azionamento elettromagnetico . |
US6417702B1 (en) * | 1999-04-13 | 2002-07-09 | Concordia University | Multi-mode current-to-voltage converter |
KR20030002122A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 고속 동작을 위한 소오스 폴로우 장치 |
US6778004B1 (en) | 2002-12-20 | 2004-08-17 | Cypress Semiconductor Corporation | Decoupling capacitor multiplier |
US6985028B2 (en) * | 2003-03-28 | 2006-01-10 | Texas Instruments Incorporated | Programmable linear-in-dB or linear bias current source and methods to implement current reduction in a PA driver with built-in current steering VGA |
EP3518624A1 (en) * | 2018-01-30 | 2019-07-31 | Valeo Iluminacion | Electric device and automotive lighting device |
US11106233B1 (en) | 2020-01-28 | 2021-08-31 | Analog Devices, Inc. | Current mirror arrangements with reduced input impedance |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4166971A (en) * | 1978-03-23 | 1979-09-04 | Bell Telephone Laboratories, Incorporated | Current mirror arrays |
US4339729A (en) * | 1980-03-27 | 1982-07-13 | Motorola, Inc. | Analog integrated filter circuit |
US4345216A (en) * | 1980-06-25 | 1982-08-17 | Rca Corporation | Compensation of base-current-related error in current mirror amplifier circuitry |
US4380740A (en) * | 1980-10-31 | 1983-04-19 | Rca Corporation | Current amplifier |
US4647870A (en) * | 1983-03-30 | 1987-03-03 | Nec Corporation | Current mirror circuit with a large current ratio |
US4525683A (en) * | 1983-12-05 | 1985-06-25 | Motorola, Inc. | Current mirror having base current error cancellation circuit |
US4831337A (en) * | 1988-04-25 | 1989-05-16 | Motorola, Inc | Wideband amplifier |
-
1989
- 1989-09-27 GB GB8921799A patent/GB2236444A/en not_active Withdrawn
-
1990
- 1990-07-23 US US07/556,637 patent/US5057792A/en not_active Expired - Fee Related
- 1990-08-09 EP EP90115278A patent/EP0419819B1/en not_active Expired - Lifetime
- 1990-08-09 DE DE9090115278T patent/DE69001795T2/de not_active Expired - Fee Related
- 1990-08-31 KR KR1019900013585A patent/KR940006365B1/ko not_active IP Right Cessation
- 1990-09-27 JP JP2255458A patent/JP2861346B2/ja not_active Expired - Lifetime
-
1995
- 1995-11-30 HK HK183495A patent/HK183495A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
GB2236444A (en) | 1991-04-03 |
US5057792A (en) | 1991-10-15 |
DE69001795T2 (de) | 1993-09-09 |
JP2861346B2 (ja) | 1999-02-24 |
GB8921799D0 (en) | 1989-11-08 |
HK183495A (en) | 1995-12-08 |
EP0419819A1 (en) | 1991-04-03 |
KR940006365B1 (ko) | 1994-07-18 |
KR910007240A (ko) | 1991-04-30 |
DE69001795D1 (de) | 1993-07-08 |
EP0419819B1 (en) | 1993-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2861346B2 (ja) | 電流ミラー回路 | |
JPS5857807A (ja) | 電圧制御可変利得回路 | |
JP2644191B2 (ja) | バッファアンプ | |
US6339319B1 (en) | Cascoded current mirror circuit | |
JPH021408B2 (ja) | ||
JP2896029B2 (ja) | 電圧電流変換回路 | |
JPS6221310A (ja) | 電流定倍回路 | |
JPH051649B2 (ja) | ||
JP2996551B2 (ja) | カレントミラー回路装置 | |
JPH0153931B2 (ja) | ||
JPS6037484B2 (ja) | 電流安定化回路 | |
JPS6112109A (ja) | カレントミラ−回路 | |
JPH06177731A (ja) | 電流切換回路 | |
JPS6373706A (ja) | 増幅回路装置 | |
JP2703953B2 (ja) | 電流増幅回路 | |
JP2600648B2 (ja) | 差動増幅回路 | |
JPH0241927Y2 (ja) | ||
KR950002212A (ko) | 전류 복사회로 | |
JPS6155805B2 (ja) | ||
JPS63276307A (ja) | 増幅回路 | |
JPS6259485B2 (ja) | ||
JPH0219648B2 (ja) | ||
JPS6259487B2 (ja) | ||
JPH0152927B2 (ja) | ||
JPS63296404A (ja) | 差動増幅回路 |