KR20030002122A - 고속 동작을 위한 소오스 폴로우 장치 - Google Patents

Abstract

본 발명은 드레인 전류의 변화를 감지하고 감지된 변화를 줄이는 방향으로 부궤환(negative feedback) 루프를 형성하여 드레인 전류를 능동적으로 조절함으로써 슬루 레이트 제한을 없애 고속 동작을 가능하도록 구성된 소오스 폴로우 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 입력 전압을 게이트단으로 인가받는 제1 트랜지스터; 게이트단으로 바이어스 전압을 인가받는 제2 트랜지스터; 전원전압단과 상기 제1 및 제2 트랜지스터의 드레인단 사이에 각각 연결되되 커런트미러 방식으로 구성되는 제3 및 제4 트랜지스터; 상기 제1 및 제2 트랜지스터의 소오스단과 접지전원단 사이에 각각 연결되되 커런트 미러 방식으로 구성되는 제5 및 제6 트랜지스터; 및 상기 제1 트랜지스터 및 제5 트랜지스터의 공통 연결점과 접지전원단 사이에 연결되는 부하 커패시터를 포함하여 이루어지되, 출력전압은 상기 제1 및 제5 트랜지스터의 공통 연결점으로부터 출력된다.

Description

고속 동작을 위한 소오스 폴로우 장치{Source follower for high-speed}

본 발명은 소오스 폴로우 장치에 관한 것으로, 특히 슬루 레이트(slew rate) 제한을 해결하여 고속 동작이 가능한 소오스 폴로우 장치에 관한 것이다.

잘 알려진 바와 같이, 소오스 폴로우는 높은 입력 임피던스(impedance)와 낮은 출력 임피던스를 가지는 특성으로 인해 전압 버퍼로서 아주 광범위하게 사용되고 있다.

도 1은 종래의 소오스 폴로우 회로도로서, 도시된 바와 같이 전원전압단(V_DD)과 접지전원단(V_SS) 사이에 직렬 연결되되 자신의 게이트단으로 입력전압(V_i)과 바이어스 전압(V_bias)을 각기 입력받는 2개의 트랜지스터(M₁, M₂)와, 출력단과 접지전원단 사이에 연결된 부하 커패시터(C_L)로 구성되되, 출력단은 트랜지스터(M₁, M₂)의 공통 드레인단에 연결되어 출력전압(V_o)을 출력하도록 구성된다.

도 1과 같이 구성된 종래의 소오스 폴로우는 입력전압(V_i)이 상대적으로 큰 전압으로 빠르게 변하게 되는 경우 출력 전압(V_o)이 입력전압(V_i)의 변화 속도를 따라가지 못하게 되는 데, 이에 대한 보다 상세한 설명을 위해 종래의 소오스 폴로우를 Square-law 장치로 가정할 경우 입력전압(V_i)과 출력전압(Vo)의 속도(, 이하 슬루 레이트라 함) 관계는 아래 수학식 1과 같다.

상기 수학식 1을 살펴보면, 입력전압(V_i)이 증가하여 입력전압(V_i)과 출력전압(V_o) 사이의 전압차이가 커지면, 트랜지스터(M₁)에 흐르는 전류는 (바이어스 전류 I₁+ 증가분의 전류ΔI)가 되고, 결국 부하 커패시터(C_L)의 충전전류도 커지게 되어 출력전압(V_o)이 입력전압(V_i)을 쫓아가게 된다. 여기서, 문제는 입력전압(V_i)이 감소할 때 발생한다. 만약, 입력전압(V_i)이 감소하게 되면 부하 커패시터(C_L)의 방전 전류는 트랜지스터(M₂)를 통하여 빠져나가게 되는 데, 이때 트랜지스터(M₂)에 흐를 수 있는 전류는 바이어스 전류(I₁)로 고정되어 있어서 출력전압(V_o)의 최대 슬루 레이트가로 제한받게 된다.

이러한 문제를 해결하기 위하여, 단순히 슬루 레이트를 높이려고 바이어스 전류(I₁)를 크게 할 경우 전력 소모가 커지고, 출력전압(V_o)의 +방향 스윙(swing)이 감소하게 되는 또다른 문제가 발생하게 된다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 드레인 전류의 변화를 감지하고 감지된 변화를 줄이는 방향으로 부궤환(negative feedback) 루프를 형성하여 드레인 전류를 능동적으로 조절함으로써 슬루 레이트 제한을 없애 고속 동작을 가능하도록 구성된 소오스 폴로우 장치를 제공하는데 그 목적이 있다.

도 1은 종래의 소오스 폴로우 회로도.

도 2는 도 2는 본 발명의 일실시예에 따른 소오스 폴로우의 회로도.

* 도면의 주요 부분에 대한 설명

100, 140 : 전압-전류 변환기

120, 160 : 전류미러 증폭기

180 : 바이어스부

상기 목적을 달성하기 위한 본 발명은, 입력 전압을 게이트단으로 인가받는 제1 트랜지스터; 게이트단으로 바이어스 전압을 인가받는 제2 트랜지스터; 전원전압단과 상기 제1 및 제2 트랜지스터의 드레인단 사이에 각각 연결되되 커런트미러 방식으로 구성되는 제3 및 제4 트랜지스터; 상기 제1 및 제2 트랜지스터의 소오스단과 접지전원단 사이에 각각 연결되되 커런트 미러 방식으로 구성되는 제5 및 제6 트랜지스터; 및 상기 제1 트랜지스터 및 제5 트랜지스터의 공통 연결점과 접지전원단 사이에 연결되는 부하 커패시터를 포함하여 이루어지되, 출력전압은 상기 제1 및 제5 트랜지스터의 공통 연결점으로부터 출력되는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 2는 본 발명의 일실시예에 따른 소오스 폴로우의 회로도로서, 2개의 전압-전류 변환기(100, 140)와, 2개의 전류미러 증폭기(120, 160)와, 바이어스부(180)로 이루어진다.

구체적으로, 본 발명의 소오스 폴로우는 입력 전압(V_i)을 게이트단으로 인가받는 제1 트랜지스터(M₁), 게이트단이 바이어스부(180)에 연결되어 바이어스 전압을 인가받는 제2 트랜지스터(M₅), 전원전압단(V_DD)과 제1 및 제2 트랜지스터(M₁, M₅)의 드레인단 사이에 각각 연결되되 커런트미러 방식으로 구성되는 제3 및 제4 트랜지스터(M₃, M₄), 제1 및 제2 트랜지스터(M₁, M₅)의 소오스단과 접지전원단(V_SS) 사이에 각각 연결되되 커런트 미러 방식으로 구성되는 제5 및 제6 트랜지스터(M₂, M₆), 제1 트랜지스터(M₁) 및 제5 트랜지스터(M₂)의 공통 연결점과 접지전원단 사이에 연결되는 부하 커패시터(C_L)로 이루어지되, 출력단은 제1 및 제5 트랜지스터(M₁, M₂)의 공통 연결점에 연결되어 출력전압(V_o)을 출력하도록 구성된다. 여기서, 바이어스부(180)를 구성하는 트랜지스터들의 상세 연결 관계는 일반적인 것이므로 생략하였다.

상기한 바와 같이 구성되는 본 발명의 소오스 폴로우 장치에 대한 동작으로 상세히 설명하면 아래와 같다.

먼저, 소오스 폴로우의 슬루 레이트 제한을 해결하기 위해서 슬루 레이트가 제한에 걸렸음을 감지하여야 한다.

이를 위해, 도 2에 도시된 바와 같이 제1 트랜지스터(M₁)의 드레인단에 다이오드 형태로 연결된 제3 트랜지스터(M₃)를 연결하여 전류-전압 변환을 하는 데, 이때 변환된 전압을 바이어스 전류(I₁)를 조절하는 데 사용한다.

만약, 제1 트랜지스터(M₁)의 드레인 전류가 감소하게 되면, 바이어스 전류(I₁)가 '0'에 접근함에 따라 제1 노드(A)의 전압(V₁)이 전원전압(V_DD)레벨까지 상승하게 된다. 제1 노드 전압(V₁)에서 제5 트랜지스터(M₂)의 드레인 전류(i_m2)까지를 소신호 해석을 하면 아래 수학식 2와 같게 된다.

상기 수학식 2를 참조하면, V₁이 증가하면 i_m2도 증가하고, V₁이 감소하면 i_m2도 감소한다는 것을 알 수 있다.

따라서, 본 발명의 소오스 폴로우는 상기 수학식 1에서의 I₁항을 능동적으로 제어함으로써 갑자기 입력 전압이 커지거나 작아지는 경우의 슬루 레이트 제한을 해결한다.

입력전압(V_i)이 갑자기 작아지는 경우의 슬루 레이트는 제1 노드(A)의 최대전압과의 관계로부터 구할 수 있는 데, 동작점(직류) 상태에 있을 때 제1 노드(A)의 전압(V₁)은 "이다. 여기서, Vdsat3은이다.

이때, 제3 트랜지스터(M₃)에 흐르는 전류가 '0'에 접근하게 되면, 제1 노드 전압(V₁)은 대략이 된다.

도 2에서 슬루 레이트 향상을 위해 부궤환(negative feedback) 루프를 사용하였는 데, 그 오픈-루프 전압이득은 아래 수학식 3과 같다.

제1 노드(A)에서 제2 노드(B)까지의 이득 =

제2 노드(B)에서 제3 노드(C)까지의 이득 =

제3 노드(C)에서 출력단 V_o까지의 이득 =

여기서, 수학식 3에 기재된 식을 연합해 다시 풀어보면 아래 수학식 4와 같다.

상기 수학식 4에서, 일반적으로 부하 커패시터(C_L)가 트랜지스터의 커패시턴스보다 크기 때문에 우성극점은 부하 커패시터(C_L)와 제1 트랜지스터(M₁)의 트랜스컨덕턴스(g_m1)에 의해 결정되게 된다.

결론적으로, 본 발명의 소오스 폴로우는 상술한 바와 같이 제1 트랜지스터(M₁)의 드레인 전류를 모니터링함으로써 슬루 레이트 제한을 탐지하고 부궤환 루프를 통해 바이어스 전류를 능동적으로 조절하여 슬루 레이트 제한을 없앤다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 발명은, 슬루 레이트 제한을 없애 종래 기술 대비 고속 동작이 가능하다.

Claims (2)

1. 입력 전압을 게이트단으로 인가받는 제1 트랜지스터;

   게이트단으로 바이어스 전압을 인가받는 제2 트랜지스터;

   전원전압단과 상기 제1 및 제2 트랜지스터의 드레인단 사이에 각각 연결되되 커런트미러 방식으로 구성되는 제3 및 제4 트랜지스터;

   상기 제1 및 제2 트랜지스터의 소오스단과 접지전원단 사이에 각각 연결되되 커런트 미러 방식으로 구성되는 제5 및 제6 트랜지스터; 및

   상기 제1 트랜지스터 및 제5 트랜지스터의 공통 연결점과 접지전원단 사이에 연결되는 부하 커패시터를 포함하여 이루어지되,

   출력전압은 상기 제1 및 제5 트랜지스터의 공통 연결점으로부터 출력되는 것을 특징으로 하는 소오스 폴로우 장치.
2. 제 1 항에 있어서,

   상기 제1 트랜지스터에 흐르는 드레인 전류는 상기 제3 트랜지스터를 통해 전류-전압 변환되고, 상기 변환된 전압에 응답하여 바이어스 전류가 가변되는 것을 특징으로 하는 소오스 폴로우 장치.