JP2000040924A - 定電流駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】定電流駆動回路の電源電圧に対し、入力端子側
の回路の電源電圧が低く、さらに、定電流駆動回路で使
用するＭＯＳトランジスタのゲート・ソース間のオン電
圧が大きい場合でも、そのオン電圧に依存することな
く、安定動作を可能とする定電流回路の提供。 【解決手段】入力端子からの信号電圧を電流に変換しカ
レントミラー回路を介して該電流を負荷に供給する定電
流駆動回路において、入力端子１からの信号電圧を入力
とする第１のソースフォロワ１２、及び、第１のソース
フォロワに直列に接続しダイオード接続されたトランジ
スタ１３でレベルシフトした電圧を、カレントミラー回
路を駆動する第２のソースフォロワ５に入力し、入力端
子１からの信号電圧を電流に変換しカレントミラー回路
を介して該電流を負荷１１に供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は定電流駆動回路に関
し、特に、入力端子側の信号処理系の回路の電源電圧を
高くする必要を無くし、有機ＥＬ素子等の駆動に用いて
好適とされる定電流駆動回路に関する。

【０００２】

【従来の技術】定電流駆動を要する負荷の代表的な例と
して、例えば、有機ＥＬ（electroluminescence；エレ
クトロルミネセンス）素子がある。有機ＥＬ素子は、開
発からまだ日が浅く、輝度向上等で材料の選択に研究課
題があるが、直流電流で駆動可能なこと、高輝度を高効
率が実現でき、さらに、応答性・低温での温度特性が良
好なこと等から、さまざまな分野で早期の量産化が望ま
れている。

【０００３】有機ＥＬ素子を駆動する方式として、発光
効率の良いアクティブマトリクス方式が採用され、特
に、駆動回路を構成する部分を、薄膜トランジスタ
（「ＴＦＴ」という）で構成することが提案されてい
る。

【０００４】図４は、従来の定電流駆動回路の構成の一
例を示す図である。図４を参照すると、負荷１１として
は、有機ＥＬ素子等があり、負荷１１の一端は電源端子
３に接続し、他端は定電流駆動用トランジスタ８のドレ
インに接続し、トランジスタ８のソースは接地端子４に
接続する。また、トランジスタ８のゲートと接地端子４
の間には電荷保持容量１０を接続する。

【０００５】電荷保持容量１０およびトランジスタ８の
接続点には、スイッチ用トランジスタ９の一端を接続
し、スイッチ用トランジスタ９のゲートは、制御端子２
として、トランジスタ９の導通・遮断を制御し、従っ
て、トランジスタ８を介して、負荷１１に供給される定
電流の導通・遮断を行う。スイッチ用トランジスタ９の
他端は、トランジスタ８と同一導電型のトランジスタ７
ゲートおよびドレインを接続し、トランジスタ７のソー
スは接地端子４に接続する。トランジスタ７および８は
スイッチ用トランジスタ９を介して、カレントミラー回
路を構成する。なお、図４では、スイッチ用トランジス
タ９の極性（導電型）を示していないが、ＮおよびＰチ
ャネルＭＯＳトランジスタのどちらを用いてもよい。

【０００６】トランジスタ７のゲートおよびドレイン
は、抵抗６を介してソースフォロワ用トランジスタ５の
ソースに接続する。トランジスタ５のゲートは入力端子
１とし、ドレインは電源端子３に接続する。抵抗６の両
端に発生する電圧によって、トランジスタ７および８で
構成するカレントミラー回路の電流値は決定される。

【０００７】図４で、入力端子１に信号電圧が印加する
と、カレントミラー回路を構成するトランジスタ７のド
レイン電流Ｉ１は次式（１）で表すことが出来る。

【０００８】 Ｉ１＝（Ｖ１−ＶＧＳ５−ＶＧＳ７）／Ｒ６ …（１）

【０００９】但し、Ｖ１は入力端子１の電圧、ＶＧＳ
５、ＶＧＳ７はトランジスタ５、７のゲート・ソース間
のオン電圧、Ｒ６は抵抗６の抵抗値である。

【００１０】従って、上式（１）に示す電流がトランジ
スタ７のドレインからソースに流れ、トランジスタ７の
ゲート・ソース間電圧として電圧に変換される。

【００１１】制御端子２に制御信号を印加し、スイッチ
用トランジスタ９が導通状態の場合、上式（１）で示し
た電流Ｉ１を電圧変換したトランジスタ７のゲート・ソ
ース間電圧は、スイッチ用トランジスタ９を介して、電
荷保持容量１０およびトランジスタ８のゲートを駆動す
る。

【００１２】トランジスタ７および８はカレントミラー
回路を構成しているため、上式（１）で与えられる電流
に比例した電流がトランジスタ８のドレイン電流として
流れ、負荷１１を定電流駆動する。

【００１３】次に、制御端子２の制御信号によって、ス
イッチ用トランジスタ９が遮断状態の場合、スイッチ用
トランジスタ９が遮断しているため、トランジスタ７と
トランジスタ８のゲート間は開路状態（オフ状態）とな
る。従って、トランジスタ７、８からなるカレントミラ
ー回路は遮断する。しかし、スイッチ用トランジスタ９
が導通状態の時に、トランジスタ７のゲート・ソース間
には上式（１）に対応する電圧ＶＧＳ７が発生し、さら
に、電荷保持容量１０にも同電圧が印加されている。こ
の電圧がトランジスタ８のゲートに印加されるので、こ
のゲート電圧に対応した電流を負荷１１に供給する。即
ち、スイッチ用トランジスタ９が遮断状態でも、上式
（１）で与えられる電流を、負荷１１に供給する。

【００１４】図４に示した定電流駆動回路において、Ｎ
チャネルＭＯＳトランジスタのゲート・ソース間のオン
電圧をＶＧＳＮとし、そのオン電圧がほぼ等しくなるよ
うに、回路定数・パターンサイズ等を設定すると、上式
（１）は、次式（２）となる。

【００１５】 Ｉ１＝（Ｖ１−２ＶＧＳＮ）／Ｒ６ …（２）

【００１６】カレントミラー回路が正常動作を行うため
には、Ｉ１＞０、従って、次式（３）が成り立つ必要が
ある。

【００１７】ＶＧＳＮ＜Ｖ１／２ …（３）

【００１８】上式（３）から、図４に示した定電流回路
が安定動作を行うためには、回路を構成するトランジス
タのゲート・ソース間のオン電圧ＶＧＳＮを、入力端子
１の電圧Ｖ１の半分以下にする必要がある。

【００１９】定電流駆動回路を有機ＥＬ素子の駆動回路
に使用し、更に、薄膜トランジスタ（ＴＦＴ）で構成し
た場合、有機ＥＬ素子の動作電圧は、５Ｖ以上と高い。
そのため、ＴＦＴプロセスは高耐圧が必要であるが、プ
ロセスが高耐圧になると、ＭＯＳトランジスタのゲート
・ソース間のオン電圧も高くなる。

【００２０】一方、入力端子１に入力される、不図示の
信号処理系の回路は、ロジック回路等で構成しており、
その電源電圧は消費電力削減等を目的として、低電圧化
の傾向にある。

【００２１】ロジック回路の出力形式は種々あるが、抵
抗負荷、アクティブ負荷いずれにしろ、図４に示した定
電圧駆動回路の入力端子１に現れる電圧の最大値は、信
号処理系の電源電圧である。

【００２２】

【発明が解決しようとする課題】すなわち、図４に示し
た従来の定電流駆動回路は、下記記載の問題点を有して
いる。

【００２３】第１の問題点は、定電流駆動回路の動作範
囲が狭くなってきている、ということである。その理由
は、定電流駆動回路を構成する電源電圧が高くなり、そ
れに伴い、たとえば、高耐圧薄膜トランジスタ（ＴＦ
Ｔ）プロセス等、トランジスタのゲート・ソース間のオ
ン電圧が高くなる。一方、近時、入力信号系の電源電圧
は省電力化等で低電圧化しており、上式（３）からも明
らかなように、定電流駆動回路の動作範囲が狭くなって
きているためである。

【００２４】第２の問題点は、上記第１の問題点を解決
するため、入力端子１側の信号処理系の回路の電源電圧
を高くして、上式（３）を満足させる方法もあるが、こ
の方法では、定電流駆動回路と入力端子１側の回路を含
んだ装置全体の消費電力が増加してしまう。

【００２５】第３の問題点は、トランジスタのゲート・
ソース間のオン電圧は温度特性を有するため、上式
（３）の制約により、動作温度範囲が限定され、使用温
度範囲の自由度が無くなる、ということである。

【００２６】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、定電流駆動回路
の電源電圧に対し、入力端子側の回路の電源電圧が低
く、さらに、定電流駆動回路で使用するＭＯＳトランジ
スタのゲート・ソース間のオン電圧が大きい場合でも、
そのオン電圧に依存することなく、安定動作を可能とす
る定電流駆動回路を提供することにある。

【００２７】

【課題を解決するための手段】前記目的を達成するた
め、本発明は、入力端子からの信号電圧を電流に変換
し、カレントミラー回路を介してその電流を負荷に供給
する定電流駆動回路において、入力端子からの信号を入
力とする第１のソースフォロワと、前記第１のソースフ
ォロワの出力を入力とし前記カレントミラー回路を駆動
第２のソースフォロワと、を備える。

【００２８】本発明は、入力端子からの信号を入力とす
る第１のソースフォロワ、及び、前記第１のソースフォ
ロワに直列接続したダイオードでレベルシフトした電圧
を、前記カレントミラー回路を駆動する第２のソースフ
ォロワに入力するように構成してもよい。

【００２９】また本発明においては、前記入力端子から
の信号電圧を入力とするソースフォロワの出力で前記カ
レントミラー回路を駆動するような構成としてもよい。

【００３０】本発明においては、制御信号によって、前
記カレントミラー回路を導通・遮断するスイッチ手段を
備える他、スイッチ手段が遮断しても、負荷に電流を供
給するための電荷保持手段をさらに備える。

【００３１】

【発明の実施の形態】本発明の実施の形態について説明
する。本発明は、その好ましい一実施の形態において、
入力端子からの信号電圧を入力とする第１導電型のソー
スフォロワトランジスタ（１２）と、第１のソースフォ
ロワトランジスタと高電位側電源間に接続されダイオー
ド接続された第２導電型のトランジスタ（１３）と、ダ
イオード接続された第２導電型のトランジスタの出力を
入力とする第２導電型のソースフォロワトランジスタ
（５）と、第２導電型のソースフォロワトランジスタ
（５）の出力に抵抗（６）を介して入力端を接続し、出
力端を負荷（１１）に接続してなる第２導電型のトラン
ジスタよりなるカレントミラー回路（７、８）と、を備
え、入力端子からの信号電圧を電流に変換しカレントミ
ラー回路の出力端から負荷に電流を供給する。

【００３２】さらに、カレントミラー回路の入力端と出
力端を制御信号によりオン・オフするスイッチ（９）
と、前記スイッチのオン時カレントミラー回路のトラン
ジスタのゲート・ソース間電位を保持する容量（１０）
と、を備え、スイッチオフ時には、前記容量の保持電位
によりカレントミラー回路の出力トランジスタを駆動し
てから負荷に電流を供給する。

【００３３】より詳細には、本発明の一実施の形態につ
いて図１を参照して説明すると、入力端子（１）にゲー
トを接続したソースフォロワ用ＰチャネルＭＯＳトラン
ジスタ（１２）と、ゲートとドレインを接続してなるダ
イオード接続構成のＮチャネルＭＯＳトランジスタ（１
３）とを直列に接続し、ソースフォロワトランジスタ
（５）のゲート電圧を、入力端子（１）の電圧からＭＯ
Ｓトランジスタのゲート・ソース間のオン電圧ＶＧＳ２
個分だけ高電圧側へレベルシフトしている。ここで、Ｎ
チャネルＭＯＳトランジスタとＰチャネルＭＯＳトラン
ジスタのオン電圧がほぼ等しいとすると、ソースフォロ
ワトランジスタ（５）に接続された抵抗（６）の両端の
端子間電圧は、入力端子（１）に印加された電圧と等し
くなる。

【００３４】このように、本発明の実施の形態において
は、抵抗（６）の端子間電圧は、定電流駆動回路を構成
するＭＯＳトランジスタのオン電圧とは、無関係に、入
力端子（１）に発生する電圧が現れる。

【００３５】従って、トランジスタ（７）およびトラン
ジスタ（８）から構成されるカレントミラー回路は、電
源電圧およびトランジスタのゲート・ソース間のオン電
圧に依存することなく安定な動作を行い、負荷（１１）
に定電流を供給する。

【００３６】また、本発明の定電流駆動回路は、制御端
子（２）に制御信号が印加されスイッチ用トランジスタ
（９）が遮断しても、カレントミラー回路の出力側のト
ランジスタ（８）のゲートと接地端子（４）との間に設
けられた電荷保持容量（１０）に蓄積された電荷によっ
て、トランジスタ（８）のゲート電位を供給し、カレン
トミラー回路が遮断後も、負荷（１１）に定電流を供給
し続ける。

【００３７】従って、本発明の定電流駆動回路は、アク
ティブマトリクス方式の有機ＥＬ素子等の駆動回路に適
している。

【００３８】本発明は、別の実施の形態として、図２を
参照すると、入力端子（１）からの信号電圧を入力とす
る第１導電型のソースフォロワトランジスタ（１２）
と、第１導電型のソースフォロワトランジスタの出力を
入力とする第２導電型のソースフォロワトランジスタ
（５）と、第２導電型のソースフォロワトランジスタ
（５）の出力に抵抗（６）を介して入力端が接続され、
出力端を負荷（１１）に接続した第２導電型のトランジ
スタよりなるカレントミラー回路（７、８）とを備え、
入力端子からの信号電圧を電流に変換し前記カレントミ
ラー回路の出力端から負荷に電流を供給する構成として
もよい。以下、実施例に即して詳細に説明する。

【００３９】

【実施例】図１は、本発明の定電流駆動回路の一実施例
の回路構成を示す図である。図１を参照して、本発明の
定電流駆動回路の一実施例を詳細に説明する。

【００４０】この定電流駆動回路は、たとえば、有機Ｅ
Ｌ素子のような定電流駆動を要する負荷を有し、負荷１
１の一端を電源端子３に接続し、負荷１１の他端を定電
流駆動用トランジスタ８のドレインに接続する。トラン
ジスタ８のソースは接地端子４に接続しトランジスタ８
のゲートには、電荷保持手段として、一端が接地端子４
に接続された電荷保持容量１０の一端を接続する。

【００４１】トランジスタ８のゲートと電荷保持容量１
０の接続点は、スイッチ用トランジスタ９の一端が接続
され、スイッチ用トランジスタ９のゲートは、制御端子
２に接続し、制御端子２に印加する信号によってトラン
ジスタ９の導通・遮断を制御し、トランジスタ８を介し
て、負荷１１に供給する定電流の導通・遮断を行う。ス
イッチ用トランジスタ９の他端には、トランジスタ８と
同一導電型のトランジスタ７のゲートおよびドレインを
接続しトランジスタ７のソースは接地端子４に接続す
る。トランジスタ７とトランジスタ８はスイッチ用トラ
ンジスタ９がオン時に、トランジスタ７に流れる電流を
ミラー電流としてトランジスタ８から出力するカレント
ミラー回路を構成する。

【００４２】なお、スイッチ用トランジスタ９は、Ｎチ
ャネルＭＯＳトランジスタ、ＰチャネルＭＯＳトランジ
スタのどちらを用いてもよい。トランジスタ９がＮチャ
ネルＭＯＳトランジスタの場合、スイッチ用トランジス
タ９は、制御端子２がハイレベルで導通、ローレベルで
遮断し、一方、トランジスタ９がＰチャネルＭＯＳトラ
ンジスタで構成されていれば、スイッチ用トランジスタ
９は、制御端子２がローレベルで導通、ハイレベルで遮
断する。

【００４３】トランジスタ７のゲートおよびドレイン
は、抵抗６を介してソースフォロワ用トランジスタ５の
ソースに接続され、ソースフォロワ用トランジスタ５の
ドレインは電源端子３に接続する。抵抗６の両端に発生
する電圧は、トランジスタ７および８で構成するカレン
トミラー回路の電流値を決定する。

【００４４】トランジスタ５のゲートは、トランジスタ
１３のドレインとゲートとの接続点に接続し、その接続
点は、一端を電源端子３に接続した抵抗１４の他端に接
続し、トランジスタ１３のソースは、ソースフォロワ用
ＰチャネルＭＯＳトランジスタ１２のソースに接続し、
このトランジスタ１２のドレインは接地端子４に、ま
た、ゲートは入力端子１に接続する。抵抗１４は、ソー
スフォロワ用トランジスタ１３のバイアス電流を供給す
るものである。

【００４５】本発明の一実施例の動作について説明す
る。図１に示した本発明の一実施例の定電流駆動回路
は、主にアクティブマトリクス方式の有機ＥＬ素子の駆
動回路に用いられる。入力端子１には入力画像信号が入
力され、その階調データによって負荷である有機ＥＬ素
子の発光輝度を変化させる。制御端子２には制御信号と
してアドレス信号が入力され、入力端子１からの画像信
号に対応する有機ＥＬ素子（画素）を選択的に定電流駆
動するとともに、電荷保持容量１０に、画像信号を読み
込ませ、次の新しい画像信号が印加されるまで電荷を保
持し、有機ＥＬ素子を発光させ続ける。

【００４６】入力端子１に信号電圧が印加すると、トラ
ンジスタ５のゲート電圧は、入力端子１の電圧Ｖ１と、
トランジスタ１２および１３のゲート・ソース間のオン
電圧ＶＧＳ１２、ＶＧＳ１３の和であるため、カレント
ミラー回路を構成するトランジスタ７のドレイン電流Ｉ
１は次式（４）で表すことが出来る。

【００４７】 Ｉ１＝（Ｖ１＋ＶＧＳ１３＋ＶＧＳ１２−ＶＧＳ５−ＶＧＳ７）／Ｒ６…（４ ）

【００４８】但し、ＶＧＳ５はソースフォロワ型トラン
ジスタ５のゲート・ソース間のオン電圧、Ｒ６は抵抗６
の抵抗値である。

【００４９】従って、トランジスタ７のドレインからソ
ースに流れる、上式（４）で示す電流Ｉ１が、トランジ
スタ７のゲート・ソース間電圧として電圧に変換され
る。

【００５０】制御端子２に制御信号が印加され、スイッ
チ用トランジスタ９が導通状態の場合、上式（４）で示
した電流を電圧変換したトランジスタ７のゲート・ソー
ス間電圧は、スイッチ用トランジスタ９を介して、電荷
保持容量１０およびトランジスタ８のゲートを駆動す
る。

【００５１】トランジスタ７および８はカレントミラー
回路を構成しているため、上式（４）に示した入力電流
に比例した電流（ミラー電流）が、トランジスタ８のド
レイン電流として流れ、負荷１１を定電流駆動する。

【００５２】カレントミラー回路の入力電流と出力電流
の比を決定する要因は、トランジスタ７、８のパターン
サイズの比（例えばチャネル幅等）で決定され、たとえ
ば、トランジスタ７および８が同一パターンサイズであ
れば、上式（４）で示した電流と等しい電流がトランジ
スタ８のドレイン・ソース間を流れる。

【００５３】次に、制御端子２の制御信号によって、ス
イッチ用トランジスタ９が遮断状態の場合、トランジス
タ７とトランジスタ８のゲート間は開状態（オフ状態）
となる。従って、トランジスタ７およびトランジスタ８
で構成するカレントミラー回路は遮断する。しかしなが
ら、スイッチ用トランジスタ９が導通状態の時に、トラ
ンジスタ７のゲート・ソース間には、上式（４）に対応
する電圧ＶＧＳ７が発生し、その電圧が、電荷保持容量
１０の端子間にも印加される。このため、カレントミラ
ー回路遮断時には、容量１０に保持された電圧が、トラ
ンジスタ８のゲートに印加されるので、このゲート電圧
に対応した電流を負荷１１に供給する。このように、本
発明の一実施例においては、スイッチ用トランジスタ９
が遮断状態でも、上式（４）に示した電流を負荷１１に
供給する。

【００５４】本発明の一実施例の作用効果について説明
する。図１に示した本発明の一実施例の定電流駆動回路
において、ＮおよびＰチャネルＭＯＳトランジスタのゲ
ート・ソース間のオン電圧ＶＧＳを各々ＶＧＳＮ、ＶＧ
ＳＰとし、ＮチャネルＭＯＳトランジスタに関しては、
そのオン電圧がほぼ等しくなるように、回路定数・パタ
ーンサイズ等を設定すると、上式（４）は、次式（５）
となる。

【００５５】 Ｉ１＝（Ｖ１＋ＶＧＳＰ−ＶＧＳＮ）／Ｒ６ …（５）

【００５６】図１において、カレントミラー回路が正常
動作を行うためには、Ｉ１＞０（トランジスタ７に電流
が流れる電流は吸い込み電流となる）、従って、次式
（６）が成り立つ必要がある。

【００５７】ＶＧＳＮ−ＶＧＳＰ＜Ｖ１ …（６）

【００５８】従って、ＮおよびＰチャネルＭＯＳトラン
ジスタのゲート・ソース間のオン電圧の差が、入力端子
１の電圧Ｖ１よりも小さければ、図１に示した定電流駆
動回路は安定な動作を行う。

【００５９】なお、上式（６）において、ＮおよびＰチ
ャネルＭＯＳトランジスタのゲート・ソース間のオン電
圧ＶＧＳＮ、ＶＧＳＰを等しくなるように、回路定数・
パターンサイズ等を設定すると、本実施例の定電流駆動
回路は、トランジスタのゲート・ソース間オン電圧に全
く依存することなく、正常な動作を行う。

【００６０】このように、ＮおよびＰチャネルＭＯＳト
ランジスタのゲート・ソース間のオン電圧の差が、入力
端子１の電圧以下であれば正常動作を行う。

【００６１】従って、定電圧駆動回路を構成するＭＯＳ
トランジスタのゲート・ソース間オン電圧によって、入
力端子１側の信号処理系の回路の電源電圧を高くする必
要が無く、設計の自由度の大きい定電流駆動回路を提供
できる。

【００６２】また入力端子１側の信号処理系の回路の電
源電圧を高くする必要がないため、定電圧駆動回路と入
力端子１側の信号処理系の回路を含めた装置全体の省電
力化が可能である。

【００６３】本発明の一実施例は、動作温度範囲の広い
定電流駆動回路を提供できる。ＭＯＳトランジスタのゲ
ート・ソース間のオン電圧は、温度特性を有する。

【００６４】しかしながら、本発明の一実施例の定電流
駆動回路は、上式（５）に示したように、ＮおよびＰチ
ャネルＭＯＳトランジスタのゲート・ソース間のオン電
圧の温度特性による変化分を、互いに相殺するため、温
度による影響をほとんど受けない。

【００６５】次に、本発明の他の実施例について説明す
る。

【００６６】図２は、本発明の第二の実施例の構成を示
す図である。図２を参照すると、図１に示した前記実施
例のレベルシフト用トランジスタ１３が削除されてお
り、ゲートを入力端子１に接続しソースを接地端子４に
接続したトランジスタ１２のソースを抵抗１４を介して
電源単位１４に接続し、トランジスタ１２のソースと抵
抗１４の接続点をソースフォロワトランジスタ５のゲー
トに接続している。

【００６７】本発明の第二の実施例の定電流駆動回路に
おいて、トランジスタ７のドレイン電流Ｉ１は次式
（７）のようになる。

【００６８】 Ｉ１＝（Ｖ１＋ＶＧＳ１２−ＶＧＳ５−ＶＧＳ７）／Ｒ６ …（７）

【００６９】但し、ＶＧＳ５、ＶＧＳ７、ＶＧＳ１２は
トランジスタ５、７、１２のゲート・ソース間のオン電
圧、Ｖ１は入力端子１の信号電圧、Ｒ６は抵抗６の抵抗
値である。

【００７０】上式（７）で示す電流Ｉ１がトランジスタ
７のドレインからソースに流れ、トランジスタ７のゲー
ト・ソース間電圧として電圧に変換される。この電圧
が、スイッチ用トランジスタ９を介して、電荷保持容量
１０およびトランジスタ８のゲート・ソース間に伝達さ
れて、負荷１１を駆動する。

【００７１】ここで、本発明の第二に実施例の定電流駆
動回路において、ＮおよびＰチャネルＭＯＳトランジス
タのゲート・ソース間のオン電圧を各々ＶＧＳＮ、ＶＧ
ＳＰとし、ＮチャネルＭＯＳトランジスタに関しては、
そのオン電圧がほぼ等しくなるように、回路定数・パタ
ーンサイズ等を設定すると、上式（７）は、次式（８）
の様になる。

【００７２】 Ｉ１＝（Ｖ１＋ＶＧＳＰ−２ＶＧＳＮ）／Ｒ６ …（８）

【００７３】ＮおよびＰチャネルＭＯＳトランジスタの
ゲート・ソース間のオン電圧を等しくなるように、回路
定数・パターンサイズ等を設定し、これをＶＧＳＴとす
ると、図２に示した本発明の第二の実施例においても、
カレントミラー回路が正常動作を行うためには、Ｉ１＞
０であることから、次式（９）が成り立つ必要がある。

【００７４】ＶＧＳＴ＜Ｖ１ …（９）

【００７５】図４に示した定電流駆動回路では、回路が
正常な動作を行うためには、トランジスタのゲート・ソ
ース間のオン電圧は、入力端子１の電圧の半分以下にす
る必要があったのに対し、本発明の第二の実施例におい
ては、式（７）からも明らかなように、ゲート・ソース
間のオン電圧ＶＧＳは入力端子１の電圧Ｖ１以下であれ
ばよい。

【００７６】このように、本発明の第二の実施例は、図
１を参照して説明した前記実施例のように、トランジス
タのゲート・ソース間のオン電圧に全く依存しないとい
う構成ではないものの、図４に示した従来の定電流駆動
回路と比べ、２倍改善されている。

【００７７】図３は、本発明の第三の実施例の構成を示
す図である。図３を参照すると、本発明の第三の実施例
においては、負荷８の一端を接地端子４に、他端を定電
流駆動用のトランジスタ８のドレインに接続し、トラン
ジスタ８のソースは電源端子３に接続し、トランジスタ
８のゲートと電源端子３の間には、電荷保持手段として
電荷保持容量１０を接続する。

【００７８】トランジスタ８のゲートおよび電荷保持容
量１０の接続点には、スイッチ用トランジスタ９の一端
を接し、スイッチ用トランジスタ９の他端には、トラン
ジスタ８と同一導電型のトランジスタ７のゲートおよび
ドレインを接続し、トランジスタ７のソースは電源端子
３に接続する。トランジスタ７および８はスイッチ用ト
ランジスタ９を介してカレントミラー回路を構成する。
なお、図３に示す例では、トランジスタ７および８はＰ
チャネルＭＯＳトランジスタを使用する。スイッチ用ト
ランジスタ９は、図１に示したものと同様である。

【００７９】トランジスタ７のゲートおよびドレイン
は、トランジスタ１２のドレインに接続し、トランジス
タ１２のゲートは入力端子１に接続し、ソースと接地端
子４の間には抵抗６を接続する。ここで、トランジスタ
１２はＮチャネルＭＯＳトランジスタで構成する。

【００８０】入力端子１よりトランジスタ１２で入力信
号を受け、トランジスタ１２のソースと接地端子４の間
に設けた抵抗６によって、入力電圧を電流に変換する。
抵抗６を流れる電流をＩ２とすると、この電流Ｉ２は次
式（１０）で与えられる。

【００８１】 Ｉ２＝（Ｖ１−ＶＧＳ１２）／Ｒ６ …（１０）

【００８２】但し、ＶＧＳ１２はトランジスタ１２のゲ
ート・ソース間のオン電圧、Ｒ６は抵抗６の抵抗値、Ｖ
１は入力端子１の信号電圧である。

【００８３】従って、上式（１０）で示す電流がトラン
ジスタ７のドレイン電流として流れ、トランジスタ７の
ゲート・ソース間電圧として電圧に変換される。制御端
子２に制御信号が印加し、スイッチ用トランジスタ９が
導通状態の場合、上式（１０）で示した電流を電圧変換
したトランジスタ７のゲート・ソース間電圧はスイッチ
用トランジスタ９を介して、電荷保持容量１０およびト
ランジスタ８のゲートを駆動する。

【００８４】トランジスタ７およびトランジスタ８はカ
レントミラー回路を構成しているため、上式（１０）に
示した電流に比例した電流がトランジスタ８のドレイン
電流として流れ、負荷１１を定電流駆動する。

【００８５】次に、制御端子２の制御信号によって、ス
イッチ用トランジスタ９が遮断状態の場合、トランジス
タ７とトランジスタ８のゲート間は開路状態（オフ状
態）となり、トランジスタ７および８で構成するカレン
トミラー回路は遮断する。しかし、スイッチ用トランジ
スタ９が導通状態の時に、トランジスタ７のゲート・ソ
ース間には式（１０）に対応する電圧が発生し、更に、
電荷保持容量１０にも同電圧が印加されている。この電
圧がトランジスタ８のゲートに印加されるので、このゲ
ート電圧に対応した電流を負荷１１に供給する。即ち、
スイッチ用トランジスタ９が遮断状態でも、式（１０）
に示した電流を負荷１１に供給する。

【００８６】図３に示した本発明の第三の実施例の定電
流駆動回路が安定な動作を行うためには、上式（１０）
より、次式（１１）を満たす必要がある。

【００８７】ＶＧＳ１２＜Ｖ１ …（１１）

【００８８】上式（１１）から明らかなように、本発明
の第三の実施例においては、図２に示した前記第二の実
施例と同様、トランジスタ１２のゲート・ソース間のオ
ン電圧は入力端子１の電圧Ｖ１以下でよく、動作範囲
は、図４に示した回路の２倍改善されている。

【００８９】更に本発明の第三の実施例においては、図
１および図２をそれぞれ参照して説明した前記各実施例
と比較して、素子数が少なくて済み、このため、本発明
を半導体集積回路で構成した場合、安価な回路を提供す
ることができる。

【００９０】また、本発明の第三の実施例の定電流駆動
回路を、有機ＥＬ素子の駆動回路として、薄膜トランジ
スタ（ＴＦＴ）で構成した場合、素子数の少ない分、有
機ＥＬ素子（画素）の占有率が上がり、開口率が良くな
るため、画素の発光輝度の向上を計ることができる。

【００９１】

【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。

【００９２】本発明の第１の効果は、定電圧駆動回路を
構成するＭＯＳトランジスタのゲート・ソース間のオン
電圧の差が、入力端子の電圧より小さければ、安定に動
作する、ということである。その理由は、本発明におい
ては、カレントミラー回路を駆動するソースフォロワと
カレントミラー回路の入力端との間に接続される抵抗の
両端に、入力端子の印加電圧が現われるように構成した
ためである。

【００９３】また、本発明の第２の効果は、ＮおよびＰ
チャネルＭＯＳトランジスタのゲート・ソース間のオン
電圧を等しくなるように、回路定数・パターンサイズ等
を設定した場合、トランジスタのオン電圧に全く依存す
ることなく、正常動作する、ということである。

【００９４】このため、本発明によれば、定電圧駆動回
路を構成するＭＯＳトランジスタのゲート・ソース間オ
ン電圧によって、入力端子側の信号処理系の回路の電源
電圧を高くする必要が無く、設計の自由度の大きい定電
流駆動回路を提供できる。

【００９５】また本発明の第３の効果は、入力端子側の
信号処理系の回路の電源電圧を高くする必要がないた
め、定電圧駆動回路と入力端子側の信号処理系の回路を
含めた装置全体の省電力化が可能である、ということで
ある。

【００９６】また本発明の第４の効果は、入力端子電圧
をゲート入力とするトランジスタのゲート・ソース間の
オン電圧は入力端子の電圧以下でよく、動作範囲は、従
来の回路の２倍ほど改善する、ということである。

【図面の簡単な説明】

【図１】本発明の第一の実施例の回路構成を示す図であ
る。

【図２】本発明の第二の実施例の回路構成を示す図であ
る。

【図３】本発明の第三の実施例の回路構成を示す図であ
る。

【図４】従来の定電流駆動回路の構成を示す図である。

【符号の説明】

１ 入力端子 ２ 制御端子 ３ 電源端子 ４ 接地端子 ５ ソースフォロワトランジスタ ６ 抵抗 ７、８ トランジスタ ９ スイッチ用トランジスタ １０ 容量 １１ 負荷 １２、１３ トランジスタ １４ 抵抗

Claims (11)

【特許請求の範囲】
1. 【請求項１】入力端子からの信号電圧を電流に変換しカ
   レントミラー回路を介して該電流を負荷に供給する定電
   流駆動回路において、 前記入力端子からの信号電圧を入力とする第１のソース
   フォロワと、 前記第１のソースフォロワの出力を入力とし前記カレン
   トミラー回路を駆動する第２のソースフォロワと、を備
   えたことを特徴とする定電流駆動回路。
2. 【請求項２】入力端子からの信号電圧を電流に変換しカ
   レントミラー回路を介して該電流を負荷に供給する定電
   流駆動回路において、 前記入力端子からの信号電圧を入力とする第１のソース
   フォロワ、及び、前記第１のソースフォロワに直列に接
   続される、ダイオード接続されたトランジスタでレベル
   シフトした電圧を、前記カレントミラー回路を駆動する
   第２のソースフォロワに入力する、ことを特徴とする定
   電流駆動回路。
3. 【請求項３】入力端子からの信号電圧を電流に変換しカ
   レントミラー回路を介して該電流を負荷に供給する定電
   流駆動回路において、 前記入力端子からの信号電圧を入力とするソースフォロ
   ワの出力で前記カレントミラー回路を駆動してなる、こ
   とを特徴とする定電流駆動回路。
4. 【請求項４】制御信号によって前記カレントミラー回路
   の入力端と出力端との導通・遮断を切替制御するスイッ
   チ手段を備えたことを特徴とする請求項１乃至３のいず
   れか一に記載の定電流駆動回路。
5. 【請求項５】前記スイッチ手段が遮断しても、前記負荷
   に電流を供給するための電荷保持手段をさらに備えたこ
   とを特徴とする請求項４記載の定電流駆動回路。
6. 【請求項６】入力端子からの信号電圧を入力とする第１
   導電型のソースフォロワトランジスタと、 前記第１のソースフォロワトランジスタと高電位側電源
   間に接続されダイオード接続され第２導電型のトランジ
   スタと、 前記ダイオード接続された第２導電型のトランジスタの
   出力を入力とする第２導電型のソースフォロワトランジ
   スタと、 前記第２導電型のソースフォロワトランジスタの出力に
   抵抗を介して入力端を接続し、出力端を負荷に接続し
   た、第２導電型のトランジスタよりなるカレントミラー
   回路と、 を備えたことを特徴とする定電流駆動回路。
7. 【請求項７】前記入力端子からの信号電圧を入力とする
   第１導電型のソースフォロワトランジスタと、 前記第１導電型のソースフォロワトランジスタの出力を
   入力とする第２導電型のソースフォロワトランジスタ
   と、 前記第２導電型のソースフォロワトランジスタの出力に
   抵抗を介して入力端を接続し、出力端を負荷に接続し
   た、第２導電型のトランジスタよりなるカレントミラー
   回路と、 を備えたことを特徴とする定電流駆動回路。
8. 【請求項８】前記入力端子からの信号電圧を入力としソ
   ースを抵抗を介して接地したトランジスタと、 前記トランジスタのドレインに入力端を接続し、出力端
   を負荷に接続したカレントミラー回路と、 を備えたことを特徴とする定電流駆動回路。
9. 【請求項９】制御信号によって、前記カレントミラー回
   路の入力端と出力端との導通・遮断を切替制御するする
   スイッチと、 前記スイッチの導通時に前記カレントミラー回路の入力
   端側のトランジスタのゲート・ソース間電位を保持し、
   前記スイッチの遮断時に、前記カレントミラー回路の出
   力端側のトランジスタにゲート電位を供給し前記負荷に
   電流を供給する容量と、をさらに備えたことを特徴とす
   る請求項６乃至８のいずれか一に記載の定電流駆動回
   路。
10. 【請求項１０】前記トランジスタを薄膜トランジスタで
    構成したことを特徴とする請求項１乃至９のいずれか一
    に記載の定電流駆動回路。
11. 【請求項１１】前記負荷を有機ＥＬ（electroluminesce
    nce）素子としたことを特徴とする請求項１０記載の定
    電流駆動回路。