JP2005135366A

JP2005135366A - カレントミラー回路

Info

Publication number: JP2005135366A
Application number: JP2004028953A
Authority: JP
Inventors: Shuhei Kawai; 周平河井; Takashige Ogata; 貴重尾形
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2003-10-09
Filing date: 2004-02-05
Publication date: 2005-05-26

Abstract

【課題】電源電圧が低く、あるいは負荷デバイスの抵抗値が大きい場合でもカレントミラー動作を可能にする。
【解決手段】第１のカレントミラー回路ＣＭ１は、定電流源ＣＳの電流Ｉ１と等しい電流Ｉ２を第２のＭＯＳトランジスタＭ２に流す。第１のオペアンプＯＰ１は、第４のＭＯＳトランジスタＭ４のドレインＭ４ｄの電位と第５のＭＯＳトランジスタＭ５のドレインＭ５ｄの電位が等しくなるように、第３のＭＯＳトランジスタＭ３のゲート電位を制御する。これにより、第４及び第５のＭＯＳトランジスタＭ４，Ｍ５のソースドレイン間電圧が等しくなり第２カレントミラー回路ＣＭ２のカレントミラー動作が可能になる。また、電源電圧Ｖｄｄの低下等により、第４及び第５のＭＯＳトランジスタＭ４，Ｍ５が線形領域で動作するときには、第２のオペアンプＯＰ２によってそれらのゲート電圧が高くなるように制御される。
【選択図】図１

Description

本発明は、負荷デバイスに一定電流を供給するためのカレントミラー回路に関する。

従来例に係るカレントミラー回路について図２を参照しながら説明する。この回路は、図２に示すように、カレントミラーを構成するＰチャネル型の第１のＭＯＳトランジスタＭ１及び第２のＭＯＳトランジスタＭ２、定電流源ＣＳ、負荷デバイスＬＤから構成されている。ここで、第１のＭＯＳトランジスタ１０のソースＭ１ｓ及び第２のＭＯＳトランジスタＭ２のソースＭ２ｓには電源電圧Ｖｄｄが供給されている。この回路は、定電流源ＣＳの電流Ｉ１と等しい電流値の電流Ｉ２を負荷デバイスＬＤに供給するものである。この種のカレントミラー回路については、例えば、以下の特許文献１に記載されている。
特開平１０−９７３３２号公報

しかしながら、電源電圧Ｖｄｄが低いか、あるいは負荷デバイスＬＤの抵抗値が大きい場合には、第２のＭＯＳトランジスタＭ２のドレインＭ２ｄの電位が大きく上昇し、第２のＭＯＳトランジスタＭ２のソースドレイン間電圧Ｖｄｓが小さくなる。

すると、図３に示すＭＯＳトランジスタ特性のように、この第２のＭＯＳトランジスタＭ２は、飽和領域ではなく線形領域で動作するようになる。第２のＭＯＳトランジスタＭ２が線形領域で動作すると、カレントミラーの動作ができなくなり、負荷デバイスＬＤに流れる電流Ｉ２の電流値は、定電流源１２の電流Ｉ２の電流値と異なってしまう。このため、負荷デバイスＬＤの負荷が大きいときは、電源電圧Ｖｄｄを高くせざるを得ないという問題があった。

そこで、本発明は、一対のＰチャネル型ＭＯＳトランジスタで構成された第１のカレントミラー回路と、前記第１のカレントミラー回路の出力電流を流す制御用ＭＯＳトランジスタと、一対のＮチャネル型ＭＯＳトランジスタで構成され、前記第１のカレントミラー回路の出力電流を負荷に供給する第２のカレントミラー回路と、前記一対のＮチャネル型ＭＯＳトランジスタのドレイン電位が等しくなるように前記制御用ＭＯＳトランジスタのゲート電位を制御する第１のオペアンプと、前記一対のＮチャネル型ＭＯＳトランジスタのドレイン電位が等しくなるように前記一対のＮチャネル型ＭＯＳトランジスタのゲート電位を制御する第２のオペアンプと、を具備することを特徴とするものである。

本発明によれば、一対のＰチャネル型ＭＯＳトランジスタで構成された第１のカレントミラー回路に流れる電流を一対のＮチャネル型ＭＯＳトランジスタで構成された第２のカレントミラー回路に移し、一対のＮチャネル型ＭＯＳトランジスタが線形領域で動作する場合であっても、そのゲート電位を第２のオペアンプによって高くするように制御することで、一対のＮチャネル型ＭＯＳトランジスタに流れる電流を増加させているので、電源電圧が低く、あるいは負荷デバイスの抵抗値が大きい場合でも高精度のカレントミラー動作が可能になる。

特に、このカレントミラー回路を複数の負荷デバイスのドライバー回路として用いることにより、負荷デバイスの特性ばらつきによらず、高精度の電流制御が可能になる。また、電源電圧が低い場合でもカレントミラー動作が可能になるので、回路の動作範囲が広くなる。さらに、このカレントミラー回路の電源電圧をＩＣ内の電源回路で昇圧して発生させる場合には、その電源回路の昇圧電圧が抑えられるため、電源回路の回路規模が小さくて済み、その分ＩＣのチップ面積を縮小できる。

また、昇圧電圧が抑えられるために電源回路の電力変換効率の向上が図れる。さらに、携帯機器においては、その使用時間の長寿命化を図ることができる。

次に本発明を実施形態に係るカレトミラー回路ついて図面を参照しながら説明する。図１は第１の実施形態に係るカレントミラー回路の回路図である。Ｐチャネル型の第１及び第２のＭＯＳトランジスタＭ１，Ｍ２で第１のカレントミラー回路ＣＭ１が構成されている。第１のＭＯＳトランジスタＭ１は、そのゲートとドレインＭ１ｄが互いに接続され、ソースＭ１ｓに電源電圧Ｖｄｄが供給されている。

また、第２のＭＯＳトランジスタＭ２のゲートは、第１のＭＯＳトランジスタＭ１のゲートと互いに接続され、第２のＭＯＳトランジスタＭ２のソースＭ２ｓには電源電圧Ｖｄｄが供給されている。また、第１のＭＯＳトランジスタＭ１のドレインＭ１ｄと接地の間には、定電流源ＣＳが接続されている。前記第２のＭＯＳトランジスタＭ２のドレインに、Ｎチャネル型の第３のＭＯＳトランジスタＭ３のドレインが接続されている。

また、第３のＭＯＳトランジスタＭ３と直列に接続され、ソースが接地された第４のＭＯＳトランジスタＭ４が設けられている。また、ソースが接地されゲートが第４のＭＯＳトランジスタＭ４のゲートと接続された第５のＭＯＳトランジスタＭ５が設けられている。第４のＭＯＳトランジスタＭ４及び第５のＭＯＳトランジスタＭ５は、Ｎチャネル型であり、第２のカレントミラー回路ＣＭ２を構成している。そして、電源電圧Ｖｄｄと第５のＭＯＳトランジスタＭ５との間に負荷デバイスＬＤが接続されている。

また、第４のＭＯＳトランジスタＭ４のドレインＭ４ｄの電位と第５のＭＯＳトランジスタＭ５のドレインＭ５ｄの電位が、イマジナリーショートにより等しくなるように第３のＭＯＳトランジスタＭ３のゲート電位を制御する第１のオペアンプＯＰ１が設けられている。すなわち、第１のオペアンプＯＰ１の負入力端子（−）に第４のＭＯＳトランジスタＭ４のドレインＭ４ｄが接続され、その正入力端子（＋）に第５のＭＯＳトランジスタＭ５のドレインＭ５ｄが接続されている。そして、第１のオペアンプＯＰ１の出力は第３のＭＯＳトランジスタＭ３のゲートに接続されている。この第１のオペアンプＯＰ１によって、第２のカレントミラー回路ＣＭ２のカレントミラー動作が可能になる。

さらに、第４のＭＯＳトランジスタＭ４のドレインＭ４ｄの電位と第５のＭＯＳトランジスタＭ５のドレインＭ５ｄの電位が、イマジナリーショートにより等しくなるように第４及び第５のＭＯＳトランジスタＭ４，Ｍ５のゲート電位を制御する第２のオペアンプＯＰ２が設けられている。

すなわち、第２のオペアンプＯＰ２の正入力端子（＋）に第４のＭＯＳトランジスタＭ４のドレインＭ４ｄが接続され、その負入力端子（−）に第５のＭＯＳトランジスタＭ５のドレインＭ５ｄが接続されている。そして、第２のオペアンプＯＰ２の出力は第４、第５のＭＯＳトランジスタＭ４，Ｍ５のゲートに接続されている。この第２のオペアンプＯＰ２によって、第４、第５のＭＯＳトランジスタＭ４，Ｍ５が線形領域で動作するときに、ゲート電圧が高くなるように制御される。

次に、この回路の動作を説明する。第１のカレントミラー回路ＣＭ１は、定電流源ＣＳの電流Ｉ１と等しい電流Ｉ２を第２のＭＯＳトランジスタＭ２に流す。この電流Ｉ２は第３のＭＯＳトランジスタＭ３、第４のＭＯＳトランジスタＭ４にも流れる。

そこで、第１のオペアンプＯＰ１は、第４のＭＯＳトランジスタＭ４のドレインＭ４ｄの電位と第５のＭＯＳトランジスタＭ５のドレインＭ５ｄの電位が、イマジナリーショートにより等しくなるように、第３のＭＯＳトランジスタＭ３のゲート電位を制御する。これにより、第４及び第５のＭＯＳトランジスタＭ４，Ｍ５のソースドレイン間電圧が等しくなり、第２カレントミラー回路ＣＭ２のカレントミラー動作が可能になる。そして、電流Ｉ１，Ｉ２と等しい電流値の電流Ｉ３を負荷デバイスＬＤに供給できる。

また、電源電圧Ｖｄｄの低下や負荷デバイスＬＤの抵抗値が高いために第４及び第５のＭＯＳトランジスタＭ４，Ｍ５が、ＭＯＳトランジスタの線形領域で動作するときには、第２のオペアンプＯＰ２によって、ゲート電圧が高くなるように制御される。これにより、第４及び第５のＭＯＳトランジスタＭ４，Ｍ５には、飽和領域で動作しているときと同じ一定の電流値の電流Ｉ２，Ｉ３が流れ、カレントミラー動作が可能になる。

図４は第２の実施形態に係るカレントミラー回路の回路図である。このカレントミラー回路は、第１の実施形態の第２のオペアンプＯＰ２を削除し、第４及び第５のＭＯＳトランジスタＭ４，Ｍ５のゲートを第３のＭＯＳトランジスタＭ３のドレインに接続したものである。このカレントミラー回路によれば、電源電圧Ｖｄｄの低下や負荷デバイスＬＤの抵抗値が高いために第４及び第５のＭＯＳトランジスタＭ４，Ｍ５のドレインＭ４ｄ，Ｍ５ｄの電位が低くなり、これらのＭＯＳトランジスタが線形領域で動作するときには、第１のオペアンプＯＰ１の働きにより、第３のＭＯＳトランジスタＭ３のゲートの電位が低くなるため、第３のＭＯＳトランジスタＭ３のオン抵抗が高くなり、第３のＭＯＳトランジスタＭ３のソースの電位が持ち上がる。

すると、第３のＭＯＳトランジスタＭ３のソースと接続されている第４及び第５のＭＯＳトランジスタＭ４，Ｍ５のゲートの電位も高くなり、大きな電流が流れるため、安定したカレントミラー動作が可能になる。一方、第５のＭＯＳトランジスタのドレインＭ５ｄの電位が高くなるような状況では、第１のオペアンプＯＰ１は第３のＭＯＳトランジスタのゲートの電位を低くするように制御するので、第３のＭＯＳトランジスタＭ３のオン抵抗が下がり、このカレントミラー回路は通常のカレントミラー回路と同様な回路動作を行う。

上述した第１及び第２の実施形態のカレントミラー回路を複数の負荷デバイス、例えば、液晶のバックライト用の白色ＬＥＤ、のドライバー回路として用いることにより、負荷デバイスの特性ばらつき、例えば、白色ＬＥＤの順方向しきい値電圧ＶＦのばらつきによらず、高精度の電流制御が可能になる。

また、電源電圧Ｖｄｄが低い場合でもカレントミラー動作が可能になるので、回路の動作範囲が広くなる。さらに、このカレントミラー回路の電源電圧ＶｄｄをＩＣ内の電源回路、例えば、チャージポンプ回路やスイッチングレギュレータで昇圧して発生させる場合には、その電源回路の昇圧電圧が抑えられるため、電源回路の回路規模が小さくて済み、その分ＩＣのチップ面積を縮小できる。また、昇圧電圧が抑えられるために電源回路の電力変換効率の向上が図れる。さらに、携帯機器においては、その使用時間の長寿命化を図ることができる。

本発明の第１の実施形態に係るカレントミラー回路の回路図である。従来例に係るカレントミラー回路の回路図である。ＭＯＳトランジスタの特性図である。本発明の第１の実施形態に係るカレントミラー回路の回路図である。

符号の説明

Ｍ１第１のＭＯＳトランジスタＭ２第２のＭＯＳトランジスタ
Ｍ３第３のＭＯＳトランジスタＭ４第４のＭＯＳトランジスタ
Ｍ５第５のＭＯＳトランジスタＯＰ１第１のオペアンプ
ＯＰ２第２のオペアンプＣＳ電流源
ＬＤ負荷デバイス

Claims

電流源と、負荷と、前記電流源からの電流が供給される制御用ＭＯＳトランジスタと、一対のＭＯＳトランジスタで構成され、前記制御用ＭＯＳトランジスタからの電流を前記負荷に供給するカレントミラー回路と、前記一対のＭＯＳトランジスタのドレイン電位が等しくなるように前記制御用ＭＯＳトランジスタのゲート電位を制御する第１のオペアンプと、前記一対のＭＯＳトランジスタのドレイン電位が等しくなるように前記一対のＭＯＳトランジスタのゲート電位を制御する第２のオペアンプと、を具備することを特徴とするカレントミラー回路。
前記電流源は一対のＭＯＳトランジスタで構成された第２のカレントミラー回路であることを特徴とする請求項１に記載のカレントミラー回路。
ゲートとドレインが接続され、ソースに電源電圧が供給された第１のＭＯＳトランジスタと、ソースに電源電圧が供給されゲートに前記第１のＭＯＳトランジスタのゲートが接続された第２のＭＯＳトランジスタと、前記第２のＭＯＳトランジスタのドレインとソースが接続された第３のＭＯＳトランジスタと、前記第３のＭＯＳトランジスタと直列に接続され、ソースが接地された第４のＭＯＳトランジスタと、ソースが接地されゲートが前記第４のＭＯＳトランジスタのゲートと接続された前記第５のＭＯＳトランジスタと、電源電圧と前記第５のＭＯＳトランジスタとの間に接続された負荷デバイスと、前記第４のＭＯＳトランジスタのドレイン電位と前記第５のＭＯＳトランジスタのドレイン電位が等しくなるように前記第３のＭＯＳトランジスタのゲート電位を制御する第１のオペアンプと、前記第４のＭＯＳトランジスタのドレイン電位と前記第５のＭＯＳトランジスタのドレイン電位が等しくなるように前記第４及び第５のＭＯＳトランジスタのゲート電位を制御する第２のオペアンプと、を具備することを特徴とするカレントミラー回路。
前記第１及び第２のＭＯＳトランジスタがＰチャネル型であり、前記第３，第４及び第５のＭＯＳトランジスタがＮチャネル型であることを特徴とする請求項３に記載のカレントミラー回路。
電流源と、負荷と、前記電流源からの電流がソースに供給される制御用ＭＯＳトランジスタと、一対のＭＯＳトランジスタで構成され、前記制御用ＭＯＳトランジスタのドレインから出力される電流を前記負荷に供給するカレントミラー回路と、前記一対のＭＯＳトランジスタのドレイン電位が等しくなるように前記制御用ＭＯＳトランジスタのゲート電位を制御するオペアンプと、を具備し、前記一対のＭＯＳトランジスタのゲートを前記制御用ＭＯＳトランジスタのドレインに接続したことを特徴とするカレントミラー回路。
前記電流源は一対のＭＯＳトランジスタで構成された第２のカレントミラー回路であることを特徴とする請求項５に記載のカレントミラー回路。