CN112187237A - 一种使能电路 - Google Patents

一种使能电路 Download PDF

Info

Publication number
CN112187237A
CN112187237A CN202011055836.3A CN202011055836A CN112187237A CN 112187237 A CN112187237 A CN 112187237A CN 202011055836 A CN202011055836 A CN 202011055836A CN 112187237 A CN112187237 A CN 112187237A
Authority
CN
China
Prior art keywords
mos
mos tube
tube
mos transistor
current mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011055836.3A
Other languages
English (en)
Other versions
CN112187237B (zh
Inventor
邢洋钟
张秀娟
贺郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Borui Jixin Xi'an Electronic Technology Co ltd
Original Assignee
Xi'an Borui Jixin Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Borui Jixin Electronic Technology Co ltd filed Critical Xi'an Borui Jixin Electronic Technology Co ltd
Priority to CN202011055836.3A priority Critical patent/CN112187237B/zh
Publication of CN112187237A publication Critical patent/CN112187237A/zh
Application granted granted Critical
Publication of CN112187237B publication Critical patent/CN112187237B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本申请实施例公开了一种使能电路，该使能电路包括：第一MOS管、第二MOS管、开关管和电流镜；其中，第一MOS管与所述开关管、第二MOS管连接、电流镜连接；第二MOS管与电流镜、被使能电路AMP连接；电流镜包括至少一个MOS管。本申请实施例提供一种使能电路，可以解决使能电路结构复杂的问题。

Description

一种使能电路
技术领域
本申请实施例涉及电路模块技术领域，尤其涉及一种使能电路。
背景技术
使能电路，是运算放大器电路中的一种基础模块，主要应用于开启/关闭运算放大器，以达到节省功耗的效果。根据不同的应用需求，现在有多种电源电压条件下的运算放大器设计需求，其采用的工艺也各不相同。因此，适用于各种不同工艺和电压条件的使能电路设计有很大的应用前景和现实意义。
通常，在相关技术中，使能电路可以采用CMOS开关，利用逻辑电平开启或关闭开关MOS器件来实现开关功能。然而，由于在很多高压CMOS或BCD工艺中，开关器件的VGS耐受电压较低，无法产生和使用高压逻辑电平。
因此，会导致使能电路存在很大的设计困难。
发明内容
本申请实施例提供一种使能电路，可以解决低使能电路的结构复杂的问题。
为了解决上述技术问题，本申请实施例采用如下技术方案：
本申请实施例提供一种使能电路，该使能电路包括：第一MOS管M3、第二MOS管M4、开关管和电流镜。
本申请实施例中，上述第一MOS管M3与开关管、第二MOS管M4连接、电流镜连接；第二MOS管M4与电流镜、被使能电路AMP连接；电流镜包括至少一个MOS管。
可选的，本申请实施例中，上述电流镜包括第三MOS管M1和第四MOS管M2，第三MOS管M1与开关管、第四MOS管M2连接；第四MOS管M2与第一MOS管M3、第二MOS管连接M4。
可选的，本申请实施例中，上述开关管与正电源连接；第一MOS管M3、第二MOS管M4、第三MOS管M1和第四MOS管M2均与负电源连接。
可选的，本申请实施例中，上述开关管的第一端与正电源连接，开关管的第二端与第三MOS管M1的漏极、第四MOS管M2的漏极、第一MOS管M3的漏极连；第一MOS管M3的漏极、第三MOS管M1的漏极、第二MOS管M2的漏极和第四MOS管M2的漏极均与负电源连接；第一MOS管M3的栅极与第二MOS管M4的栅极、第一MOS管M3的源极连接；第二MOS管M4的栅极与第四MOS管M2的源极连接，第二MOS管M4的栅极与AMP连接；第三MOS管M1的栅极与第四MOS管M2的栅极、第三MOS管M1的源极连接。
可选的，本申请实施例中，当需要关闭所述使能电路时，开关管与第一MOS管M3导通；当需要开启所述使能电路时，开关管与第三MOS管M1导通。
本申请实施例中，该使能电路包括：第一MOS管M3、第二MOS管M4、开关管和电流镜。其中，上述第一MOS管M3与开关管、第二MOS管M4连接、电流镜连接；第二MOS管M4与电流镜、被使能电路AMP连接；电流镜包括至少一个MOS管。本申请实施例中，当电流打开时，电流镜开启，MOS器件(即第一MOS管M3和第二MOS管M4)开启；当电流关闭时，电流镜关闭，MOS器件关断，与传统的逻辑电平开关结构相比，不产生逻辑高低电平，避免MOS器件的Vgs出现高压。实现了正负双电源电路的开关使能。该结构具有结构简单，实用性好的优点。
附图说明
图1为本申请实施例提供的一种使能电路的电路图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请实施例的说明书和权利要求书中的术语“第一”和“第二”等是用于区别不同的对象，而不是用于描述对象的特定顺序。例如，第一MOS管和第二MOS管等是用于区别不同的MOS管，而不是用于描述MOS管的特定顺序。
在本申请实施例的描述中，除非另有说明，“多个”的含义是指两个或两个以上。例如，多个元件是指两个元件或两个以上元件。
本文中术语“和/或”，是一种描述关联对象的关联关系，表示可以存在三种关系，例如，显示面板和/或背光，可以表示：单独存在显示面板，同时存在显示面板和背光，单独存在背光这三种情况。本文中符号“/”表示关联对象是或者的关系，例如输入/输出表示输入或者输出。
在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
本申请实施例提供一种使能电路，该使能电路包括：第一MOS管M3、第二MOS管M4、开关管和电流镜。其中，上述第一MOS管M3与开关管、第二MOS管M4连接、电流镜连接；第二MOS管M4与电流镜、被使能电路AMP连接；电流镜包括至少一个MOS管。本申请实施例中，当电流打开时，电流镜开启，MOS器件(即第一MOS管M3和第二MOS管M4)开启；当电流关闭时，电流镜关闭，MOS器件关断，与传统的逻辑电平开关结构相比，不产生逻辑高低电平，避免MOS器件的Vgs出现高压。实现了正负双电源电路的开关使能。该结构具有结构简单，实用性好的优点。
下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的一种使能电路进行详细地说明。
本申请实施例提供的一种使能电路，如图1所示，本申请实施例的使能电路包括：第一MOS管M3、第二MOS管M4、开关管和电流镜。
本申请实施例中，上述第一MOS管M3与开关管、第二MOS管M4连接、电流镜连接；第二MOS管M4与电流镜、被使能电路AMP连接；电流镜包括至少一个MOS管。
可选的，本申请实施例中，上述电流镜包括第三MOS管M1和第四MOS管M2，第三MOS管M1与开关管、第四MOS管M2连接；第四MOS管M2与第一MOS管M3、第二MOS管连接M4。
可以理解，M1和M2组成电流镜，其栅极相连，源极共同接负电源，M1的漏极与栅极相连，M2的漏极与M3、M4的栅极相连。M3和M4组成电流镜，其栅极相连，源极共同接负电源，M4的漏极接被使能电路的偏置电流，M3的漏极和栅极相连。
本申请实施例提供的使能电路，该使能电路包括：第一MOS管M3、第二MOS管M4、开关管和电流镜。其中，上述第一MOS管M3与开关管、第二MOS管M4连接、电流镜连接；第二MOS管M4与电流镜、被使能电路AMP连接；电流镜包括至少一个MOS管。本申请实施例中，当电流打开时，电流镜开启，MOS器件(即第一MOS管M3和第二MOS管M4)开启；当电流关闭时，电流镜关闭，MOS器件关断，与传统的逻辑电平开关结构相比，不产生逻辑高低电平，避免MOS器件的Vgs出现高压。实现了正负双电源电路的开关使能。该结构具有结构简单，实用性好的优点。
可选的，本申请实施例中，上述开关管与正电源连接；第一MOS管M3、第二MOS管M4、第三MOS管M1和第四MOS管M2均与负电源连接。
可选的，本申请实施例中，上述开关管的第一端与正电源连接，开关管的第二端与第三MOS管M1的漏极、第四MOS管M2的漏极、第一MOS管M3的漏极连；第一MOS管M3的漏极、第三MOS管M1的漏极、第二MOS管M2的漏极和第四MOS管M2的漏极均与负电源连接；第一MOS管M3的栅极与第二MOS管M4的栅极、第一MOS管M3的源极连接；第二MOS管M4的栅极与第四MOS管M2的源极连接，第二MOS管M4的栅极与AMP连接；第三MOS管M1的栅极与第四MOS管M2的栅极、第三MOS管M1的源极连接。
可选的，本申请实施例中，当需要关闭所述使能电路时，开关管与第一MOS管M3导通；当需要开启所述使能电路时，开关管与第三MOS管M1导通。
本申请实施例中，IB为被使能电路(AMP)的偏置电流。当需要电路工作时，使IB流过M3，则M4开启，IS流过AMP，电路开始工作。当需要关闭电路时，使IB流过M1，则M2电流镜开启，M4的栅电压VB2被下拉到负电源，IS为0，AMP电路关闭。在上述所有过程中，均不需要产生高低逻辑电平来开启器件。每一个MOS的Vgs均被限制在Vth附近。该电路适用于高电源电压和正负双电源条件。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。

Claims (5)

1.一种使能电路，其特征在于，所述使能电路包括：第一MOS管、第二MOS管、开关管和电流镜；
其中，所述第一MOS管与所述开关管、所述第二MOS管连接、所述电流镜连接；所述第二MOS管与所述电流镜、被使能电路AMP连接；
所述电流镜包括至少一个MOS管。
2.根据权利要求1所述的使能电路，其特征在于，所述电流镜包括第三MOS管和第四MOS管，所述第三MOS管与所述开关管、所述第四MOS管连接；所述第四MOS管与所述第一MOS管、所述第二MOS管连接。
3.根据权利要求1或2所述的使能电路，其特征在于，所述开关管与正电源连接；所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管均与负电源连接。
4.根据权利要求3所述的使能电路，其特征在于，所述开关管的第一端与所述正电源连接，所述开关管的第二端与所述第三MOS管的漏极、所述第四MOS管的漏极、所述第一MOS管的漏极连；所述第一MOS管的漏极、所述第三MOS管的漏极、所述第二MOS管的漏极和所述第四MOS管的漏极均与所述负电源连接；所述第一MOS管的栅极与所述第二MOS管的栅极、所述第一MOS管的源极连接；所述第二MOS管的栅极与所述第四MOS管的源极连接，所述第二MOS管的栅极与所述AMP连接；所述第三MOS管的栅极与所述第四MOS管的栅极、所述第三MOS管的源极连接。
5.根据权利要求4所述的使能电路，其特征在于，当需要关闭所述使能电路时，所述开关管与所述第一MOS管导通；当需要开启所述使能电路时，所述开关管与所述第三MOS管导通。
CN202011055836.3A 2020-09-29 2020-09-29 一种使能电路 Active CN112187237B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011055836.3A CN112187237B (zh) 2020-09-29 2020-09-29 一种使能电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011055836.3A CN112187237B (zh) 2020-09-29 2020-09-29 一种使能电路

Publications (2)

Publication Number Publication Date
CN112187237A true CN112187237A (zh) 2021-01-05
CN112187237B CN112187237B (zh) 2021-12-21

Family

ID=73947028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011055836.3A Active CN112187237B (zh) 2020-09-29 2020-09-29 一种使能电路

Country Status (1)

Country Link
CN (1) CN112187237B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127787A1 (en) * 2000-04-27 2002-09-12 Jenn-Hwa Huang Single supply hfet with temperature compensation
KR20050014988A (ko) * 2003-08-01 2005-02-21 주식회사 하이닉스반도체 셀프 리프래쉬 모드 진입을 위한 클럭 인에이블 버퍼
JP2005135366A (ja) * 2003-10-09 2005-05-26 Sanyo Electric Co Ltd カレントミラー回路
CN102571069A (zh) * 2012-03-19 2012-07-11 中科芯集成电路股份有限公司 一种单电源正负逻辑转换电路
CN104281188A (zh) * 2014-10-22 2015-01-14 西安电子科技大学 应用于ldo线性稳压器的使能电路
US9450599B1 (en) * 2015-06-24 2016-09-20 Samsung Electronics Co., Ltd. Current digital-to-analog converter reducing flicker noise
CN207895341U (zh) * 2018-02-11 2018-09-21 成都英特格灵微电子技术有限公司 一种电流限基准产生电路及设定电路
CN108572690A (zh) * 2018-07-25 2018-09-25 上海艾为电子技术股份有限公司 一种电流镜电路
CN109039315A (zh) * 2018-10-29 2018-12-18 上海艾为电子技术股份有限公司 一种可以调节开启时间的模拟开关电路
CN111083854A (zh) * 2020-01-10 2020-04-28 中科芯集成电路有限公司 一种led显示屏补偿电路及其方法
CN111313695A (zh) * 2020-04-08 2020-06-19 西安博瑞集信电子科技有限公司 一种宽范围电流调节的电荷泵

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127787A1 (en) * 2000-04-27 2002-09-12 Jenn-Hwa Huang Single supply hfet with temperature compensation
KR20050014988A (ko) * 2003-08-01 2005-02-21 주식회사 하이닉스반도체 셀프 리프래쉬 모드 진입을 위한 클럭 인에이블 버퍼
JP2005135366A (ja) * 2003-10-09 2005-05-26 Sanyo Electric Co Ltd カレントミラー回路
CN102571069A (zh) * 2012-03-19 2012-07-11 中科芯集成电路股份有限公司 一种单电源正负逻辑转换电路
CN104281188A (zh) * 2014-10-22 2015-01-14 西安电子科技大学 应用于ldo线性稳压器的使能电路
US9450599B1 (en) * 2015-06-24 2016-09-20 Samsung Electronics Co., Ltd. Current digital-to-analog converter reducing flicker noise
CN207895341U (zh) * 2018-02-11 2018-09-21 成都英特格灵微电子技术有限公司 一种电流限基准产生电路及设定电路
CN108572690A (zh) * 2018-07-25 2018-09-25 上海艾为电子技术股份有限公司 一种电流镜电路
CN109039315A (zh) * 2018-10-29 2018-12-18 上海艾为电子技术股份有限公司 一种可以调节开启时间的模拟开关电路
CN111083854A (zh) * 2020-01-10 2020-04-28 中科芯集成电路有限公司 一种led显示屏补偿电路及其方法
CN111313695A (zh) * 2020-04-08 2020-06-19 西安博瑞集信电子科技有限公司 一种宽范围电流调节的电荷泵

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
C. DEUTSCH: "Mid-infrared crystalline mirrors with ultralow optical losses", 《2017 CONFERENCE ON LASERS AND ELECTRO-OPTICS EUROPE & EUROPEAN QUANTUM ELECTRONICS CONFERENCE (CLEO/EUROPE-EQEC)》 *
汪雪琴: "带使能端及保护电路的LDO设计", 《微电子学》 *

Also Published As

Publication number Publication date
CN112187237B (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
CN104464662B (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
US20160189648A1 (en) Goa circuit applied to liquid crystal display device
CN104464656B (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
WO2017101200A1 (zh) 基于ltps半导体薄膜晶体管的goa电路
CN104575424B (zh) 扫描驱动电路及其或非门逻辑运算电路
CN101800534A (zh) 电平偏移电路
US7768494B2 (en) Circuit devices
CN103856205B (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
CN104575425B (zh) 扫描驱动电路及其与非门逻辑运算电路
CN104464657B (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
CN108288450A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
US20120194256A1 (en) Level shifter
CN102323844B (zh) 宽输出范围的转换系统
CN109215601A (zh) 电压提供单元、方法、显示驱动电路和显示装置
CN112671393A (zh) 电平转换电路
WO2016070509A1 (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
KR101594550B1 (ko) 주사신호발생회로
EP3200351B1 (en) Io interface level shift circuit, io interface level shift method and storage medium
CN112187237B (zh) 一种使能电路
US10475390B2 (en) Scanning driving circuit and display apparatus
CN107370485B (zh) 负压电平转换电路
CN110501548B (zh) 一种用于mcu的微功耗低电压检测电路
CN115037292B (zh) 一种带使能检测和掉电保护的高压差电平转移电路
CN101383131B (zh) 显示器驱动装置与相关的显示器
CN102006055B (zh) 负电平高压位移电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Building 12, Hard Technology Enterprise Community, No. 3000 Biyuan Second Road, High tech Zone, Xi'an City, Shaanxi Province, 710065

Patentee after: Borui Jixin (Xi'an) Electronic Technology Co.,Ltd.

Address before: 22nd floor, East Building, block B, Tengfei Kehui City, 88 Tiangu 7th Road, Yuhua Street office, high tech Zone, Xi'an, Shaanxi 710000

Patentee before: XI'AN BORUI JIXIN ELECTRONIC TECHNOLOGY Co.,Ltd.

CP03 Change of name, title or address